Lycée technique Ibn Sina Kénitra
BTS GInfo
DS N°3 Epreuve de : Architectures des ordinateurs Durée : 1 h 30 min
Exercice 1 Si le bus d’adresse d’une mémoire comporte 32 bits, calculer : 1- Le nombre de mots adressables si 1 mot= 1octet ; 2- La plus haute adresse possible pour ces mots de 1 octet ; 3- Le nombre de mots adressables si 1 mot = 32 bits ; 4- La plus haute adresse possible pour ces mots de 32 bits.
Exercice 2
On désire construire une mémoire RAM de 2M×8 bits en utilisant des boîtiers mémoire 256K × 1 bit. 1- Quel est le nombre de lignes d'adresse nécessaires pour adresser tous les octets de cette mémoire ? 2- Dessiner schématiquement l'ensemble de la mémoire RAM construite à l'aide de ces boîtiers, en précisant leur nombre, et expliquer le fonctionnement du circuit sur un exemple (sélection d’une adresse). 3- Déduire l'intérêt d'utiliser des boîtiers 256K×1 bit plutôt que des boîtiers 32K×8 bits, qui ont la même capacité mémoire ?
Exercice 3 Supposant qu’on dispose d’une EPROM représentée par le schéma suivant : 1- proposer un montage qui nous permet d’augmenter la taille du mot mémoire pour qu’il passe de 5 bits à 10 bits. 2- proposer un montage qui nous permet d’augmenter la taille de la mémoire pour qu’elle soit doublée.
DS N°3 Archi
1/4
Exercice 4 Dans le cas où on désire sélectionner une mémoire, le boîtier à sélectionner occupe plusieurs adresses mémoires (cases mémoires). Dans ce cas, le décodage d’adresse s’effectue par l’utilisation des bits de poids les plus forts pour déterminer l’emplacement et la taille de la zone mémoire associé au boitier. Etude 1: Décodage d’une plage d’adresse. On désire placer une mémoire EPROM de 8ko de l’adresse A000h à l’adresse BFFFh. La mémoire est organisée en 8k mots de 8 bits. 1- Combien de broches d’adresses et de données possèdent-elles ? 2- Donner l’état des bits A0…A15 permettant de sélectionner les adresses A000h puis BFFFh. En déduire l’équation de CS permettant de sélectionner le boîtier mémoire. 3- Compléter le schéma ci-contre et préciser la fonction logique utilisée pour le décodeur.
DS N°3 Archi
2/4
DS N째3 Archi
3/4
Etude 2 : Décodage d’une plage d’adresse contigüe à l’aide d’un démultiplexeur.
1- Donner l'équation de CS en fonction de A13, A14 et A15 2- Compléter le schéma afin de valider le décodeur 74LS138 lorsque CS est au niveau logique haut. 3- Donner le plan mémoire sélectionné par chacune des sorties du décodeur (CS0 à CS7).
DS N°3 Archi
4/4