Architecture des ordinateurs Le microprocesseur Intel 8086 Architecture des ordinateurs A. El magri g
T.Dumartin
IUT Lannion
DĂŠpartement Mesures Physiques
2006 / 2007
Architecture des ordinateurs
T.Dumartin IUT Lannion Prof: A. El magri
DĂŠpartement Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.1 Description physique du 8086
16 bits apparu en 1978 40 broches
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.2 SchĂŠma fonctionnel du 8086
T.Dumartin IUT Lannion Prof: A. El magri
DĂŠpartement Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.3 Description et utilisation des signaux du 8086
9 CLK : horloge ⇒cadence le fonctionnement
9 RESET : RAZ du microP 9 READY : Synchronisation avec la mémoire 9 NMI et INTR : Interruption. INTR : interruption normale, NMI : interruption prioritaire.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.3 Description et utilisation des signaux du 8086
9 INTA : Interrupt Acknowledge ⇒ l’interruption acceptée. 9 HOLD et HLDA : demande d’accès direct à la mémoire. 9 S0 à S7 : état⇒ type d’opération en cours. 9 A16/S3 à A19/S6 : bits de poids fort du bus d’adresses.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.3 Description et utilisation des signaux du 8086
9 AD0 à AD15 : 16 bits de poids faible du bus d’adresses multiplexés p avec 16 bits de données. Circuit de démultiplexage A/D
Chronogramme du bus A/D
ALE = 1⇒ (Q = D) ; ALE = 0, mémorisation de D sur Q T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.3 Description et utilisation des signaux du 8086
9 RD : Read⇒ lecture d’une donnée. 9 WR : Write ⇒écriture d’une donnée. 9 M/IO : Memory/Input-Output, M/IO = 1 ⇒ le 8086 adresse la mémoire M/IO = 0 ⇒ entrées/sorties 9 DEN : Data Enable ⇒ données sur le bus A/D 9 DT/R : Data Transmit/Receive ⇒le sens de transfert des données
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.3 Description et utilisation des signaux du 8086
9 BHE : Bus High Enable ⇒ lecture de poids p fort du bus de données
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
Deux unités: •
•
Unité d’exécution EU: recherche les instructions en mémoire
Unité d’interface de bus BIU : exécute les instructions
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
8086 contient 14 registres: R i Registres généraux é é • AX = (AH (AH,AL) AL) ; • BX = (BH (BH,BL) BL) ; • CX = (CH (CH,CL) CL) ; • DX = (DH,DL).
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
8086 contient 14 registres: R i Registres d pointeurs de i et d’index d’i d : contiennent des adresses de cases mémoire • SP : Stack Pointer, pointeur de pile; • BP : pointeur de base, adresse des données sur la pile. • Index :transferts de chaînes d’octets entre deux zones mémoire SI : Source Index ; DI : Destination Index. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
8086 contient 14 registres: P i Pointeur d’instruction d’i i : registre i 16 bits. bi
• IP: Pointeur d’instruction : contient l’adresse de la prochaine instruction à exécuter. exécuter
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
8086 contient 14 registres: Indicateur d’états (flag) :
• • • • • • • • • T.Dumartin IUT Lannion Prof: A. El magri
CF : indicateur i di de d retenue (carry) ( ); PF : indicateur de parité ; AF : indicateur de retenue auxiliaire ; ZF : indicateur de zéro ; SF : indicateur de signe ; TF : indicateur d’exécution pas à pas (trap) ; IF : indicateur d’autorisation d’interruption ; DF : indicateur de décrémentation ; OF : indicateur de dépassement (overflow). Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.4 Organisation interne du 8086
8086 contient 14 registres: Registres de segments : 4 registres sur 16 bits bits. • CS : Code Segment, Segment registre de segment de code ; • DS : Data D t S Segment, t registre it d de segmentt d de d données é ; • SS : Stack St k Segment, S t registre it d de segmentt d de pile il ; • ES : Extra E t S Segment, t registre it d de segmentt supplémentaire lé t i pour les données ;
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.5 Gestion de la mémoire par le 8086
S Segmentation t ti de d la l mémoire é i L’espace mémoire adressable par le 8086 est de 220 = 1 Mo • Segment : zone mémoire de 64 Ko définie par son adresse de départ. p Une case mémoire est repérée p p par: • ll’adresse adresse d d’un un segment (16 bit); • un déplacement ou offset. (adresse effective) Ch Chaque 64 K Ko défi définie i par son adresse d d de dé départt T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.5 Gestion de la mémoire par le 8086
S Segmentation t ti de d la l mémoire é i (segment, offset): définit une adresse logique, notée: segment : offset.
Adresse physique = 16 x segment + offset T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
IV. Le microprocesseur Intel 80x86 4.5 Gestion de la mémoire par le 8086
Mé i accessible Mémoire ibl par le l 8086 à un instant i t t donné d é:
Le Segment de Code contient les instructions du programme; le SD: les données; le SP : la pile de sauvegarde; le SS peut aussi contenir des données.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
T.Dumartin IUT Lannion Prof: A. El magri
DĂŠpartement Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs