Architecture des ordinateurs Les interfaces d’entrées d entrées / sorties Architecture des ordinateurs A. El magri g
T.Dumartin
IUT Lannion
Département Mesures Physiques
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Le 8255 est une interface parallèle programmable : elle peut êt configurée être fi é en entrée t é et/ou t/ en sortie ti par programme. Rôle: transférer des données du µP vers des périphériques et inversement.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Le 8255 contient 4 registres : - 3 registres i t contenant t t les l données d é d des ports t A A, B ett C C; - un registre pour la configuration des port A, B et C en entrées et/ou en sortie. sortie
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Accès aux registres du 8255 :
Remarque : le registre de commande est accessible uniquement en écriture. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Connexion du 8255 sur les bus du 8086 : Exemple:
Exercice: Déterminer l’adresse des ports et de registre de commande du 8255. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Connexion du 8255 sur les bus du 8086 : Exemple:
- A2 = 0 et A1 = 0 : adresse du port A = adresse de base + 0 = 300H ; - A2 = 0 et A1 = 1 : adresse du port B = adresse de base + 2 = 302H ; - A2 = 1 et A1 = 0 : adresse du p port C = adresse de base + 4 = 304H ; - A2 = 1 et A1 = 1 : adresse du registre de commande = adresse de base + 6 = 306H. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Configuration du 8255 : le 8255 peut fonctionner selon 3 modes :
mode 0 : les ports sont configurés en entrées/sorties de base. Les données écrites dans les registres correspondants sont mémorisées sur les lignes
Les modes 1 et 2 sont plus complexes: utilisés pour le dialogue avec des périphériques nécessitant un asservissement.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Structure du registre de commande :
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Exemple de programmation : soit le montage suivant :
On veut que la LED s’allume lorsqu’on a la combinaison : K0 = 1 et K1 = 0 et K2 = 1 1. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Programme : portA portB portC controle
boucle :
faux : suite :
T.Dumartin IUT Lannion Prof: A. El magri
equ equ equ equ
300H 302H 304H 306H
; adresses des registres du 8255
mov mov out mov in and cmp jne mov jmp mov mov out jmp
dx,controle al,90H dx,al dx,portA al,dx al 00000111B al,00000111B al,00000101B faux al,00000001B suite al,00000000B dx,portB dx al dx,al boucle
; initialisation du port A en entrée ; et du port B en sortie (mode 0) : ; controle = 10010000B = 90H ; lecture du port A
Département Mesures Physiques 2009/2010
2006 / 2007
; masquage PA0 PA0, PA1 et PA2 ; test PA0 = 1, PA1 = 0 et PA2 = 1 ; non -> aller au label ‘‘faux’’ ... ; oui -> mettre PB0 `a 1 ; et continuer au label ‘‘suite’’ ; ... mettre PB0 `a 0 ; écriture du port B ; retourner lire le port A Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Exercices :
1)) Programmer g le circuit 8255 selon : p ports A et C en sortie,, p port B en entrée. Ecrire les octets hexadécimaux 9BH et 5AH respectivement sur le port A et sur le port C, récupérer la valeur lue sur le port B et écrire le résultat dans ll’adresse adresse adr. adr 2) Programmer le circuit 8255 selon : port A en sortie et ports B et C en entrée. entrée Ecrire en continu et alternativement les valeurs hexadécimales 55H et AAH sur le port A, la période de la temporisation étant prise égale à une seconde. O utilisera On tili la l fonction f ti Tempo(Durée), T (D é ) supposée é exister i t d dans lle projet, j t pour réaliser une temporisation de Durée secondes.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255 Vcc
Vcc
Vcc
Vcc
C1
C2
C3
C4
Exercices : Gestion de clavier 16 touches
PC0
L’inteerface parrallèle 82555
PC1
PC2
PC3
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
PC4
PC5
PC6
PC7 T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
L1
L2
L3
L4
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255 Vcc
Vcc
Vcc
Vcc
C1
C2
C3
C4
Exercices : Gestion de clavier 16 touches
PC0
L’inteerface parrallèle 82555
PC1
PC2
PC3
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
PC4
PC5
PC6
PC7 T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
L1
L2
L3
L4
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255 Vcc
Vcc
Vcc
Vcc
C1
C2
C3
C4
Exercices : Gestion de clavier 16 touches
PC0
L’inteerface parrallèle 82555
PC1
PC2
PC3
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
PC4
PC5
PC6
PC7 T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
L1
L2
L3
L4
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255 Vcc
Vcc
Vcc
Vcc
C1
C2
C3
C4
Exercices : Exemple de touche 8 appuyée
PC0
L’inteerface parrallèle 82555
PC1
PC2
PC3
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
PC4
PC5
PC6
PC7 T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
L1
L2
L3
L4
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Exercices : Organigramme Début Activer la première ligne
Une touche de la ligne active est elle enfoncé ? Non Oui Lire la colonne active
Mémoriser le numéro de la ligne
Décodage
Activer la ligne suivante
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.4 L’interface parallèle 8255
Exercices : Organigramme Début Activer la première ligne
Une touche de la ligne active est elle enfoncé ? Non Oui Lire la colonne active
Mémoriser le numéro de la ligne
Décodage
Activer la ligne suivante
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Transmission de Données Simplex (Imprimante)
Tx Tx
Semi Duplex (1 liligne)
Rx Rx
Rx
Tx
Tx
Rx Duplex Complet (2 lignes)
Rx
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
Tx
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
L’interface série 8251 Permet d’échanger des données entre le microprocesseur et un périphérique bit par bit. bit Avantage : diminution du nombre de fils Inconvénient : vitesse plus faible que pour l’interface parallèle.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Types de transmissions séries 9 Synchrone chaque octet peut être émis ou reçu sans durée déterminée entre un octet et le suivant ; 9 Asynchrone As nchrone les octets successifs sont transmis par blocs séparés par des octets de synchronisation. synchronisation Rq: La transmission asynchrone la plus utilisée est définie par la norme RS232 RS232. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Transmissions Asynchrone E Exemple l Transmission du caractère ’E’ (code ASCII 45H = 01000101B) sous forme série selon la norme RS232 RS232.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Transmissions Asynchrone
• bit de start : début de la transmission du caractère ; • bits de données sont transmis l’un après l’autre en commençant par le bit de poids faible • bit de parité (facultatif) est un bit supplémentaire dont la valeur dépend du nombre de bits de données égaux à 1. Utilisé pour la détection d’erreurs de transmission ; • bits de stop (1, 1.5 ou 2) marquent la fin de la transmission du caractère. Rq : vitesse de transmission: Les vitesses normalisées sont : 50, 75, 110, 134 5 150, 134.5, 150 300, 300 600, 600 1200, 1200 2400, 2400 4800, 4800 9600 bits/s ;
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Principe d’une interface série
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Connexion par une liaison série RS232 Deux types des équipements: • les équipements terminaux de données (DTE : Data Terminal Equipment) : génèrent les données à transmettre (ex : ordinateur); • les équipements de communication de données (DCE : Data Communication Equipment) qui transmettent les données sur les lignes de communication, (ex : un modem). On utilise des connecteurs normalisés DB9 ou DB25 :
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Connexion entre DTE et DCE
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Dialogue entre DTE et DCE
DTR : Ordinateur prêt. RTS : Demande pour émettre.
DSR: Modem prêt. CTS : Prêt pour émettre. DCD : Porteuse détectée. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Mise en œuvre d’une interface série, l’USART 8251 Schéma fonctionnel
Le 8251 comprend, une interface de connexion au modem, un bloc d’émission et un bloc de réception. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Mise en œuvre d’une interface série, l’USART 8251 Bloc d’émission
•Deux registres 9 Registre tampon (BUFFER OUT) qui reçoit du CPU les données. 9 Registre à décalage detransmission. • Une sortie série de caractères : TxD. • Deux D sorties i d’état: d’é 9TxRDY (Transmitter Ready) : indique que le registre tampon est prêt à accepter p p un nouveau caractère. 9TxE (Transmitter Empty) : indique que le registre de transmission est vide. • Une U entrée t é d’h d horloge l g d de transmission t i i TxCW. T CW
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Mise en œuvre d’une interface série, l’USART 8251 Bloc de réception
• Deux registres Un registre à décalage de réception. réception Un registre tampon (Buffer IN) qui envoie au CPU les données. • Une entrée série de caractères : RxD. • Une sortie d’état: RxRDY (Receiver Ready): indique que le registre de réception est prêt à recevoir un caractère. Un 0 indique qu’il est plein. • Une entrée d d’horloge horloge de réception • Une borne SYNDET (Synchro detect) : utilisée en mode synchrone Synchro interne : cette borne délivre un niveau haut lorsque le 8251 à dé détecté é lle mot d de synchro. h Synchro externe : cette borne reçoit un niveau haut lorsqu’il y a eu détection (p (par un système y extérieur)) du mot de synchro. y T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Adressage
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251
Avant l’utilisation, le 8251 doit recevoir successivement un mot de sélection de mode et un mot de commande. Ceci ne p peut être effectué que si l’USART a reçu le signal RESET = 1 ou le mot de commande de RESET.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Mot de sélection de mode S2
S1
EP
PEN
L2
L1
B2
B1 00 : mode synchr one # 00 : mode
Mode S2 S1 0 0 0 1 1 0 1 1
Asynchr one Bits de Stop Invalide 1 bit 1,5 bits 2 bits
L2 0 0 1 1
Mode synchr one Mode Synchr one S1 External Syr chr o Detect : ESD 0 SYNDET est une sor tie 1 SYNDET est une entr ée S2 0 1
2 car actèr es de synchr o Un car actèr e de synchr o
T.Dumartin IUT Lannion Prof: A. El magri
B1 Vitesse en 1 Fr équence 0 Fr équence 1 Fr équence car actèr e
Bauds clock clock/16 clock/64
PEN Par it ity Enable : Autor A tor isation de par ité 0 Pas de génér ation de bit de parité 1 Bit de par ité ajouté
Mode Synchr one
Single Char acter Synchro: SCS
L1 0 1 0 1
B2 0 1 1 Longueur du 5 bits 6 bits 7 bits 8 bits
EP Even Par ity : Par ité pair e 0 Par ité impair e 1 par ité pair e
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Mot de commande EH
IR
RTS
ER
SBRK RxE
DTR
TxEN
(Ordinateur prêt)
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Mot d’état DSR
Bit PE OE
PF
SYNDET
FE
OE
PE
TxE
RxRDY
TxRDY
Signification Parity error: Erreur de paritré. Overrun Error : Erreur de recouvrement. Ce bit est mis à 1 lorsqu lorsqu’un un caractère reçu écrase le précédent pas encore lu par le CPU. Framing g Error : Erreur de format. Ce bit est mis à 1 lorsqu’un bit de stop manque à la fin du caractère.
TxEMPTY RxRDY TxRDY DSR SYNDET T.Dumartin IUT Lannion Prof: A. El magri
1=transmission complete 1= prêt à recevoir un caractère. Un 0 indique qu’il est plein. 1= le registre tampon est prêt à accepter un nouveau caractère egale à non DSR 1= detection de caractère de synchronisation Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Exemple d’intialisation
INIT
RET
PROC MOV XOR OUT OUT OUT MOV OUT MOV OUT MOV OUT INIT
T.Dumartin IUT Lannion Prof: A. El magri
NEAR DX, CNT AL, AL DX,, AL DX, AL DX, AL AL 40H AL, DX, AL AL, 7AH DX AL DX, AL, 37H DX, AL ENDP
Département Mesures Physiques 2009/2010
; CNT=adresse du registre mode/contrôle ; AL 00H ; écriture ; de 00H ; trois fois ; puis le REST inetrne ; écriture du mot de sélection du mode ; écriture du mot de commande
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Exemple
L’interface série est utilisée en mode asynchrone pour la transmission (émission et réception) des donnée selon les paramètres suivants : • caractères de 8 bits • 2 bit de stops • Parité paire • pas de reset interne • Pas de break • Facteur de rythme=16 (division de fréquence) 1) Donner le mot de mode 2) Donner le mot de commande 3) Donner D lle programme d’initialisation d’i iti li ti de d 8251 T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.5 L’interface série 8251
Programmation du 8251 Exercices
1) Organigramme et programme de transmission d’un caractère 2) Organigramme et programme de réception d’un caractère.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Introduction Ce circuit établit des intervalles de temps avec précision ou compte des événements. Il pourra servir de :
générateur é é t d de rythme th programmable. bl Compteur d’événements. Monostable Monostable. Générateur de Bauds en communication série Etc.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Structure interne Trois circuits de comptage identiques
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Structure interne chaque chaque compteur contient: 9 CLK 9 GATE (gâchette) 9 sortie ti OUT 9 Reg contrôle 9 Reg STATUS 9 Reg compteur CR 9 Compteur CE effectuant le comptage 9 latch de sortie OL
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Structure interne
CR, CE et OL sont des paires de registre 8 bits. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Accès aux registres __ CS 0 0 0 0 0 0 0 0 1 0
__ __ RD WR 1 1 1 1 0 0 0 0 X 1
0 0 0 0 1 1 1 1 X 1
A1
A0
0 0 1 1 0 0 1 1 X X
0 1 0 1 0 1 0 1 X X
Chargementt du Ch d compteur t 0 Chargement du compteur 1 Chargement du compteur 2 Ecriture mot de mode Lecture Compteur 0 Lecture Compteur 1 Lecture Compteur 2 Pas d’Opération (3eme état 3) Inhibition (3eme état) Pas d’Opération d Opération (3eme état 3)
Le chargement du compteur i se fait en écrivant dans son registre CR. T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mot de commande
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mode 0 : Envoi d’une demande d’interruption en fin de décomptage GATE = 1: valide le décomptage GATE = 0 : le suspend mais n’a aucun effet sur la sortie OUT. Après chargement de CR, le décomptage commence. L sortie La ti estt au niveau i bas. b Lorsque L le l décomptage dé t atteint tt i t 0, 0 la l sortie ti passe au niveau 1.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mode 1 : Re-déclenchement par impulsion extérieur Un front montant sur la gâchette GATE déclenche le décomptage décomptage. La sortie passe à 0 et s’y maintient jusqu’à ce que le décompteur arrive à 0. Chaque front montant sur GATE relance le processus à partir du compte i iti l ((sii celui-ci initial l i i n’a ’ pas été modifié). difié) Fonctionnement monostable.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mode 2 : Timer d’intervalle périodique Après le chargement de CR par N, au contraire du mode 1 la sortie reste au niveau haut haut. Lorsque le compte arrive à 1 elle passe à zéro et y reste pendant une période et retourne à 1. Le décompteur repart alors à partir du compte initial pour un autre cycle identique. L dé Le décompte t estt suspendu d par lle passage d de GATE à 0 ett reprend, d d depuis i le compte initial, par son passage à 1.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
M d 3 : Générateur d’ondes carrées Mode Ce mode est similaire au mode 2 sauf que OUT passe au niveau bas lorsque la moitié du compte p initial est atteinte, soit N/2, et reste dans cet état jjusqu’à q ce que le compte arrive à 0 et le cycle recommence. Comme pour le mode 2, un niveau 1 sur GATE valide le décompte et un niveau 0 l’inhibe alors qu’un front montant le réinitialise. De ce fait, une valeur impaire amène (N+l)/2 avec sorties au niveau haut et (N-1)/2 au niveau bas. On utilise ce mode pour la génération de Bauds.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mode 4 : Strobe déclenché par logiciel Ce mode est similaire au mode 0 sauf que OUT est au niveau haut pendant le décomptage et produit une seule impulsion négative lorsque le compte devient nul.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
VI. LES INTRFACES D’ENTREES/SORTIES 6.6 Le Timer Programmable le 8253
Mode 5 : Strobe déclenché par matériel (hardware) Après p un front montant sur GATE,, comme dans le mode 4,, OUT resete à 1 pendant le décomptage puis passe à 0 pendant une période d’horloge lorsque le compte est nul. GATE peut réinitialiser le décomptage à tout moment.
T.Dumartin IUT Lannion Prof: A. El magri
Département Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs
T.Dumartin IUT Lannion Prof: A. El magri
DĂŠpartement Mesures Physiques 2009/2010
2006 / 2007
Architecture des ordinateurs