UNIVERSIDAD AUTONOMA DE BAJA CALIFORNIA
Materia Circuitos Digitales II
Ejercicios para Examen
Profesora: Ing. Teresa Carrillo
Circuitos Digitales II
Ejercicio 1: Diseñe un circuito como red iterativa y como red secuencial, donde la salida Z = 1 sí al menos una de sus entradas X = 1 y no este en grupos de dos o más unos consecutivos. Solucion: (Red Iterativa) 1.1 Diagrama de Estados. 0
Z=0
1
Z=1
So
S1
1 {0,1 }
0
1
0
Z=0
Z=1
S3
S2
1.2 Tabla de Estados: Estado
Presente So S1 S2 S3
E. Próximo 0 1 Salida
1.3 Tabla de transiciones: Estado
Presente OO O1 T.Carrillo
E. Próximo 0 1 Salida
2
Circuitos Digitales II 111 1O
1.4 Mapas de Karnaugh. 0
1
OO O1 11 10
0 OO O1 11 10
1 0
1
0 1
1.5 Diagrama.
T.Carrillo
3
Circuitos Digitales II
Solucion: (Red Secuencial) 1.1 Diagrama de Estados. 0
Z=0
1
Z=1
So
S1
1 {0,1 }
0
1
0
Z=0
Z=1
S3
S2
1.2 Tabla de Estados: Estado
Presente So S1 S2 S3
E. Pr贸ximo 0 1 Salida
1.3 Tabla de transiciones: Estado
Presente OO O1 11 1O
T.Carrillo
E. Pr贸ximo 0 1 JA KA JB KB JA KA JB KB Salida
4
Circuitos Digitales II
1.4 Mapas de Karnaugh. 0 1 OO O1 11 1O
0 OO O1 11 1O
1
0 1 0 0 1
1
OO O1 11 1ยบ
0 1 OO O1 11 1O
1.5 Diagrama.
T.Carrillo
5
Circuitos Digitales II
2 La salida Z cambiara de valor al ocurrir el segundo uno dentro de un grupo se 1’s. Diseñar como red secuencial usando FF’S JK. Solucion: 2.1 Diagrama de Estados.
0 Z=0
1
0
1
S1
Z=0
Z=1
So
0
S2
0 1 1 Z=0
1
S4
Z=1 S3
0
2.2 Tabla de Estados. Estado
Presente So S1 S2 S3 S4
T.Carrillo
E. Próximo 0 1 Salida
6
Circuitos Digitales II
2.3 Tabla de Transiciones: Estado
Presente OOO OO1 O1O O11 1OO 1O1 110 111
E. Pr贸ximo 0 1
xxx xxx xxx
xxx xxx xxx
JA KA JB KB
JC
KC JA KA JB KB JC KC
Salida
xxx xxx xxx xxx Xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx Xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx Xxx xxx xxx xxx xxx xxx xxx xxx
x x x
2.4 Mapas de Karnaugh. OO O1
111O
OO O1 11 1O
OO O1
111O
OO O1 11 1O
OO O1 11 1O OO O1 11 1O
OO O1 111O OO O1 11 1O
OO O1
111O
OO O1 11 1O
OO O1 11 1O OO O1 11 1O
0
1
00 01 11 10
T.Carrillo
7
Circuitos Digitales II
2.5 Diagrama.
T.Carrillo
8
Circuitos Digitales II
3 Realice el diagrama y la tabla de estados, asi como la tabla de transiciones de un circuito detector de la siguiente secuencia: X=01101111011 Z=00111001110 Solucion: 3.1 Diagrama de estados. 0
0
Z=0
1
So
Z=0
Z=1
1
S1
S2
0 1
0 1 Z=1 S3
3.2 Tabla de Estados. Estado
Presente So S1 S2 S3
E. Pr贸ximo 0 1 Salida
3.3 Tabla de Transiciones. Estado
Presente 00 01 11 10 T.Carrillo
E. Pr贸ximo 0 1 JA KA JB KB JA KA JB KB SALIDA
9
Circuitos Digitales II
3.4 Mapas de Karnaugh. 0
1
OO O1 11 10
0
1
0
OO O1 11 10
OO O1 11 1O
0
1
0
1
OO O1 11 10
1
0 1
3.5 Diagrama.
T.Carrillo
10
Circuitos Digitales II
4 Diseñar un circuito secuencial sincrono (con FF’S D) con una entrada X y una salida Z,que reconosca la secuencia de entrada 01. Solucion: 4.1 Diagrama de Estados. 1
0
Z=0
Z=0
0
So
1
S1
Z=1 S2
0
1
4.2 Tabla de Estados. Estado
Presente So S1 S2
E. Próximo 0 1 Salida
4.3 Tabla de Transiciones: Estado
Presente 00 01 11 10
T.Carrillo
E. Próximo 0 1 DA DB DA DB Salida
XX
XX
X
X
X
X
X
11
Circuitos Digitales II
4.4 Mapas de Karnaugh. 0
1
OO O1 11 10
0 OO O1 11 1O
1 0
1
0 1
4.5 Diagrama.
T.Carrillo
12
Circuitos Digitales II
5 Diseñar un circuito secuencial sincrono con FF’s T, con una linea de entrada y una de salida que reconozca la cadena de entrada X = 1111. Debe reconocer las secuencias traslapadas. Solucion: 5.1 Diagrama de Estados. 0 0
0
Z=0
Z=0
1
So
1
Z=1
1
S1
S2
1
Z=1 S3
1
Z=0 S4
0
0
5.2 Tabla de Estados. E. Próximo Presente 0 So S1 S2 S3 S4 Estado
T.Carrillo
1
Salida
13
Circuitos Digitales II
5.3 Tabla de Transiciones. E. Pr贸ximo Presente 0 1 000 001 010 011 100 xxx xxx xxx xxx xxx xxx xxx xxx xxx Estado
TA TB TC TA TB TC Salida
x x x
x x x
x x x
x x x
X X X
x x x
x x x
5.4 Mapas de Karnaugh. OO O1 11 10 OO O1 11 10
OO O1 11 10 OO O1 11 1O
OO O1 11 10 OO O1 11 1O
0
1
0 1 11 10
5.5 Diagrama.
6 T.Carrillo
14
Circuitos Digitales II
6(me) Dise単ar un circuito secuecial que reconosca la secuencia de entrada que consta de dos ceros seguidos por 10 (0010). Reconoce secuencias traslapadas. Solucion: 6.1 Diagrama de Estados 1
1
1
Z=0 So
0
Z=0
Z=0
S1
S2
0
1
Z=0
Z=1
S3
S4
0
0 1
1
0
0
Z =0 S5
T.Carrillo
15
Circuitos Digitales II
6.2 Tabla de Estados. Estado
Presente So S1 S2 S3 S4 S5
E. Próximo 0 1 Salida S1 S0 0 S2 S1 0 S2 S3 0 S4 S0 0 S5 S0 1 S5 S3 0
6.3 Tabla de Transiciones. Estado
E. Próximo 0 1 001 000 010 001 010 011 100 000 101 000 101 011 xxx xxx xxx xxx
Presente 000 001 010 011 100 101 110 111
TA 0 0 0 1 0 0 x x
X=0 TB 0 0 0 1 0 0 x x
TC 1 1 0 1 1 0 x x
TA 0 0 0 0 1 1 x x
X=1 TB 0 0 0 1 0 1 x x
TC 0 0 1 1 0 0 X X
Salida 0 0 0 0 1 0 x x
6.4 Mapas de Karnaugh. OO O1 11 1º
OO 0 0 X 0
O1 0 0 X 1
11 10 0 0 0 1 x x 1 0
CX
OO OO 0 O1 0 11 x 1O 0
O1 11 10 0 0 0 0 1 1 x x x 0 1 0
OO OO 1 O1 0 11 X 1O 1
O1 0 1 x 0
11 10 0 1 1 1 x x 0 0
o0 01 11 10
0 1 0 0 0 0 X x 1 0
AB Ax+bcx’
bc+acx
b’c’x’+bx+a’cx’
ac’
6.5 Diagramas.
T.Carrillo
16
Circuitos Digitales II
T.Carrillo
17
Circuitos Digitales II
NOMBRE:__________________________________________________________________
INSTRUCCIONES: Resuelve los siguientes problemas incluyendo todo el procedimiento.
2 puntos extras: Quienes ganaron el OSCAR al mejor actor y a la mejor actriz este año. 1. Diseña un circuito secuencial sincrono con FF’s T, como máquina de estados Moore que reconozca la cadena de entrada X = 111. Debe reconocer las secuencias traslapadas. Ejemplo:
x = 1101111111010 z = 0000011111000
2. Diseña el detector de secuencias anterior pero como Red Iterativa.la celda inicial deberá ser simplificada. X1 a1
1
T.Carrillo
X2 a2 A2
X3 a3
2
an
3
Red salida
18