Pre informe de laboratorio i

Electronica Digital I

2014-II

Pre-Informe de laboratorio- Compuertas Lógicas Guarnizo M. Juan (813032), Borrero G. Andres (285963),Gil A. Victor (285863), Membes of National University, digital electronics class, 2014-II) Tipos de compuertas Abstract—in this Paper is the first pre-report content for handling equipment laboratory belonging to the Analogic electronic class. The general goal of the pre- report is to set up the good mode the laboratory that it will carry out. Also implement all the knowledge learning in class and can to contrast the laboratory results.

I.  

Objetivos

Identificar y analizar el funcionamiento de las diferentes compuertas lógicas.

Verificar el funcionamiento de las diferentes familias lógicas.

- Puerta AND La puerta lógica Y, más conocida por su nombre en inglés AND ( ) , realiza la función booleana de producto lógico. Su símbolo es un punto (·), aunque se suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B, como se muestra en la figura 1.

II. Materiales: •

Compuertas lógicas: - CD4069 y 74LS04.

• • • • • • • • •

Figura 1: simbología, tabla de verdad y ecuación, para la puerta lógica AND

CD4071 o 74ls32 CD4081 o 74ls08

- Puerta OR

Protoboard Diodos emisores de luz (LED) y 1 kΩ.

Resistencias 220 Ω

Cable Dipswitch

La puerta lógica O, más conocida por su nombre en inglés OR ( ) , realiza la operación de suma lógica.

La ecuación característica que describe el comportamiento de la puerta OR es mostrada en la figura 2:

Fuente Multímetro Osciloscopio Generador de funciones Sondas atenuadas

III. Marco teórico Puerta lógica

Es un dispositivo electrónico con una función booleana.

Suman, multiplican, niegan o afirman, incluyen o excluyen según sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica, mecánica, hidráulica y neumática. Son circuitos de conmutación integrados en un chip.

Figura 2: Simbología, tabla de verdad y ecuación, para la puerta OR

- Puerta XOR La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es (signo más "+" inscrito en un círculo). En la figura 3 pueden observarse sus símbolos en electrónica.

Electronica Digital I

2014-II

Figura 3: Simbología, tabla de verdad y ecuación, para la puerta XOT.

- Puerta NOT

La puerta lógica NO (NOT en inglés) realiza la función booleana de inversión o negación de una variable lógica. Una variable lógica A la cual se le aplica la negación se pronuncia como "no A" o "A negada”, como se puede apreciar en la figura 4.

Figura 4: Simbología, tabla de verdad y ecuación, para la puerta NOT.

- Puerta NAND La puerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la operación de producto lógico negado. En la figura 5 pueden observarse sus símbolos en electrónica.

Figura 6: Simbología, tabla de verdad y ecuación, para la puerta NOR

IV. Familias lógicas La compuerta TTL fue una mejora introducida a la compuerta DTL. Los parámetros más importantes de las compuertas TTL son el retardo de propagación (ns), la disipación de potencia (mW), y el producto velocidad - potencia (pJ). El producto velocidad-potencia indica un retardo en la propagación con una disipación de potencia determinada. Las compuertas CMOS (Metal Óxido Semiconductor Complementario) tienen como Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas, colocado obviamente en la placa base. las diferencias en sus características les proporcionaron diferentes aplicaciones. Las TTL se las utilizan en laboratorios de estudios y en la etapa de diseño de nuevos equipos electrónicos, mientras los circuitos integrados de familia CMOS ocupan un papel importante en los equipos que funcionan en varios lugares de la industria y telecomunicaciones.

V. Características diferenciables   Fabricación En la fabricación de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnología CMOS Figura 5: Simbología, tabla de verdad y ecuación, para la puerta NAND

- Puerta NOR La puerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la operación de suma lógica negada. En la figura 6 pueden observarse sus símbolos en electrónica.

 Tamaño Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS están superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI de calculadora, Microprocesadores -, así como VLSI.

  Función de transferencia.

La función de transferencia de tecnología CMOS se aproxima más a la ideal en comparación con la tecnología TTL. Entre las razones más importantes se encuentran los estados bajo (0) y alto (1) sin carga, el umbral de conmutación y el margen de transición nulo, esto se puede ver gráficamente en la figura 7.

Electronica Digital I

2014-II

V. Parámetros de las compuertas lógicas

.

Figura 7: comparación de los valores que toman como un estado alto o un estado bajo para un TTL y un CMOS.

   Características de entrada y salida.

En la familia TTL los niveles lógicos bajos son más importantes que los niveles altos.

  Cargabilidad de salida (Fan-Out).

La cargabilidad se puede establecer de acuerdo a número máximo de cargas que se pueden conectar a la salida de una compuerta, para una tensión de salida a nivel bajo de 0.3 V (VOL= 0.3 V). La referencia 4000B tiene un fan - out menor en comparación a la familia TTL estándar.

 Disipación de potencia.

Por razones económicas predominan los dispositivos de baja disipación de potencia. La diferencia de potencia CMOS es un millón de veces menor a la familia TTL, la representación de esta comparación está dada por la figura 8.

Figura 9: muestra de la curva que representa la margen del uno lógico, la margen del cero lógico y la margen de transición.

 MARGEN DEL CERO Es el rango de tensiones de entrada en que se considera un cero lógico: VIL máx: tensión máxima que se admite como cero lógico.

VIL mín: tensión mínima que se admite como cero lógico.  MARGEN DEL UNO Es el rango de tensiones de entrada en que se considera un uno lógico: VIH máx: tensión máxima que se admite como uno lógico.

VIH mín: tensión mínima que se admite como uno lógico.  MARGEN DE TRANSICION

Figura 8: comparación entre los dispositivos TTL y CMOS de la potencia disipada contra la frecuencia a la que están sometidas.

La selección de las dos familias lógicas varía dependiendo de las necesidades de los funcionamientos que necesite el dispositivo a componer. Podemos afirmar que la familia TTL está diseñada para abarcar mayor velocidad, sin embargo, los integrados CMOS manejan un menor consumo. Por lo tanto estas referencias son los principales factores de selección por lo tanto no podemos afirmar cual familia es mejor que la otra, ya que se comporta de forma relativa según su aplicabilidad.

Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.

MT = VIH mín - VIL máx     AMPLITUD LOGICA

Electronica Digital I

2014-II

Debido a que dos puertas de la misma familia no suelen tener las mismas caracterĂ­sticas debemos emplear los valores extremos que tengamos, utilizando el valor de VIL mĂĄx mĂĄs bajo y el valor de VIH mĂ­n mĂĄs alto.

AL mĂĄx: VH mĂĄx - VL mĂ­n AL mĂ­n: VH mĂ­n - VL mĂĄx

Con ayuda del osciloscopio de obtuvo la funciĂłn de transferencia de ambos circuitos para hacer visibles los parĂĄmetros de los mĂĄrgenes de 0 y 1 (como se puede ver en la simulaciĂłn 1), sin embargo, el comportamiento en el simulador se encontrĂł ideal y no son apreciables las zonas donde se analizan dichos parĂĄmetros.

ďƒź TIEMPOS DE PROPAGACION Definimos como tiempos de programaciĂłn el tiempo transcurrido desde la seĂąal de entrada la cual pasa por un determinado valor, hasta la hasta que la salida reacciona a dicho valor.

Vamos a tener programaciĂłn:

dos

tipos

de

tiempos

de

Tphl = tiempo de paso de nivel alto a bajo.

Tplh = tiempo de paso de nivel bajo a alto.

Como norma se suele emplear el tiempo medio de programaciĂłn que se calcula como: đ?‘ťđ?’‘đ?’… = (đ??“đ??Šđ??Ąđ??Ľ + đ??“đ??Šđ??Ľđ??Ą)/2

VI. Desarrollo de la prĂĄctica En primer lugar se realizĂł la simulaciĂłn de los montajes propuestos con el fin de corroborar los datos esperados teĂłricamente, asĂ­ como el comportamiento de las compuertas.

SimulaciĂłn 1: Funciones de transferencia para la compuerta NOT TTL y CMOS

El comportamiento de los circuitos fue el esperado, encendiendo el LED cuando el interruptor se encontraba abierto, generando una seĂąal de 1 a la salida de la compuerta.

Para el anĂĄlisis de las compuertas AND y OR se hicieron las simulaciĂłn 2 y 3, obteniendo de nuevo el comportamiento concordĂł con el teĂłrico, encendiendo el LED solo al estar ambos interruptores cerrados en el primer caso, y con cualquiera de los dos (o ambos) cerrados en el segundo.

Montaje 2 y 3: Circuitos base para las compuertas lĂłgica AND y OR. Montaje 1: Circuito base para la compuerta lĂłgica NOT.

La simulaciĂłn 1 se llevĂł a cabo tanto con compuertas TTL como CMOS con el fin de comparar su rendimiento.

Posteriormente se obtuvo la simulaciĂłn 2, 3, 4 y 5 para analizar los tiempos de transiciĂłn y retardo de propagaciĂłn con el uso de compuertas NOT de TecnologĂ­a TTL y CMOS. Con ayuda del osciloscopio y con una seĂąal de entrada triangular se visualizaron las

Electronica Digital I

2014-II

señales de entrada y salida para medir los retardos en la escala de tiempo. Los valores encontrados son muy próximos a los reportados por el datasheet del elemento (del orden de 10 ns).

Simulación 5: Gráficas para el cálculo de Tphl para compuertas TTL y CMOS

V. Referencias Montaje 4: Compuertas NOT en cascada

1. D. Hodges and H. G. Jackson: analysis and Design of Digital integrated circuits.

McGraw Hill. 1988.

2. Sedra, A. & smith, k. (1987). Microelectronic circuits. New York: Holt, Rinehart, and Winston.

Simulación 2: Gráficas para el cálculo de Tl para compuertas TTL y CMOS

3. Ghausi, M.S.: “Circuitos electrónicos discretos e integrados”. Nueva editorial Interamericana, 1987.

4. Schilling, D.L. and Belove.: “Circuitos electrónicos discretos e integrados”. 3a edición, McGraw-Hill, 1993

Simulación 3: Gráficas para el cálculo de Tr para compuertas TTL y CMOS

5. http://www.virtual.unal.edu.co/cursos/ingner ia/2000477/lecciones/images/090105.gif 6. http://www.dte.us.es/tec_inf/itis/tcomp/Tema5/Te ma5.pdf

Simulación 4: Gráficas para el cálculo de Tplh para compuertas TTL y CMOS

Electronica Digital I

2014-II