Técnico de Gestão e Programação de Sistemas Informáticos
2
Arquitetura de Microprocessadores
Conteúdos
FSB (Front Side Bus);
Tipos de microprocessadores;
Organização do Sistema de E/S;
Hierarquia da memória.
3
CPU
FSB (Front Side Bus)
Bus, Front Side Bus ou só FSB representa a forma como um processador comunica com o exterior, isto é com o chipset North bridge; O chipset North bridge é um controlador de memória e dispositivos de entrada/saída presente na motherboard, também conhecido como Memory Controller Hub; O chipset North bridge por sua vez, liga ao chipset South bridge, também conhecido como Input/Output Hub, através de um barramento próprio.
FSB (Front Side Bus)
4
10100110
CPU
11110110 FSB
PCIe AGP
10110100
MCH North bridge
10110000
.‌
01110110
IOH South bridge
Barramento
PCI USB
10010110 11110110
RAM
Barramento
10111110
5
FSB (Front Side Bus)
6
FSB (Front Side Bus)
Como
já vimos existem três tipos de barramentos: dados, endereços e controlo, o FSB está associada ao barramento de dados.
Hoje em dia os
barramentos são na sua maioria de 64 bits, para avaliar a quantidade de dados que são transferidos é necessário saber ainda a velocidade do barramento.
7
FSB (Front Side Bus)
Por
exemplo um Pentium IV que opere internamente a 3,4 GHz comunica com o exterior através do FSB apenas a 800 MHz. Assim o FSB permite: 800 MHz x 64 bit = 800 MHz x 8 byte = 6400 MB/s
8
FSB (Front Side Bus)
A
complexificação do interior dos processadores, é sobretudo devido: – À introdução de vários núcleos de processamento; – Ao aumento da velocidade interna; – Ao aumento das resoluções de vídeo (Full HD); – Texturas cada vez mais complexas utilizadas nos jogos; – E o desenvolvimento das redes para Giga bit Ethernet.
Levou
à necessidade de mudar o tipo de arquitetura, anteriormente baseada no FSB; Quantidades enormes de dados passam agora pelo North bridge atingindo um estrangulamento.
9
FSB (Front Side Bus)
Duas
tecnologias surgiram para resolver este problema: – Hypertransport (AMD em 2003); – Quickpath Interconnect (Intel em 2008).
Tanto
o Hypertransport como QPI baseiam-se em ligações ponto a ponto de baixa latência e grande largura de banda, que permitem interligar o processador diretamente ao South bridge, uma vez que cada processador passa a ter integrado um controlador de memória deixando de necessitar do North bridge.
10
FSB (Front Side Bus)
O Hypertransport foi
lançado pela primeira vez no AMD Athlon 64; Enquanto o Quickpath Interconnect foi introduzido apenas recentemente na série Intel Core i7.
Hypertransport Quickpath Interconnect
11
Ligação de alta velocidade
CPU
10100110 11110110 10111110
Hypertransport ou Quickpath Interconnect Barramento
PCIe AGP
IOH South bridge
10110000
.…
01110110 10010110
Barramento
PCI USB
11110110
RAM
10110100
Hypertransport Quickpath Interconnect
12
CPU Núcleo 1
10100110
Núcleo 2
Interligação entre núcleos à velocidade interna Controlador de memória
Ligação de alta velocidade
10111110 10110100 10110000
IOH South bridge
Barramento
PCI USB
Barramento
PCIe AGP
.…
01110110 10010110 11110110
RAM
Hypertransport ou QPI
11110110
13
Hypertransport Quickpath Interconnect
Esta tecnologia para o utilizador comum traz
vantagens sobretudo no aproveitamento da memória RAM. Por exemplo, com os Intel Core i7 é possível tirar partido de memória DDR3 a funcionar em triplo canal (triple channel), tudo devido ao controlador de memória integrado no CPU.
14
Claramente
Hypertransport Quickpath Interconnect
existem também vantagens no acesso ao barramento da placa gráfica e a outros componentes de entrada e saída; Estas tecnologias, revelam-se verdadeiramente importantes na vertente da escalabilidade; Ou seja em sistemas com vários processadores (não confundir com núcleos), como é o caso dos servidores; Cada processador possui o seu controlador de memória e ligação direta a cada um dos outros processadores.
Hypertransport Quickpath Interconnect
15
10100110
Hypertransport ou Quickpath Interconnect
11110110
11110110 CPU2
CPU1
10110100 10110000
.…
01110110 10010110 11110110
10111110 10110100
Hypertransport ou Quickpath Interconnect
IOH
Hypertransport ou Quickpath Interconnect
10110000
.…
01110110
South bridge
10010110 11110110
RAM
RAM
10111110
10100110
16
Tipos de microprocessadores
Os processadores
podem ser divididos em duas categorias: – RISC; – CISC.
17
Os
Tipos de microprocessadores
primeiros, Reduced Instruction Set Computer distinguem-se dos segundos, Complex Instruction Set Computer, por serem de natureza mais simples, o que os tornou mais rápidos; O ideal seria todos os microprocessadores serem de tecnologia RISC, como aconteceu até ao aparecimento do primeiro Pentium; No entanto devido à complexidade de algumas operações, este tipo de arquitetura não seria suficiente para as processar.
18
Por
Tipos de microprocessadores
outro lado, temos a arquitetura CISC que consegue efetuar todas as operações, mas que se torna mais lento que o RISC a processar operações mais simples; Por estas razões, atualmente os processadores são híbridos, combinando as duas arquiteturas.
19
Vários
Organização do Sistema de E/S
barramentos de entrada/saída foram introduzidos desde o aparecimento do primeiro PC: – ISA; – PCI; – AGP.
20
Com
Organização do Sistema de E/S
as velocidades dos microprocessadores a aumentar exponencialmente, foi necessário que o resto dos componentes acompanhassem a evolução; Foi necessário, por isso gradualmente atualizar os processos de comunicação entre CPU e dispositivos de E/S; Os dispositivos de E/S são interligados através do chip na motherboard de nome South Bridge ou IOH (Input Output Hub).
21
Organização do Sistema de E/S
Melhoramentos
no acesso a este tipo de dispositivos foram alcançados com tecnologias como o Hyper transport (AMD) e Quick Path Interconnect (Intel), principalmente no desempenho gráfico (para a indústria dos jogos); O sistema de E/S suporta a comunicação dos programas em execução pelo CPU, com o exterior, com o objetivo de: – Receber dados dos dispositivos exteriores, para serem processados; – Enviar dados processados para os dispositivos exteriores.
22
Existem
Organização do Sistema de E/S 65 536 portas reservadas para dispositivos
de E/S; Devido ao elevado número de dispositivos foi criado para cada um, um controlador próprio que vai interpretar os bits recebidos e transformá-los em operações concretas, dependendo da sua função: – Por exemplo, uma impressora recebe os bits que são transformados em movimentos mecânicos, que posteriormente irão completar a imagem ou o caráter na folha.
23
De
Organização do Sistema de E/S
certa forma, a CPU foi libertada destas tarefas que podiam ser executadas por outro componente do computador; Os dispositivos de E/S geram interrupções que têm de ser atendidas pelo CPU; Com a introdução deste controlador, em cada dispositivo, a CPU apenas intervém quando é necessário, podendo vários dispositivos de E/S encontrar-se a funcionar em simultâneo.
Organização do Sistema de E/S
24
CPU1
BUS
RAM
10100110
11110110 10111110
.…
10010110 11110110
Controlador do disco
Controlador da impressora
25
No
Organização do Sistema de E/S
entanto existia ainda um problema, sempre que um dispositivo E/S comunicava com a memória principal o CPU era chamado para controlar toda a operação; Por esse motivo foi implementada a técnica DMA (Direct Memory Access); Esta técnica permite o acesso direto entre memória e os dispositivos de E/S sendo que o CPU, só intervém no início e no final da operação.
26
Organização do Sistema de E/S
27
Hierarquia da mem贸ria Registos
Cache interna Cache L1 Cache L2 Cache L3
Cache Externa Mem贸ria Principal Mem贸ria Secund谩ria
28
As
Hierarquia da memória
memórias podem variar em termos de tamanho, preço e velocidade; A memória de acesso mais rápido, mais cara e com menor capacidade encontra-se no topo da pirâmide e é representada pelos registos internos do CPU; À medida que se desce até à base da pirâmide, a velocidade de acesso diminui, bem como o preço, aumentando apenas a capacidade; Na base temos as memórias secundárias (Disco rígido, DVD, CD, etc.).
29
Bibliografia
SÉRGIO, Ricardo, Arquitetura de Computadores, 1ª Edição, Areal Editores, 2011.