Технологии интегральных драйверов IGBT для применений низкой и средней мощности by Taras Mysak

Силовая электроника

CHIP NEWS УКРАИНА

Технологии интегральных драйверов IGBT для применений низкой и средней мощности Рейнхард Герцер (Reinhard Herzer), Маттиас Россберг (Matthias Roßberg), Бастиан Воглер (Bastian Vogler) Перевод и комментарии: Андрей Колпаков

Интеллектуальные силовые модули (Intellectual Power Module, IPM) широко используются в приводах, источниках питания и многих других преобразовательных устройствах. Диапазон мощностей данных применений достаточно большой: от сотен ватт в миниатюрных приводах до мегаватт в ветроэнергетических установках.

предлагаемой статье рассматриваются вопросы, касающиеся особенностей конструкции и технологии построения интеллектуальных модулей с монокристальными драйверами, предназначенных для работы в диапазоне малой и средней мощности. Серия подобных компонентов, получивших название MiniIPM, была представлена компанией SEMIKRON в 2009 году на ежегодной выставке PCIM в Нюрнберге. В них используется интегральное устройство управления затворами, разработанное на основе технологии SOI, позволяющей полностью исключить возможность защелкивания и расширить диапазон рабочих температур до 200 °С. Введение

нтеллектуальные модули IGBT в конфигурации CIB (выпрямитель — инвертор — тормозной каскад), предназначенные для применения в промышленных приводах средней мощности, ориентированы в первую очередь на массовое производство. Основными требованиями, предъявля* Статья перепечатана из журнала «Компоненты и технологии», № 2, 2011 г. с разрешения редакции (www.kit-e.ru).

емыми к подобным компонентам, являются минимальная стоимость готовой продукции, низкие массо-габаритные показатели, высокая надежность и максимальный уровень функциональной насыщенности. С точки зрения экономической эффективности применение интегральных драйверов IPM более оправдано, чем традиционных гибридных [1–4]. В разделе «Топологии драйверов и принципы изоляции» [18] указано, что при ассиметричном заземлении DC-шины в маломощной схеме микроконтроллер, входной каскад драйвера, выходной каскад управления IGBT нижнего уровня (BOT) и его эмиттер могут быть привязаны к одному нулевому потенциалу. Изоляция или схема смещения уровня при этом требуется только для драйверов IGBT верхнего плеча (ТОР). Топология высоковольтного интегрального драйвера

а рис. 1 показана функциональная схема 3-фазного привода с 7‑канальным драйвером, дополнительный выход нижнего уровня которого предназначен для управления корректором коэффициента мощности или тормозным чоппером. Узлы, интегрированные в монокристальной высоковольтной мик-

росхеме (HVIC), помечены оранжевым цветом. В зависимости от конкретного применения драйвер может управлять транзисторами верхнего уровня [5], а также полумостовым [2] или 3-фазным каскадом [4]. В состав микросхемы в некоторых случаях включаются дополнительные компоненты, такие как бутстрепные диоды или зарядовый насос для питания TOP-каналов, а также элементы схемы детектирования напряжения насыщения VCEsat. Блок-схема монокристального 7‑канального драйвера IGBT представлена на рис. 2. Входной интерфейс (IIF) позволяет микросхеме работать от микроконтроллеров с TTL-уровнем сигнала (5/3.3 В). Функцию запрета одновременного включения транзисторов полумоста и формирование «мертвого времени» для подобных схем выполняет сам драйвер или внешний контроллер. Полезной опцией, присутствующей в ряде схем управления, является защита от шумовых сигналов путем подавления коротких импульсов. Три схемы сдвига уровня (600 или 1200 В) транслируют входные сигналы управления на каскады управления IGBT верхних плеч, восстанавливающие форму контрольных импульсов и усиливающие их по току. Выходной ток буферного CMOS-каскада может меняться от нескольких миллиампер до 4.5 А [7] при амплитуде сигнала 15–20 В. Временные задержки по всем 6 каналам должны быть согласованы для синхронной коммутации силовых ключей. Схема защиты отключает IGBT при падении напряжения питания (включая напряжение на бутстрепных конденсаторах) и при поступлении сигнала, превышающего 0.5 В, с токового шунта на вход ITRIP. Первая

www.chipnews.com.ua

Силовая электроника

ИНЖЕНЕРНАЯ МИКРОЭЛЕКТРОНИКА

из указанных функций носит название UVLO (Under Voltage Lock-Out), вторая предназначена для защиты от перегрузки по току и КЗ. В современных интегральных драйверах используются следующие технологии: • Для изоляции узлов низкого и высокого уровня: p-n [2, 4] (смещенный переход) в каскадах сдвига уровня, диэлектрическая изоляция SOI (Silicon On Insulator) [6] и их комбинации [8]. • В каскадах сдвига уровня (без гальванической развязки) применяются полевые транзисторы 06 и 12 класса: DMOS с классической структурой RESURF или SOIRESURF (рис. 4). • Обработка низковольтных сигналов (до 20 В) во входных каскадах и частично в выходных каскадах, привязанных к потенциалам эмиттера IGBT верхнего уровня, осуществляется цифровыми и аналоговыми ИС. Драйвер затворов с p-n-изоляцией

Рис. 1. Блок-схема инвертора с интегральным драйвером затворов (HVIC)

Рис. 2. Типовая блок-схема интегрального 7‑канального драйвера IGBT

CHIP NEWS Украина, #04 (104), май, 2011

сновным преимуществом изоляции с помощью высоковольтного p-n-перехода является возможность его адаптации для различного рабочего напряжения (600, 1200 В) путем масштабирования краевых областей, изменения концентрации примесей и толщины эпитаксиального слоя. На рис. 3 приведено поперечное сечение базовых p-n-структур. Отличие между 600- и 1200-В версиями состоит в разной концентрации легирующих примесей и расстоянии между слоями. Полное блокирующее напряжение между каскадами верхнего и нижнего уровня обеспечивается эпитаксиальным n-слоем и р-подложкой, а также краевой областью терминалов. Благодаря большой глубине n-зоны, удается подавить паразитные связи внутреннего p-n-перехода, что особенно важно для «плавающих» выходных каскадов верхнего уровня (рис. 3б). Это делает возможным реализацию сенсорной аналоговой схемы в выходном каскаде канала ТОР. На рис. 4 показаны фотографии различных топологий кристаллов интегральных драйверов, использующих p-n-технологию изоляции. Структура изолированных ТОР-каскадов, краевых p-n-терминалов, а также выходных каскадов у представленных чипов достаточно хорошо различается.

Силовая электроника

CHIP NEWS УКРАИНА

Основное различие представленных топологий состоит в реализации каскадов сдвига уровня: на рис. 4а и в они встроены в структуру терминалов, на рис. 4б [4, 9] схема сдвига расположена отдельно. Несмотря на то, что маломощные интегральные драйверы широко представлены на рынке, стандартная технология p-n-изоляции имеет ряд принципиальных проблем, связанных с образованием паразитной триггерной структуры. Ее наличие приводит к так называемому «защелкиванию», то есть закорачиванию через паразитный триггер цепей питания выходных каскадов при воздействии коммутационных всплесков напряжения отрицательной полярности или при критических скоростях коммутации dv/dt. Паразитные связи удается частично подавить путем уменьшения количества неосновных носителей [10, 11], однако полностью решить проблему защелкивания до сих пор не удалось ни одному производителю. Кроме того, токи утечки высоковольтных p-n-структур увеличиваются примерно в 4 раза на 10 °С, что приводит к саморазогреву кристаллов и активному сокращению их ресурса. Драйвер затворов на основе технологии SOI (Silicon On Insulator)

азработка 600-вольтовой технологии SOI-CMOS позволила полностью подавить эффект защелкивания, поскольку в структуре SOI [12, 13] все активные элементы диэлектрически изолированы, и образование паразитных структур исключено (рис. 5). CMOSкаскады нижнего и верхнего уровня, построенные на базе квазимонолитных транзисторов, изолируются окружающими их кремниевыми дорожками (LOCOS). Кроме подавления паразитных цепей, это позволяет резко снизить токи утечки и расширить диапазон рабочих температур микросхемы до

LOCOS

Каскады нижнего уровня poly n+ pwell

Каскады сдвига уровня LDMOS HV n+ p–

p–

P++

+ p– n

p–

nepl psub «Плавающие» каскады HV CMOS

HV p–

P++

nepl

P++

pwell

p– P++

psub Каскады нижнего уровня CMOS

LV n+

nepl

P++

pwell

LV n+

P++

psub

Рис. 3. Базовые структуры p-n-изоляции 600 и 1200 В

Рис. 4. Фотографии чипов интегральных драйверов с p-n-изоляцией: а) 600 В, 650/400 мА (полумостовой STM); б, в) 600 и 1200 В, 500/250 мА (3-фазный)

200 °С [6]. Толщина активного слоя кремния достаточно велика, чтобы предотвратить утечку заряда с нижней стороны чипа на верхнюю. Высокое напряжение пробоя обеспечивается благодаря толстому скрытому оксидному слою и выборочному утончению слоя в дрейфовой зоне высоковольтных переходов.

деления входных и выходных каскадов используются схемы сдвига уровня, построенные на базе высоковольтных p-nпереходов. Необходимо отметить, что возможности подобных схем крайне ограничены. Отрицательные переходные перенапряжения, наводимые при коммутации токов в паразитных индуктивностях силовых цепей, приводят к защелкиванию паразитных триггерных структур, неизбежно присутствующих Концепция в выходных каскадах однокристальных усовершенствованного драйверов. Этот вопрос полностью не каскада сдвига уровня решен до сих пор в первую очередь из-за низкой устойчивости каскадов широко применяемых в настоящее сдвига уровня. время интегральных драйверах Упрощенная принципиальная схема с напряжением 600/1200 В для раз- усовершенствованного каскада сдвига

Схема сдвига уровня LOCOS

p+ n+ pwell

poly RESURF oxide

n+ nwell

LOCOS

Каскады верхнего уровня poly n+ pwell

LOCOS

ВОХ

Подложка

Рис. 5. Поперечное сечение SOI-SMOS структуры: LOCOS (local oxidation of silicon) — толстый защитный слой оксида кремния

www.chipnews.com.ua

Силовая электроника

ИНЖЕНЕРНАЯ МИКРОЭЛЕКТРОНИКА

ления транзистором ТОР показана на рис. 6б. Как и в предыдущем случае, она состоит из двух комплементарных каналов верхнего и нижнего уровня. Проблема заключается в том, что не существует достаточно хороших p-MOS транзисторов с напряжением пробоя, превышающим 600 В. В приведенной схеме для передачи импульсного сигнала используется высоковольтный n‑DMOS транзистор и два высоковольтных диода (HV diodes), блокирующих обратное напряжение в канале сдвига нижнего уровня. Передача сигнала осуществляется в импульсном режиме, что позволяет минимизировать уравнительные токи и мощность рассеяния. Однако для практической реализации в этом случае требуются более сложные каскады формирования и восстановления сигнала, чем в канале BOT. Дифференциальная схема, содержащая две цепи в одном канале сдвига уровня, обеспечивает максимальную надежность трансформации и хорошее качество восстановления импульсов управления, а также высокий иммунитет к наводкам со стороны силовых цепей. 7-канальный интегральный SOI-драйвер Рис. 6. Схема сдвига уровня каналов ВОТ и ТОР

уровня показана на рис. 6. Она состоит из двух независимых комплементарных цепей передачи сигнала, позволяющих осуществлять сдвиг в область положительных и отрицательных напряжений. В отличие от обычного статического CMOS-каскада, схема дополнена высоковольтными диодами в каждом из каналов. В понижающем/повышающем тракте используется две перекрестных параллельных ветви, способных работать в триггерном режиме. Благодаря диэлектрической изоляции каждого компонента схемы эффект защелкивания в данном устройстве полностью исключен. Вследствие этого, а также за счет очень высокой степени защищенности затворных цепей от внешних влияний, присущей технологии SOI, каждый из узлов цепи может работать практически при любом потенциале. Максимально допустимое напряжение смещения в данном случае отграничено только напряжением пробоя MOSFET-транзисторов. В зависимости от перепада напряжения между входными и выходными цепями

драйвера схема сдвига верхнего или нижнего уровня передает входной сигнал на выходные каскады и далее на управляемые затворы. Неактивная цепь блокируется с помощью обратно-смещенных диодов. Упрощенная принципиальная схема каскада сдвига уровня в тракте управ-

а рис. 2 представлена блок-схема интегрального HVIC драйвера, имеющего 7 каналов управления затвором, а структура чипа, выполненного по технологии 600 В CMOS-SOI [12], показана на рис. 7. Устройство содержит узлы, необходимые для работы 3‑фазного инвертора привода. Четыре независимых канала нижнего уровня ВОТ способны выполнять функцию кор-

Рис. 7. Топология 7-канального (600 В/1,4 А) интегрального SOI-CMOS драйвера (размер чипа 4,6× 4,1 мм)

CHIP NEWS Украина, #04 (104), май, 2011

Силовая электроника

CHIP NEWS УКРАИНА

ректора коэффициента мощности (PFC) и тормозного каскада, все логические входы драйвера совместимы с TTL и 3.3‑В CMOS-сигналами. Схема содержит узел обработки сигнала неисправности, отключающий выходные транзисторы при падении напряжения питания драйвера (защита Under Voltage LockOut, UVLO), при возникновении перегрузки по току, определяемой по сигналу токового шунта на входе ITRIP (уровень срабатывания 430 мВ), а также при подаче внешнего сигнала на вход/IN_ERR. Источники опорного напряжения для работы схемы мониторинга UVLO и схемы сброса интегрированы во входные и выходные каскады каждого канала верхнего уровня (ТОР). Двунаправленный вывод/RESET формирует статусный сигнал о готовности модуля к работе после включения питания и инициализации. Он же может быть использован для сброса и перезапуска драйвера. Каждый из каналов ТОР имеет отдельную схему сдвига потенциала и формирования «мертвого времени», а также узел мониторинга рабочих напряжений верхнего плеча UVLO. Такая возможность особенно полезна в случае, когда питание производится с помощью бутстрепных конденсаторов. Площадь кристалла составляет около 15 мм2, на рисунке выделены высокоVDDC

TOP_IN

GNDC

Входной интерфейс

/ERRIN

Входной интерфейс

Interlock TOP/BOT

Обработка сигнала ошибки

Входной интерфейс

онокристальные драйверы затворов, созданные с применением технологии 600-В SOI-CMOS, лишены главных недостатков серийных интегральных устройств управления, выражающихся в склонности к защелкиванию и сильной зависимости токов утечки от температуры. Проблема состоит в том, что 1200‑вольтовый вариант структуры SOI не разработан до сих пор, поэтому для передачи сигнала и изоляции каскадов верхнего и нижнего уровня в драйверах 12 класса была использована отработанная 600-вольтовая технология. Передача импульсов управления на каскады верхнего уровня осуществляется посредством 2-каскадной схемы сдвига уровня на базе 600-В SOI-CMOS структуры. Балансировка напряжения на последовательно соединенных транзисторах достигается с помощью емкостного делителя напряжения, а встроенная схема активного ограничения предотвращает опасное нарастание сигнала на любом из них.

Генерация импульсов управления

Каскад сдвига уровня

on/off

TOP

ТОТ

Формирование Tdt

Восстановление и фильтрация сигнала

Драйвер ТОР

Триггер

TOP_OUT

Смещение POR

Мониторинг тока нагрузки

Обработка сигнала ошибки DESAT_BOT

Концепция усовершенствованного каскада сдвига уровня для драйверов 1200 В

RESET

driver core ITRIP

600 В/50 А IGBT в составе интеллек туального силового модуля [1].

/ERROUT

Входной интерфейс

BOT_IN

/RESET

вольтные элементы схемы сдвига уровня каналов ТОР (HV DMOS транзисторы и HV-диоды) и выходные каскады. Выходы управления затворами обеспечивают ток включения/выключения 1.4/1.4 А при напряжении 15 В, что достаточно для управления MOSFET/ IGBT-транзисторами с током коллектора до нескольких десятков ампер. Драйвер может работать при напряжении питания в диапазоне 10–17 В, время задержки сигнала составляет около 300 нс. По сравнению с интегральными микросхемами с p-n-изоляцией, расстояние между каскадами верхнего и нижнего уровня в SOI-драйверах может быть гораздо меньше благодаря наличию диэлектрической изоляции. Использование SOI-технологии позволяет создавать сверхкомпактные монолитные схемы с полным подавлением эффекта защелкивания, низкими токами утечки и расширенным диапазоном рабочих температур [6]. Устойчивость дифференциальных каскадов сдвига уровня к воздействию наведенных напряжений обеих полярностей была подтверждена экспериментально [1, 14]. Схема продолжает устойчиво работать при смещении наведенным сигналом до –45 В (канал нижнего уровня) и –20 В (канал верхнего уровня). Мощность выходных каскадов драйвера достаточна для управления

Согласование времени задержки

BOT secondary side Драйвер ВОТ

Мониторинг Vce(sat)

Каскад сдвига уровня ВОТ

Обработка сигнала ошибки

UVLO

Мониторинг Vce (sat)

POR

Формир. Tdt

Смещение

high side HVIC 1

HVIC 2 VB,BOT

BOT_OUT

VS,BOT

DESAT_TOP

VB,TOP

VS,TOP

Рис. 8. Блок-схема 2-кристального полумостового SOI-драйвера с напряжением 1200 В

www.chipnews.com.ua

Силовая электроника

ИНЖЕНЕРНАЯ МИКРОЭЛЕКТРОНИКА

Рис. 9. а) Фотография 2-кристального (1200 В/1, 4 А) полумостового SOIдрайвера в 3-фазном IPM (1200 В/50 А), б) 2-импульсный тест: коммутация TOP-IGBT, ток нагрузки 50 А

Вертикальная диэлектрическая изоляция SOI-подложки (BOX на рис. 5) имеет ограниченные возможности по устойчивости к пробою. Вследствие этого рабочее напряжение схемы сдвига разделяется на два физически изолированных чипа, а все каскады верхнего уровня размещаются в отдельном чипе (High Side IC). На рис. 8 показана блоксхема, а на рис. 9а — фотография 2‑кристального полумостового драйвера с рабочим напряжением 1200 В. На рис. 9б представлены результаты стандартного 2-импульсного теста, проведенного при коммутации на индуктивную нагрузку транзистора верхнего уровня (TOP-IGBT) интеллектуального модуля SKiiP 25ACI 12T4V1 (1200 B/50 A) при предельном напряжении DC-шины и максимальном рабочем токе.

биполярные структуры IGBT, диоды, а также законченные монокристальные интеллектуальные модули (IPM). На рис. 10 [16] показано поперечное сечение основных слоев, а на рис. 11 [16] — фотография чипа IPM-инвертора (500 В, 1 А) компании Mitsubishi [15, 16]. Из-за ограниченных возможностей по отводу тепла подобные компоненты способны работать при мощностях, не превышающих сотни ватт. Заключение

ермином «интеллектуальный силовой модуль», или IPM, в электронике обозначается устройство высокой степени интеграции, объединяющее в одном корпусе или на одном кристалле силовой каскад и устройство управления затворами. Драйвер IPM может быть построОбъединение ен на дискретных компонентах или на инвертора и драйвера однокристальной интегральной схеме. на одном кристалле По мере развития технологий силовой электроники интегральные высокозоляция активных элементов SOI вольтные микросхемы (HVIC) постепенпозволяет создавать на ее основе но вытесняют гибридные драйверы в

G D

S G D

N–

N– SiO2 Psub

PohMOS

NohMOS CMOS

600V Nch DMOS K

N–

HVISLAND G

N–

SiO2 Psub 600V Diode

500V Nch IGBT

Рис. 10. Поперечное сечение 500‑В SOI-CMOS структуры

CHIP NEWS Украина, #04 (104), май, 2011

Силовая электроника

CHIP NEWS УКРАИНА

Рис. 11. Монокристальный инвертор с SOI-драйвером (500 B, 1 A)

низковольтных интеллектуальных модулях. Преимущества интегральных схем для таких применений очевидны: они надежнее, дешевле и компактнее. Кроме того, использование HVIC высокой степени интеграции позволяет реализовать больше функций без увеличения стоимости изделия. Подобные компоненты производят многие фирмы, и рынок маломощных применений достаточно хорошо освоен, чего нельзя сказать о диапазоне средних мощностей (30–100 А), где выбор интеллектуальных силовых модулей, особенно для промышленных условий эксплуатации, крайне ограничен. Именно на этот рынок ориентирована новая разработка компании SEMIKRON — миниатюрный индустриальный MiniSKiiP IPM с SOI-драйвером, выполненном на одном кристалле. На рис. 12 показан внешний вид 3-фазного MiniIPM с рабочим напряжением 600/1200 В, предназначенного для разработки приводов мощностью до 15 кВт. Новый IPM создан на основе одного из самых популярных продуктов SEMIKRON — миниатюрного «безбазового» силового модуля MiniSKiiP. В компонентах этого семейства реализованы основные конструкторские инновации SEMIKRON: прижимная технология сборки и пружинные выводы оригинальной конструкции. Установка чипов драйвера и резисторов затворов на керамическую подложку осуществляется с помощью теплопроводящего клея. Кристаллы IGBT и диодов имеют паяное соединение с DBC‑платой толщиной 0.38 мм (без учета двусторонней медной металлизации + 0.2 мм). На верхнем слое расположены токонесущие шины (шаг трассировки — 0.8 мм), нижний выполняет функции экрана. Топология силовых цепей раз-

Рис. 12. Миниатюрный интеллектуальный модуль MiniSKiiP IPM для приводов мощностью до 15 кВт

работана с учетом обеспечения минимальной распределенной индуктивности для снижения уровня переходных перенапряжений. Алюминиевые выводы силовых кристаллов соединяются с шинами посредством диффузионной сварки. Этот же метод применен для подключения контактных площадок SOI-CMOS драйвера, для чего используются тонкие проводники толщиной 25 мкм. Выводы микросхемы вместе с проводниками защищаются от воздействия окружающей среды с помощью специального эпоксидного покрытия. Внутренний объем модуля заполняется эластичным силиконовым гелем, что обеспечивает герметичность конструкции и улучшает распределение тепла.

Литература: 1. Vogler B., Roßberg M., Herzer R., Reusser L. et al. 600V Converter/Inverter/ Brake (CIB)-Module with integrated SOI Gate Driver IC for Medium Power Ap plications. Proc. CIPS 2008. 2. Data sheet, L 6384, ST Microelectronics, 2003. 3. Data sheet, SPM(tm) DIP-SPM, Fairchild Semiconductor, 2003. 4. Sung-il Yong, Bum-Seok Suh et al.: Po wer Systems Design Europe, Issue. Sept. 2004. 5. Datasheet 600V,10A Super Mini DIPIPM, Mitsubishi, 2006. 6. Takahashi T. Power Conversion Proces sor(tm) Architecture and HVIC Technology for AC Motor Drive. Proc. CIPS 2000. 7. Data sheet, Half-Bridge Gate Drive IC FAN 7390M1, Fairchild Semiconductor, 2008. 8. Rudolf R. et al. New Level-Shift Tran sistors in 600V-Smart-Power ICs using Thin-Film SOI-Technology. Proc. CIPS 2002.

9. Tam D. New 1200V Integrated Circuit Changes The Way 3-Phase Motor Drive Inverters Are Designed. IR Technical Pa per. July 2008. 10. Gupta S., Beckman J. C., Kosier S. L. Improved Latch Up Immunity in JunctionIsolated Smart Power ICs with Unbiased Guard Ring. IEEE Electron Device Letters. Vol. 22. 2001. No. 12. 11. Laine J. P., Gonnard O., Chariat G., Bertolini L. et al. Active Pull-Down Pro tection for full substrate current isolation in Smart Power ICs. Proceed-ings ISPSD 2002. 12. Letavic T., Arnold E., Simpson M., Aquino R. et al. High Performance 600V Smart Power Technology Based on Thin Layer Silicon-on-Insulator. Proceedings ISPSD 1997. 13. Letavic T., Simpson M., Arnold E., Peters E. et al. 600V Power Conversion Systemon-a-Chip Based on Thin Layer Silicon-onInsulator. Proceedings ISPSD 1999. 14. Vogler B., Roßberg M., Herzer R. 600V SOI Gate Driver IC with advanced Level Shifter Concept for Medium and High Power Applications. Proceedings EPE 2007. Aalborg, Denmark. 15. Yamane T., Ikeda S., Nakagawa A. Three-Phase Sinusoidal Current PWM Brushless Motor Driver ICs. Proc. ISPSD 2004. 16. Motto E., Dunlon J., Watabe K., Kazu nari H., Araki T. A monolithic 500V, 1A Three Phase Motor Driver with Small Out line Surface Mount Package. Proc. of 42. IEEE Industry Applic. Conf. 2007. 17. Münzer M., Ademmer W., Strzalkow ski B. Coreless Transformer, a New Tech nology for Half Bridge Driver ICs. Proc. PCIM 2003. 18. Herzer R., Lehmann J., Roßberg M., Vogler B. Integrated Gate Driver Circuit Solutions. Power Electronics Europe. July/ Aug. 2010.