Einf端hrung in die Boundary-Scan-Pr端fung
Boundary-Scan
www.testwerk.com
Inhaltsverzeichnis
Vorwort Die Historie der Elektronikprüfung
Kapitel 1
Die Testabdeckungen der verschiedenen Testarten
Kapitel 2
Weshalb Boundary-Scan-Prüfung?
Kapitel 3
Die Vorteile der Boundary-Scan-Prüfung Vorteile von Boundary-Scan Voraussetzungen für Boundary-Scan Kurzer Exkurs zum Thema JTAG/Boundary-Scan
Kapitel 4
Die Boundary-Scan-Elemente Der Test-Access-Port (TAP) Der TAP-Controller Das Instruction-Register (Befehls-Register) Das Bypass-Register
Kapitel 6
Die Daten-Register (Data-Registers)
Kapitel 7
Die Boundary-Scan-Zellen Die Funktionsweise einer Boundary-Scan-Zelle
Kapitel 8
Die Vorgänge „shift“, „capture“, „update“
Kapitel 10
Beispiel für die Prüfung von Boundary-Scan-Schaltkreisen
Kapitel 11
Die Testarten der Boundary-Scan-Prüfung
Kapitel 12
Zusammenfassung
Kapitel 13
Glossar
Kapitel 14
Über testwerk
Kapitel 15
Kapitel 5
Kapitel 9
Vorwort
Mit diesem Leitfaden möchte ich Ihnen einige hilfreiche Hinweise für das effiziente und zukunftsgerichtete Prüfen von Elektronik-Baugruppen mit der Boundary-ScanTestmethode geben. Auf dem Elektronikmarkt gewinnen flexible Testverfahren, die Testgeschwindigkeit und natürlich das time-to-market eine immer größere Bedeutung. Als Ingenieur der Elektrotechnik/Nachrichtentechnik mit langjährigen Praxiserfahrungen im Bereich der Komponenten- und Baugruppenprüfung sowie als Gründer des Prüfcenters testwerk weiß ich aus vielen Projekten und Kundengesprächen, welche Herausforderungen zu meistern sind. Es gilt, eine passende Teststrategie auszuwählen, von deren Nutzen Entwickler, Fertigungsabteilung und Reparaturabteilung gleichermaßen profitieren. Während Systeme ursprünglich aus einem Mikroprozessor-IC oder Mikrocontroller-IC und vielen anderen ICs bestanden, die auf einer Platine aufgelötet waren, geht die Entwicklung in der Elektronikindustrie dahin, möglichst viele Funktionen in einen integrierten Schaltkreis zusammenzufassen. Dabei werden digitale, analoge und mixed-signal Funktionseinheiten integriert. Vorteile sind vor allem Kosteneinsparung und Miniaturisierung. Dies lässt sich zum Beispiel bei Mobiltelefonen und Navigationsgeräten beobachten. Der entscheidende Trend des 21. Jahrhunderts ist, marktfähige Geräte kosteneffizient zu realisieren – und das mit minimalem inneren Zusatzaufwand für die auf den Leiterplatten zu bestückenden Bauteile.
Rainer Bartosch Inhaber, Dipl.-Ing.
Kapitel 1
Die Historie der Elektronikprüfung
Zu Beginn der industriellen Elektronikfertigung gab es nur die Funktionsprüfung bzw. Systemprüfung: Alle Einzelkomponenten wurden zu einem Gerät zusammengebaut und danach als gesamtes System mittels Funktionsprüfung getestet. Die wachsende Integrationsdichte von integrierten Schaltungen und die zunehmenden Komplexitäten elektronischer Schaltungen/Steuerungen erschwerten mehr und mehr eine effiziente Fehlerdiagnose mit der Funktionsprüfung oder machten sie ganz unmöglich. Deshalb hat es sich bewährt, vor der Funktionsprüfung, also vor der Montage in die Geräte, eine Bauteilprüfung an den bestückten Leiterkarten durchzuführen – einen sogenannten In-Circuit-Test. Hierbei werden gefederte Prüfnadeln mit einem fixen Nadelbettadapter auf vorgesehene Prüfflächen (Testpads) in der Schaltung kontaktiert. Eine Sonderstellung innerhalb dieses Testverfahrens nimmt die Flying-Probe In-Circuit-Prüfung ein:
Mit dieser Testmethodik können Baugruppen ohne Testpads und ohne den Einsatz von fixen Nadelbettadaptern geprüft werden. Mit dem Aufkommen neuer Gehäuseformen für integrierte Schaltungen in den 1980er Jahren wurde der Testzugriff mit fixen Nadelbettadaptern mehr und mehr begrenzt oder war gar nicht mehr möglich. Für diese Anforderungen wurde das Boundary-Scan-Verfahren entwickelt und erstmalig im Jahr 1990 in der Norm IEEE 1149.1 als Standard festgeschrieben.
Kapitel 2
Die Testabdeckungen der verschiedenen Testarten
Für die unterschiedlichen Qualitäts- und Zuverlässigkeitsanforderungen elektronischer Baugruppen gibt es verschiedene Prüfstrategien. Generell werden folgende Testarten in unterschiedlichen Kombinationen eingesetzt: AOI: Automatische Optische Inspektion X-Ray: Röntgeninspektion 2D, 3D ICT/FP: In-Circuit-/Flying-Probe-Prüfung BSC: Boundary-Scan-Prüfung FKT: Funktionsprüfung
Welche Prüfart ist am besten geeignet, welche am effizientesten? Wie so oft lautet die Antwort: „Das kommt darauf an“, denn: Jedes Testverfahren hat seine Stärken in unterschiedlichen Bereichen. Oftmals ist die Kombination verschiedener Testarten die passende Lösung. Das folgende Diagramm zeigt, welches Testverfahren in welchen Fehlerkategorien am effektivsten einzusetzen ist. AOI
X-Ray
ICT/ Flying-Probe
Boundary-Scan
► Funktionsfehler ► Design-Fehler ► Fertigungsfehler > Kurzschlüsse > fehlende Passiv-Bauteile > verdrehte Passiv-Bauteile (Polarisation) > fehlerhaft oder nicht verlötete Bauteile > falsch bestückte Passiv-Bauteile (Wert oder Art) > > > > >
fehlende IC-Bausteine fehlerhaft oder nicht verlötete ICs verdrehte IC-Bausteine fehlerhafte ICs falsch bestückte IC-Typen
> fehlerhaft oder nicht verlötete ICs in Bus-Strukturen > fehlerhaft verlötete BGA-Bausteine (in Bus-Strukturen) > Programmierfehler bestückter Bausteine (In-System-Programmierung)
Die Entscheidung für die einzusetzenden Testverfahren wird bestimmt durch die jeweiligen Qualitäts- und Zuverlässigkeitsanforderungen sowie die spätere Einsatzart der Elektroniken.
Funktionsprüfung
Kapitel 3
Weshalb Boundary-Scan-Prüfung?
Boundary-Scan wurde entwickelt, um Probleme beim Prüfzugriff zu lösen, die sich mit immer enger werdenden Bestückrastern und steigender Komplexität der Integrierten Schaltungen (ICs) ergeben. Mit dem Aufkommen von IC-Gehäusen wie zum Beispiel Quad-Flat-Pack (QFP), Ball-Grid-Arrays (BGA), Quad-Flat-No-Leads (QFN) und Chips-On-Board (COB) mit hohen Anschluss-Pinzahlen und immer kleineren Rastermaßen ist ein Testzugriff mittels Prüfnadel-Adaptern nicht mehr möglich. Besonders beim Einsatz von BGA-Bausteinen und mehrlagigen Leiterplatten stößt selbst der Flying-Probe In-Circuit-Test an seine Grenzen, wie die nachfolgende Abbildung zeigt.
Netzknoten an den inneren Lagen können von außen nicht kontaktiert werden. Der Kurzschluss zwischen den beiden Anschluss-Pins in der obigen Abbildung wäre also bei den klassischen elektrischen Testverfahren wie In-Circuit-Test mit Nadelbettadapter oder Flying-Probe-Test mit frei beweglichen Prüfnadeln nicht möglich. Hier hilft das Boundary-Scan-Testverfahren: Über den sogenannten Test-Access-Port (Testbus) können die Boundary-ScanBausteine mit elektrischen Signalen angesprochen und damit elektrisch geprüft werden. Es ist also keine externe Kontaktierung durch Prüfnadeln erforderlich. Mit dem Boundary-Scan-Testverfahren können also unter anderem Fehler wie die in der Abbildung dargestellten zuverlässig erkannt werden.
Kapitel 4
Die Vorteile der Boundary-Scan-Prüfung
Vorteile von Boundary-Scan • Mit dem Boundary-Scan-Verfahren können Schaltkreise im bestückten Zustand geprüft werden, ohne dass eine mechanische Kontaktierung durch Prüfnadeln erforderlich ist. • Kurze Prüfzeiten. • Umfangreiche Schaltungen können mit hohen Testabdeckungen schnell und intensiv geprüft werden. • Reduzierung der Diagnosezeiten von fehlerhaften Baugruppen. • Reduzierung der Debugging-Zeit für Prototypen oder Erstmuster. • Programmierung von Speicherbausteinen im bestückten Zustand. • Verkürzung des time-to-market.
Voraussetzungen für Boundary-Scan 1.
Verwendung von Boundary-Scan-fähigen Bausteinen: Es ist nicht erforderlich, dass alle eingesetzten Bausteine BoundaryScan-fähig sein müssen, da Bausteine, die nicht Boundary-Scanfähig sind, gegebenenfalls über sogenannte Cluster-Tests geprüft werden können – das gilt auch für Speicherbausteine.
2.
Es muss eine BSDL-Datei des entsprechenden Halbleiterherstellers existieren. BSDL ist die Abkürzung für „Boundary-Scan-DescriptionLanguage“ und basiert auf einer vereinfachten VHDL-Sprachsyntax (Hardware Description Language). Eine BSDL-Datei enthält die Auflistung aller im Baustein vorhandenen Boundary-Scan-Zellen und beschreibt, wie diese mit den Anschluss-Pins verbunden sind, welche Funktion sie haben und wie sie im Boundary-Scan-Test eingesetzt werden.
Kapitel 5
Kurzer Exkurs zum Thema JTAG/Boundary-Scan
Die Abkürzung JTAG steht für „Joint-Test-Action-Group“. Diese entstand durch einen Zusammenschluss von Halbleiterherstellern in den Jahren 1985/86 und erarbeitete einen Standard für das Testen und Debuggen von integrierten Schaltkreisen direkt in der Schaltung. Dieser Standard wurde in der Norm IEEE 1149.1-1990 festgehalten und wird allgemein als Boundary-Scan-Test (BSC) bezeichnet. Mit der Überarbeitung IEEE 1149.1-1994 ist die Boundary-ScanDescription-Language Teil des Standards. Die aktuelle Version der Norm ist IEEE 1149.1-1990 standard test-access-port and boundary-scan architecture. Zweck des Verfahrens ist es, Integrierte Schaltungen (ICs) in ihrer Arbeitsumgebung auf einer Leiterkarte – also im bestückten Zustand – auf korrekte Bestückung zu prüfen und Speicherbausteine im bestückten Zustand programmieren zu können. Ein Boundary-Scan-fähiger Chip muss entsprechend der Norm folgende interne Boundary-Scan-Elemente enthalten: Test-Access-Port (TAP) TAP-Controller Befehls-Register (Instruction-Register, IR) Daten-Register (DR) Boundary-Scan-Zellen
Im Normalbetrieb sind diese Elemente vollkommen wirkungslos und können die Funktion des Bauteils nicht beeinträchtigen. Erst durch die Ansteuerung über den Test-Access-Port (TAP) wird die Boundary-Scan-Funktion des Chips aktiviert.
Kapitel 6
Die Boundary-Scan-Elemente Über das Bypass-Register wird die interne Boundary-ScanLogik des Bausteins „umgangen“. Mittels des BYPASS-Befehls im Instruction-Register werden TDI und TDO direkt mit dem BypassRegister verbunden.
· · · ·
Test-Data-In (TDI) Test-Data-Out (TDO) Test-Clock (TCK) Test-Mode-SelectAnschluss (TMS) · optionaler Test-ResetEingang (TRST).
Test-Access-Port
Der Test-Access-Port (TAP) Dieser Port ist die Schnittstelle zwischen der internen Boundary-ScanLogik des Bausteins und der Außenwelt. Er besteht aus den folgenden vier bzw. fünf Daten-Pins:
Über TDI werden die Testdaten in den jeweiligen Baustein geschrieben. Über TDO werden die Testdaten an den nächsten Baustein weitergegeben. Mit TMS werden die verschiedenen Test-Modi eingestellt. Mit der steigenden Flanke des TCKSignals werden die externen Daten über TDI in die Boundary-ScanZellen und -Register eingelesen. TRST dient zum Initialisieren des Tests.
Der TAP-Controller Der TAP-Controller steuert die Boundary-Scan-Logik im Baustein. Er steuert unter anderem, ob eine Boundary-Scan-Zelle aktiv/inaktiv ist und ob sie einen Pegel einlesen oder ausgeben soll. Das Herzstück des TAP-Controllers ist die „TAP-state-machine“. Diese steuert die Daten-Register mit den Befehlen „CaptureDR“, „ShiftDR“ und „UpdateDR“ sowie das Instruction-Register mit den Befehlen „CaptureIR“, „ShiftIR“ und „UpdateIR“. Ein Zustandswechsel des TAP-Controllers erfolgt mit der steigenden Flanke des Test-Clocks (TCK).
Das Instruction-Register (Befehls-Register) Das Instruction-Register steuert den Betriebsmodus des BoundaryScan-Bausteins. Entsprechend der Norm gibt es drei Befehle/ Zustände: · BYPASS · EXTEST · SAMPLE/PRELOAD Der BYPASS-Befehl verbindet TDI und TDO über das BypassRegister, sodass die interne Boundary-Scan-Logik des entsprechenden Bausteins „umgangen“ wird. Der EXTEST-Befehl verbindet TDI und TDO mit dem Boundary-Scan-Register, welches durch die elektrische Aneinanderreihung der einzelnen Boundary-Scan-Zellen gebildet wird. Pegel an den Anschluss-Pins des Bausteins können eingelesen, oder neue Werte in die BoundaryScan-Zellen geschrieben werden. Der Sample/Preload-Befehl verbindet TDI und TDO mit dem Boundary-Scan-Register. Mithilfe dieses Befehls können die zum aktuellen Zeitpunkt im BoundaryScan-Register vorhandenen Daten gelesen werden. Dieser Befehl dient auch dazu, Daten in das Boundary-Scan-Register zu laden, bevor der EXTEST-Befehl geladen wird.
Kapitel 6
Die Boundary-Scan-Elemente
Weitere optionale Befehle sind: IDCODE, HIGHZ, CLAMP und INTEST. IDCODE:
Selektiert das ID-Register (Identification-Register) des Bausteins.
HIGHZ:
Schaltet alle Ausgangs-Pins in den „High Impedance“-Mode und selektiert das Bypass-Register.
CLAMP:
Der Inhalt der Boundary-Scan-Zellen wird an die AnschlussPins des Bausteins geschaltet. Mit diesem Befehl können Daten durch die Boundary-Scan-Zellen hindurchgeschoben werden, ohne dass sich die Pegel an den Anschluss-Pins ändern.
INTEST:
INternal TEST-Mode.
Der Einfluss der Befehle auf das aktuelle Daten-Register und auf die Boundary-Scan-Zellen ist wie folgt: Betriebsmodus/ Befehl
gewähltes Daten-Register
Verhalten der Boundary-Scan-Zellen
BYPASS
Bypass
Bypass inaktiv
SAMPLE/PRELOAD
Boundary-Scan
inaktiv
EXTEST
Boundary-Scan
aktiv
IDCODE
IDCode
inaktiv
HIGHZ
Bypass
High Impedance
INTEST
Boundary-Scan
inaktiv
Kapitel 7
Die Daten-Register (Data-Registers)
In einem Boundary-Scan-Schaltkreis kann es mehrere Daten-Register geben. Laut Norm müssen mindestens zwei Daten-Register vorhanden sein: Bypass-Register Boundary-Scan-Register
Mit dem Bypass-Register wird gesteuert, ob entsprechende Boundary-ScanBausteine nicht für die Boundary-Scan-Prüfung benutzt werden sollen. Das Register hat eine Länge von nur einem Bit. Der Wert dieses Bits ist unveränderlich und mit „Null“ definiert. Das Boundary-Scan-Register wird gebildet durch die elektrische Aneinanderreihung der einzelnen Boundary-Scan-Zellen. Jeder BoundaryScan-Baustein hat eine andere Anzahl von Boundary-Scan-Zellen. Deshalb ist die Länge dieses Registers variabel. Das ID-Register ist ein optionales Register. Es speichert die Baustein-Kennung (Identifikation).
Kapitel 8
Die Boundary-Scan-Zellen
Die Boundary-Scan-Zellen befinden sich zwischen der Kernlogik und den Anschluss-Pins des Schaltkreises. Mithilfe dieser Speicherzellen können die Bauteil-Pins eines Bausteins unabhängig von dessen normaler Funktion kontrolliert werden.
Jede Boundary-Scan-Zelle kann zu einem Zeitpunkt immer nur einen der folgenden Zustände annehmen: Control (Steuerzelle):
Aktivierung/Deaktivierung des Treibers
Input (Eingangszelle):
Einlesen (Messen) des Pegels am entsprechenden Anschluss-Pin
Output (Ausgangszelle): Ausgeben des Pegels (Treiben) an den entsprechenden Anschluss-Pin Damit die Pegel an einem Anschluss-Pin sowohl eingelesen als auch ausgegeben werden können, sind einem Anschluss-Pin meist mehrere (bis zu drei) BoundaryScan-Zellen zugeordnet.
In obiger Abbildung ist an dem In-/Out-Pin eine solche typische Anordnung zu sehen.
Kapitel 9
Die Funktionsweise einer Boundary-Scan-Zelle
Der interne Aufbau einer einzelnen Boundary-ScanZelle kann sehr unterschiedlich sein. In der Norm IEEE 1149.1 sind in der Fassung 2001 allein zehn unterschiedliche Zell-Typen (BC_1 bis BC_10) beschrieben. Die Abbildung links zeigt beispielhaft den in der Norm beschriebenen Zelltyp BC_1 als Ausgangszelle.
Den beiden Speicherelementen (D-FlipFlops) sind jeweils ein Daten-Multiplexer vor- und nachgeschaltet. Die beiden D-FlipFlops werden mit den Signalen „ClockDR“ und „UpdateDR“, der Eingangs-Multiplexer mit dem Signal „ShiftDR“ vom Tap-Controller beziehungsweise von der TAP-state-machine getriggert. Abhängig vom Pegel des „ShiftDR“-Signals liegt am Eingang des ersten D-FlipFlops (Capture-Register) der Pegel der internen Logik des Bausteins oder der „Capture“-Wert der vorherigen Zelle. Der Modus-Multiplexer wird vom aktuellen Betriebsmodus des Schaltkreises gesteuert. So schaltet der Modus „EXTEST“ den Modus-Multiplexer auf das zweite D-FlipFlop (Update-Register). Dadurch wird die interne Logik von dem entsprechenden Bauteil-Pin getrennt, sodass der gespeicherte „Update“-Pegel an den Bauteil-Pin gelangt. In diesem Modus ist die Boundary-Scan-Zelle aktiv. Eine Boundary-Scan-Zelle kann vier Zustände annehmen: Normal Mode: Daten an Data_In werden direkt durchgeleitet zu Data_Out. Update Mode, Daten ausgeben:
Der Inhalt des Update-Registers wird an den Ausgang geschaltet zu Data_Out.
Capture Mode, Daten einlesen:
Das Data_In-Signal wird an den Eingang des Capture-Registers durchgeschaltet und mit dem nächsten ClockDR-Puls gespeichert (der ClockDR-Puls wird aus dem TCK-Signal abgeleitet).
Shift Mode, Daten weiterschieben:
Das Signal an Scan_In wird zu Scan_Out durchgeschaltet. Scan_Out ist mit Scan_In der nächsten Boundary-Scan-Zelle fest verbunden, sodass das Signal zur nächsten Zelle geschoben wird.
Kapitel 10
Die Vorgänge „shift“, „capture“, „update“
Daten „schieben“ (Shift-Mode): Wird in den TAP-Zustand „ShiftDR“ geschaltet, erfolgt ein Pegelwechsel des „ShiftDR“-Signals. Dies bewirkt ein Umschalten des „Quell-Multiplexers“, sodass der „Scan_Out“-Ausgang der vorhergehenden Zelle auf den Eingang des „Capture“-FlipFlops geschaltet ist. Mit der steigenden Flanke des Test-Clocks (TCK) wird das „Capture“-FlipFlop durch das „ClockDR“-Signal getriggert. Da es sich bei diesem Signal ebenfalls um ein Broadcast-Signal handelt, werden alle Boundary-Scan-Zellen zum Boundary-Scan-Register verschaltet. Dadurch übernimmt jede Boundary-Scan-Zelle den „Capture“-Wert der vorherigen. Die Daten werden also von Zelle zu Zelle weitergeschoben. Der Schiebevorgang wird beendet, indem das TMS-Signal auf „1“ wechselt. Der „Quell-Multiplexer“ aller Boundary-Scan-Zellen schaltet wieder auf Data_In. Daten „lesen“ (Capture-Mode): Befindet sich der Baustein im Betriebsmodus „EXTEST“ und die Tap-state-machine im Zustand „Run Test Idle“, ist die Kern-Logik des Bausteins von den AnschlussPins getrennt. Mit der steigenden Flanke des Test-Clocks (TCK) wird der „Capture“-Zustand eingestellt. Mit dieser steigenden Flanke wird das „Capture“-Register durch das „ClockDR“-Signal getriggert und dadurch der an Data_In befindliche Pegel an den Ausgang der Boundary-Scan-Zelle übernommen, das heißt gespeichert (Pegel einlesen). Die Signale TCK (Test-Clock) und TMS (Test-Mode-Select) liegen an allen Boundary-Scan-Bausteinen parallel an. Das „ClockDR“-Signal wird aus dem TCKSignal erzeugt, sodass alle Boundary-Scan-Zellen sämtlicher BSC-Bausteine zum gleichen Zeitpunkt – also synchron – geschaltet werden. Dadurch lässt sich der Zustand einer ganzen Baugruppe zu einem Zeitpunkt feststellen. Daten „ausgeben“ (Update-Mode): Mit der fallenden Flanke des Test-Clock-Signals (TCK) wird das „Update“-FlipFlop (Update-Register) durch das Signal „UpdateDR“ getriggert. Dadurch wird der zuvor eingelesene „Capture“-Wert oder eingeschobene Pegel über den „Modus-Multiplexer“ an den Bauteil Anschluss-Pin gegeben.
Kapitel 11
Beispiel für die Prüfung von Boundary-Scan-Schaltkreisen Entsprechend der folgenden Abbildung soll die Datenübertragung von dem Baustein IC1, Pin Y zu dem Baustein IC2, Pin Z geprüft werden. Wird die Baugruppe bestromt, sind die beiden ICs im BYPASS-Mode. Die Boundary-Scan-Zellen sind inaktiv, sodass die Pegel an den Anschluss-Pins durch die interne Kernlogik vorgegeben werden. Der Inhalt der Boundary-Scan-Zellen ist zu diesem Zeitpunkt unbestimmt. Deshalb müssen sie zuerst mit Daten geladen werden. Dies erfolgt mithilfe des Befehls „SAMPLE/PRELOAD“ (siehe Instruction-Register).
Als Testdaten soll IC1, Pin Y einen High-Pegel ausgeben. Dieser kann dann am Pin Z des IC2 überprüft werden. Damit Pin Y einen High-Pegel ausgeben kann, wird die Steuerzelle für diesen Pin mit „1“ geladen. Dadurch wird dann der Ausgangstreiber des Anschluss-Pins Y aktiviert. Um an Pin Z des IC2 den übertragenen Pegel einlesen zu können, muss die Steuerzelle am Pin Z von IC2 mit „0“ geladen werden. Damit wird der Ausgangstreiber deaktiviert und der Eingangstreiber aktiviert. So wird verhindert, dass die beiden Ausgangstreiber nicht gegeneinander treiben (was zu einem Fehler führen würde).
Um die geladenen Pegel nun wirksam werden zu lassen, wird der „EXTEST“Befehl ausgeführt. Dieser Befehl trennt die interne Kern-Logik der beiden ICs von den Anschluss-Pins der ICs. Dadurch sind nur die Boundary-Scan-Zellen an die Anschluss-Pins der ICs geschaltet. Für die Überprüfung des eingelesenen Pegels wird nun der Modus „Scan_DR“ durchlaufen. Dies bedeutet, dass gemäß der im Standard beschriebenen Abfolge ein „Einlesen“, „Schieben“, „Ausgeben“ ausgeführt wird. Dieser Vorgang erfolgt natürlich auch an der Eingangszelle des Pin Z von IC2. Dadurch wird der vom Pin Y des IC1 übertragene Pegel am Pin Z des IC2 überprüft, und somit eine „Gut“/„Schlecht“-Aussage möglich.
Kapitel 12
Die Testarten der Boundary-Scan-Prüfung
Infrastruktur-Test
Prüfung des seriellen Boundary-Scan-Pfades innerhalb der Schaltung
Interconnection-Test
Prüfung der Ein- und Ausgangstreiber, Kontaktierungsprüfung, Kurzschlussprüfung der BSCKomponenten und einfacher angrenzender Logik
Cluster-Tests
Prüfung von Non-Boundary-Scan-Bausteinen und -Netzen, inklusive Bus-Strukturen und Steuersignalen
Speicher-Tests
Daten können auch für bestückte Bausteine eingeschrieben, zurückgelesen, verifiziert und gelöscht werden.
In-SystemProgrammierung
Es können Flash-Speicher, PLDs, FPGAs und serielle Speicherbausteine im bestückten Zustand programmiert werden.
Kapitel 13
Zusammenfassung
Die vorhergehenden Ausführungen haben Ihnen einen Überblick über das zukunftsgerichtete Prüfen mit dem Schwerpunkt Boundary-Scan gegeben. Dieses Testverfahren verschafft Ihnen folgende Vorteile: • Prüfung von Baugruppen, bei denen der Testzugriff begrenzt oder nicht möglich ist • Kurze Testzeiten • Effiziente Prüfmöglichkeit für komplexe Baugruppen • Programmierung von bestückten Bausteinen • Präzise und schnelle Fehleranalyse Als zertifizierter Applikations-Anbieter der Firma JTAG Technologies geben wir Ihnen gerne weitere detaillierte Informationen und stehen auch für eine individuelle Beratung zur Verfügung.
Informieren Sie sich auch auf unseren Internetseiten: www.testwerk.com
Kapitel 14
Glossar
AOI BGA BSC BSDL COB ESD FKT FP FPGA IC ICT IEEE JTAG PLD QFN QFP TAP TCK TDI TDO TMS TRST VHDL X-Ray
Automatische Optische Inspektion Ball-Grid-Array Boundary-Scan Boundary-Scan-Description-Language Chips-on-Board Electro-static discharge Funktionsprüfung Flying-Probe Field-Programmable-Gate-Array Integrated Circuit In-Circuit-Test Institute of Electrical and Electronics Engineers Joint-Test-Action-Group Programmable Logic Device Quad-Flat-No-Leads Device Quad-Flat-Pack Device Test-Access-Port Test-Clock Test-Data_In Test-Data_Out Test-Mode-Select Test-Reset Very High Speed Integrated Circuit Hardware Description Language Röntgeninspektion 2D, 3D
Kapitel 15
Über testwerk
testwerk ist ein Testhaus mit Spezialisierung auf die Prüfung von komplexen Elektronik-Baugruppen im Prototypen- und Vorserienstatus sowie für Kleinserien. Wir unterstützen Unternehmen der Hi-Tech-Industrie dabei, die hohen Ansprüche an Qualität und Zuverlässigkeit ihrer Produkte effizient zu erfüllen. Darüber hinaus erstellen wir Testapplikationen für Flying-Probe In-Circuit-, Boundary-Scan- sowie Geräte- und Funktionsprüfungen und führen auch Auftragsprüfungen durch.
Wir arbeiten gern für: Bosch, Congatec, Diehl, Delphi, ebmpapst, OTIS, Philips, Sator Laser, Siemens, STILL, Tesat. Was können wir für Sie tun? „Unsere Testdienstleistungen fördern die systematische Qualitätssicherung Ihrer Produkte. Für diesen Mehrwert stehen meine Mitarbeiter und ich persönlich ein – erfolgreich seit 2001.“
Rainer Bartosch Inhaber, Dipl.-Ing.
test@testwerk.com www.testwerk.com
© testwerk, 2010
testwerk Ihr Elektronik-Prüfcenter e. K. Jenfelder Straße 74 22045 Hamburg Tel. 040-66 90 950-0 Fax 040-66 90 950-29