CADENCE AWR DESIGN MAGAZINE 今号のCadence ® AWR® Design Magazineでは、Cadence AWR Design Environment ®プラットフォームの最新V15リリース情報や、最新のアプリケー ションノート、オンデマンドコンテンツなどのの特集をお届けします。 Vol.20.7.JP
ハイライト RF PCBの設計...............................................................1 RFICの設計.....................................................................3 AWR Design Environment V15............................5 ベスト・オブ・AWRデザインフォーラム......................9
アプリケーション スポットライト
RF PCBの設計: AWRとAllegroの統合 設計者は、RF/マイクロ波、アナログ、デジタル設計要素を同じプリント回路基板(PCB)に組み込む際に、さまざまな課題に直面しま す。次世代の商用・軍事アプリケーションで一般的に使用されているこれらの多層PCBは、高速データ線路やRF回路が密集してお り、結合/クロストークやその他の寄生成分による動作が発生しやすく、システムの性能を損なう恐れがあります。 RF/マイクロ波の成分とミックスドシグナル設計をうまく統合するには、PCBレイアウトツールとRF回路設計ソフトウェアが、設計デ ータを効率的にやりとりする必要があります。AWRソフトウェアでは、Cadence Allegro ® や OrCAD ® PCB設計ツールとの間で、 インポート/エクスポート機能を実装した、RF/マイクロ波の知的財産(IP)作成プラットフォームを提供しています(図1)。
図1: IPC-2581ファイル形式でAWRソフトウェアにインポートされたCadence考案のPCB
RF/マイクロ波IPの統合 RF/マイクロ波の設計者は、回路図入力を使用して、回路内に能動及び受動部品を配置します。レイアウト後に寄生抽出を使用する アナログ設計やデジタル設計とは異なり、これらの設計では多くの場合、設計プロセスのかなり早い段階でRFの動作を考慮する目的 で、回路図に近似式を利用した伝送線路モデル(マイクロストリップやストリップ線路など)が明示的に含まれています。また、電磁界 解析は、構造物の特性評価や全体の設計の検証にも使用されます。このように、電気設計と物理設計が並行して実行されま す。AWR Design Environmentは、RF/マイクロ波の設計入力、回路/システム/電磁界解析、最適化を実現するプラットフォームを 提供します。 その結果、製造されるデバイスの性能を正確に予測するために必要なレイアウトとPCBのスタックアップ情報を備えた電気設計が実 現します。このレイアウトとスタックアップ情報をCadenceのPCBレイアウトと配線プラットフォームに転送することで、手動で設計 を再入力する必要がなくなり、時間、コスト、エラーの可能性を削減することができます。
特徴 RF/マイクロ波回路設計に向けた 線形/非線形周波数領域解析
f
統合された電磁界抽出技術を用いた回路図駆動のRFを考慮 した設計
f
最適化、チューニング、歩留まり解析を用いたパラメトリック スタディ
f
www.cadence.com/go/awr
利点 RF/マイクロ波とPCB設計ツール間のデータ交換に対応した 包括的なワークフローで設計時間を短縮
f
設計の自動化とあらゆるスキルレベルのエンジニアに向けた ユーザーフレンドリーなインターフェースにより、エンジニアリ ングの生産性を最大化
f
正確な設計検証により、コストのかかる設計の繰り返しを排 除
f
1
RF/マイクロ波PCBの検証 RF/マイクロ波PCBの検証を有効化するには、AWR Microwave Office ® PCBインポートウィザード(図2)を使ってIPC-2581ファイ ルをAWRソフトウェアにインポートします。強力な編集機能により、AWR AXIEM®平面電磁界シミュレータを用いた高速、高精度、 効率的な電磁界解析が可能になります。これにより、設計者は線路、レイヤ、基板の領域を選択し、解析するレイヤ、ネット、基板の領 域を正確に指定することができます。設計者は、解析を不必要に遅くする電気的な挙動に影響を与えない製造のための細かい部分を 簡単に省略することができます。
図2: 赤色の飛び出しがされたミックスドシグナルPCB上の統合されたアンテナアレイを含むmmWave IP部
AWR AXIEMシミュレータは、モーメント法(MoM)を用いて、分布定数型のPCB部品、伝送線路、ビアなどのレイヤ間のPCB相互接 続を解析します。設計者は、Sパラメータを直接抽出し、フィールド/電流を可視化することで、寄生結合、共振や設計の失敗につなが る可能性のあるその他の懸念事項を特定することができます。
特徴
利点
高度なハイブリッドアダプティブメッシュによるフルウェーブ 型平面モーメント法技術
f
処理時間の節約をするPCBインポートウィザード技術
f
高速な電磁界解析のための形状修正/簡略化機能を備えた レイアウトエディタ
f
フィールドの可視化と後処理
f
RF/マイクロ波とPCB設計ツール間のデータ交換に対応した 包括的なワークフローで設計時間を短縮
f
設計の自動化とあらゆる経験あるレベルのエンジニアに向け たユーザーフレンドリーなインターフェースにより、エンジニ アリングの生産性を最大化
f
正確な設計検証により、コストのかかる設計の繰り返しを排 除
f
まとめ 高い動作周波数では、回路部品や信号線路の物理的な詳細が電気的性能に影響を与えるため、設計プロセスの一部として考慮に入 れておく必要があります。電子機器は、ラジオ波やマイクロ波の周波数では予測できない挙動をする場合があり、オームの法則のよう な基本的な電気の法則に違反しているように見える場合がよくあります。レイアウトおよびスタックアップ情報に基づいた電磁界解 析は、RF/マイクロ波設計者が物理設計が電気的挙動にどのように影響するかを理解する目的で一般的に使用します。 RFを考慮した解析ツールを使用することで、エンジニアはフロントエンド部品や関連する統合の課題に対する設計とトラブルシュー ティングに要する無駄なサイクルを省くことができます。また、電磁界解析は、すべての高速ミックスドシグナル線路の設計検証にお いて重要な役割を果たしています。AWRソフトウェアの製品ポートフォリオに含まれる最先端のRF/マイクロ波機能を活用すること で、エンジニアは無線の設計と統合を成功に導くことができます。
詳細については、次のURLからウェビナー“Developing PCBs for Wireless Applications with EM Verification and an RF Design Flow"をご覧ください。www.awr.com/pcbs-wireless-verification-flow
www.cadence.com/go/awr
2
アプリケーション スポットライト
RFIC/SiPの設計: AWR AXIEM電磁界と Virtuoso RFの統合 AWR AXIEM電磁界シミュレータは、Cadence Virtuoso ®RFソリューションと統合されたことで、設計者に集積回路(IC)、パッケー ジ/モジュールの設計フローを提供します。これは手作業でのデータ変換による設計上の不具合を排除して生産性を向上させることが できます。解析、レイアウト対回路図（LVS）、電磁界解析と検証には単一のゴールデン回路図を使用するため、電磁界とLVS用の回 路図は必要ありません。
Virtuoso RFに統合されたAWR AXIEMシミュレータの活用 AWR Microwave Officeの回路設計ソフトウェアに組み込まれたAWR AXIEM電磁界シミュレータは、クラス最高の平面、開放境 界の3次元平面エンジンであり、水平方向の金属線路と垂直方向のビア上の電流を解くことができます。AWR AXIEM電磁界ソルバ がVirtuosoに統合される前、両ツールを使用しているユーザーは、Virtuoso環境とAWR Microwave Office環境内のAWR AXIEMシミュレータ間でレイアウトを入出力する手動での統合に頼っていました。
統合されたAWR AXIEMソルバ/Virtuoso RFフロー Cadenceの集積回路(IC)/システムインパッケージ(SiP)フローに統合されたAWR AXIEM電磁界ソルバは、シリコンICのレイアウト に向けた設計の最適化とレイアウトの検証を1つの回路図の中で実現します。 従来、Cadenceのソフトウェアでは、レイアウトと回路図は緩く結合されていました。ゴールデン回路図は、レイアウトとより緊密に 結びつき、エラーを減らし、時間を節約します。図1では、左側にゴールデン回路図とVirtuoso RF内のAWR AXIEMのスパイラルレ イアウトを示しています。レイアウト画面の右側には、モデルアシスタントが用意されています。 スパイラルの周りに描かれた白い枠はAWR AXIEMソフトウェアに抽出されたレイアウト範囲であり、この場合はスパイラルと給電 線路です。AWR AXIEMシミュレータにレイアウトを配置すると、給電線路にポートが自動的に設置されます。設計者がポートを追 加する必要はありません。Virtuosoレイアウトでは、給電線路が解析の境界線に当たる箇所にポートが追加されます。右端のボック スがモデルアシスタントです。これにより、設計者はシミュレータネットと様々な制御オプションを設定することができます。
図1: VirtuosoのAXIEMモデル
www.cadence.com/go/awr
3
Virtuoso環境におけるプロセスの設定 AWR AXIEMソフトウェアを正常に動作させるには、STACKUPプロパティ、材料プロパティ、各種解析の設定を行う必要がありま す。これらの設定は、Virtuosoモデリングアシスタントに存在します。図2は、いくつかの代表的なメニューを持つモデルアシスタント のPDKの設定を表わしています。例えば、中央の図には、シリコン材料特性とレイヤの厚みがリストアップされており、誘電体の特性 とビアの特性を示しています。
図2: VirtuosoモデルアシスタントにおけるPDKの設定
AWR AXIEMの統合には、いくつかのプレビュー機能と診断機能が実装されています。図3は、使用する密度と精度レベル1を理解 する目的で、AWR AXIEMモデルでメッシュを素早くプレビューする方法を示しています。この例では、メッシュの密度が比較的荒い ことに注意してください。インダクタの表面にはメッシュの3D表示が示されます。結合を捉える目的で側壁のある厚い金属が使用さ れています。必要に応じてAWR AXIEMの設定メニューでメッシュの密度を調整することができます。
図3: AXIEMシミュレータにおけるメッシュのプレビュー
VirtuosoとAWR AXIEM電磁界ソルバフローの目的は、設計者がVirtuoso環境を使いながら、フルウェーブの精度でSパラメータ にアクセスできるようにすることです。Sパラメータが生成された後、ゴールデン回路図のモデルはSパラメータの結果に置き換えられ ます。抽出表示が生成された後は、ゴールデン回路図のモデルはSパラメータの結果に置き換えられます。
まとめ 動作周波数の上昇に伴い、電磁界シミュレータはRFICの設計者にとってますます重要になっています。インダクタなどの分布定数効 果は、抵抗などの周波数依存効果と同様に重要になります。グランドの問題が重要であるため、解析で考慮する必要があります。メッ シュ化されたグランド面やリングなどの構造は、正確にモデル化するために電磁界解析を行う必要があります。モデルに含まれない 様々な部品間の結合効果が問題となるため、電磁界解析を行う必要があります。 AWR AXIEM電磁界ソルバおよびVirtuoso設計フローは、電磁界やLVS固有の回路図を必要とせず、解析、LVS、電磁界解析と検 証に向けた単一の環境を提供することで、回路設計プロジェクト内の電磁界効果を考慮するプロセスをシームレスに統合します。この 新たなフローにより、エラーの発生機会を削減し、設計時間や検証サイクルの短縮化を図ります。
AWRソフトウェアと多くの新機能についての詳細は、www.awr.tvにアクセスしてください。
www.cadence.com/go/awr
4
ソフトウェア スポットライト
AWR Design Environment V15 性能、統合、コスト/スペースの目標に取り組むエンジニアリング・チームは、ますます複雑化する製品要件を満たすために努力しなが ら、市場投入までの時間のプレッシャーに直面しています。Cadence AWR Design Environmentプラットフォームのバージョン 15(V15)では、5G、自動車、航空宇宙/防衛アプリケーションに向けたIII-V IC、複数技術のモジュール、PCBアセンブリの開発や統 合を行うエンジニアリングチームに、設計効率の向上と初回での成功を可能にする新しい改善された技術を提供します。 電力増幅器とアンテナ/アレイ設計、電磁界モデリング、RF/マイクロ波統合を異なる技術にわたりサポートする新しい解析、高速かつ 大規模の解析技術、時間を短縮する設計の自動化、および5Gニューラジオ(NR)準拠のテストベンチにより、エンジニアリングの生産 性を向上させます。 AWR設計環境V15のハイライト 環境/自動化
回路解析
電磁界解析
システム解析
物理的設計とレイアウト
方形プロットのロードプ ル等高線
高速で厳密な安定性分析
より速く、より堅牢なアダ プティブメッシュ作成
構成済み5G NRテストベ ンチライブラリ
リアルタイムDRC準拠の iNet配線ガイド
テンプレートを用いた測 定
グラフ上で最適化目標を 直接追加/編集 プロット上で軸を直接編 集
2トーン励起用の低周波 ロードプル
統合されたTX-Line計算 機/合成 PDK/ベンダー部品を利 用した回路合成
高速で正確なDCソルバ ピークアンテナ測定
フェーズドアレイMIMO バスのサポート
デジタルプリディストーシ ョン(DPD)による電力増 幅器の線形化
色分けされたマーカー 数式のグループ化
物理単位/グリッドの混在 サポート 2クリックのデータ入力モ ード
プロパティページ編集に よるレイアウトオブジェク トのサイズ変更 電磁界解析用のガーバー ファイルのインポート
V15の利点 AWR Design Environment V15は、III-Vおよびシリコン(Si)集積回路(IC)、複数の技術のモジュール、およびPCBアセンブリを開 発および統合するエンジニアリングチームに、設計効率の向上と初回での成功を可能にする主要な新技術および改良を提供します。 電力増幅器とアンテナ/アレイ設計、電磁界モデリング、RF/マイクロ波統合を異なる技術にわたりサポートする新しい解析、高速かつ 大規模の解析技術、時間を短縮する設計の自動化、および5Gニューラジオ(NR)準拠のテストベンチにより、エンジニアリングの生産 性を向上させます。 詳細情報と技術資料のダウンロードについては、www.awr.com/serve/tb-v15にアクセスしてください。
設計環境と自動化 新しい設計環境と自動化機能により、個々のエンジニアやエンジニアリングチームが設計入力、データ表示、プロジェクト管理をより 効率的に行うことができます。設計者は、応答プロットから直接最適化目標を調整したり、設計規則に準拠したインテリジェントネッ ト(INet)をリアルタイムで配線したり、ガーバーベースのレイアウト設計を電磁界解析のためにAWR Design Environmentソフトウ ェアにインポートしたり、手元の設計業務に対してより多くのユーザー機能を提供することができます。
合成によるRF設計の加速 伝送線路の特性インピーダンスと電気長(遅延)は、受動RF/マイクロ波回路の周波数依存性のある回路応答を制御するために使用さ れる2つの重要な設計パラメータです。AWR V15ソフトウェアを使用することで、設計者はマイクロストリップ、ストリップ線路、コプ レーナ導波路構造の物理的属性(幅、長さ)を、希望する電気的特性に基づいて、指定した基板に直接合成することができます。 同様に、電気的特性は、回路図に配置された単一またはエッジ結合伝送線路の物理的特性から直接計算することができます。回路 モデルパラメータの合成は、伝送線路計算機を起動し、その結果を伝送線路プロパティダイアログボックスに手動で入力することな く、これらの伝送線路の正確なレイアウトを生成するための重要なデータを提供します。
www.cadence.com/go/awr
5
電力増幅器の解析および設計サポート AWRソフトウェアのV15により、設計者は2トーン励起下で動作する電力増幅器(PA)のビデオバンドのロードプル解析を通じて、電 力増幅器の線形性性能を最適化できます。設計者は、(F2-F1)インピーダンスの関数として相互変調(IMD)と3次インターセプトポイ ント(IP3)の結果をプロットし、スイープされた入力電力に対する相互変調成分を直接調査することができます。ロードプル解析で は、4次および5次高調波でのインピーダンスのチューニングにも対応しています。また、負荷インピーダンスに対する性能の視覚化を 強化するために方形プロット上に等高線を表示できます。
ビデオバンドのロードプルは、低周波インピーダンスの最適化をサポートして相互変調成分を低減し(左)、ループゲインエンベロープは、高速で厳密な 非線形安定性解析と最適化(右)を提供します。
電磁界解析とアンテナ IC、パッケージ、基板構造の電磁界解析の速度と能力を向上させるために、AWR AXIEMメッシュおよびソルバ技術に対していくつ かの重要な改善が行われました。その結果、メッシュ品質が改善され、解析実行時間が短縮され、メッシュの削減により大きな問題 を解決できるようになりました。AWR Design Environment V15は、高アスペクト比ファセット(HARF)の堅牢な修復により、問題 のあるメッシュファセットを自動的に検出して除去できるようになりました。
改良されたメッシングおよび電磁界ソルバが大規模構造物に対応し、高速化を実現
www.cadence.com/go/awr
6
5G NRライブラリとDPDモデル 5G NRライブラリは、システムレベルの測定に使用されるRF部品および/またはRFリンクを評価するために使用できる構成が容易 な信号源および受信機を提供します。新しいテストベンチは、ダウンリンクとアップリンクの両方でTX/RX機能に対応する事前設定 された5G NR送信 (TX) および受信 (RX) ブロックと測定を備え、部品の設計と評価プロセスを加速します。 TX/RXデバイスとRFリンク検証用の5G NRライブラリとテストモデル
まとめ AWR Design Environment V15ソフトウェアは、新しい強化されたRF/マイクロ波設計と解析をCadenceのEDAソリューション のポートフォリオにもたらします。高度な設計自動化により、手動設計業務を減らし、ツールの相互運用性をサポートすることで、エン ジニアリングのスループットと生産性を最適化します。 新しい回路解析機能は、多段および平衡型増幅器の高速かつ厳密な非線形安定性解析と、低周波インピーダンス終端を最適化して 相互変調歪みを低減するビデオバンドのロードプルに対応しています。回路合成は、ベンダーの部品やプロセスデザインキット (PDK)を使用したインピーダンス回路開発と、回路図から直接起動される新しい統合された伝送線路計算機および合成機能をサポ ートしています。 堅牢な解析エンジンは、強化されたメッシュ生成とチップ、パッケージ、基板の特性評価のためのスマートな形状処理を備えた電磁 界解析を使用して、大規模な構造をより迅速に解決します。構成済みの5G NR準拠のテストベンチは、電力増幅器およびRFリンク 検証用の信号源と測定を提供します。
AWR Design Environment V15の詳細については、www.cadence.com/go/awr/new にアクセスしてください。
www.cadence.com/go/awr
7
AWRソフトウェアで 設計をスマートに MMIC、RFIC、RF PCB、 マイクロ波モジュール、アンテナ、通信システ
ム、レーダシステムなどの設計プロセスを合理化し、最終製品の性能を
向上させ、市場投入までの時間を短縮することが簡単かつ効率的にでき ることをご確認ください。
cadence.com/go/awr/try で製品をお試しください。
リソース スポットライト
Best of ADFがオンデマンドで利用できます。 AWR Design Forum (ADF) 2019ツアーは終了していますが、CadenceのAWR Design Environmentソフトウェアについて は、動画集からご覧頂けます。Best of ADF 2019集には、RF/マイクロ波設計の様々な側面を取り上げた5つのパートで構成されて おり、Steve Cripps博士(カーディフ大学)、Zoya Popovic博士(コロラド大学)、Dominic FitzPatrick博士( AMETEK CTS社)、Dan Swanson氏(DGS Associates社)のプレゼンテーションをはじめ、Wolfspeed、Arralis、United Monolithic Semiconductors (UMS)、AMCAD、OMIC、Focus Microwavesなどの著名な企業が参加しています。
視聴するには、www.cadence.com/go/awr/adfにアクセスしてください。
www.cadence.com/go/awr
9
トラック1: 基調講演と業界の洞察 Active and Passive Matching in RF PAs Dr. Steve C. Cripps, Cardiff University
f
Instability in Wide Bandwidth High PAs Dr. Dominic FitzPatrick, Ametek-CTS
f
Enhanced Design Flow for Cavity Combline Filters Dan Swanson, DGS Associates
f
RF/Microwave Design in Teaching Dr. Zoya Popovic, University of Colorado
f
トラック 2: 半導体技術とモデリング Wolfspeed RF Device Modeling Dr. Yueying Liu, Wolfspeed, A Cree Company
f
Gallium Nitride-on-Silicon Carbide at High Frequencies Eric Leclerc, UMS
f
5G High-Power and Low-Noise Applications Julien Poulain, OMMIC
f
Coupled Effect Between Antenna Arrays and Front Ends Wissam Saabe, AMCAD Engineering
f
トラック 3: 電力増幅器とフロントエンド設計 HPA Design for Satellite Communications Thomas Young, Arralis and David Vye
f
MMIC PA Design David Vye
f
Input and Output Controlled High-Efficiency PAs Vince Mallette, Focus Microwaves
f
Doherty PA Design from Load-Pull Derived Enhanced Polyharmonic Distortion (EPHD) Models David Vye
f
トラック 4: 電磁界解析と設計の最適化 Best Practices for EM Simulation Dr. John Dunn
f
Tips and Tricks for Silicon RFIC Designs Dr. John Dunn
f
Designing a Narrowband 28GHz Bandpass Filter for 5G David Vye
f
トラック 5: 通信/レーダーシステム解析 Phased-Array Antenna Simulation for 5G Steve Tucker
f
RF Link Budget Analysis Using VSS Joel Kirshman
f
Phase Noise Modeling Using VSS Joel Kirshman
f
www.cadence.com/go/awr
10
リソース スポットライト
オンデマンドウェビナー AWRソフトウェアウェビナー
カスタマースポットライトウェビナー
AWR Design Environmentにおける電力増幅器の設計 John Dunn博士
f
AWR Design Environmentにおけるフィルタの設計 John Dunn博士
f
AWR Design Environmentにおけるフェーズドアレイアン テナの設計 Joel Kirshman
ADIモデルを使用したRF増幅器の解析 Ivan Soc、Analog Devices社
f
mmWave MIMO レーダーシステムの設計 Tero Kiuru博士、VTT
f
f
高度な電力増幅器の設計機能 Chris Bean
f
ウェビナーをご覧になるには、www.cadence.com/go/awr/ resource-libraryにアクセスしてください。
無線のアプリケーションに向けたPCBの開発 John Dunn博士およびDavid Vye
f
顧客視点から見た5G技術の創造 John Dunn博士
f
AWRをお試しください
AWR RF/MICROWAVE DESIGN SOFTWARE
Cadence AWR Design Environmentを今すぐ試して、MMIC、RFIC、RF PCB、 マイクロ波モジュール、アンテナ、通信システム、レーダシステムなどの設計プロセスを 合理化し、最終製品の性能を向上させ、市場投入までの時間を短縮することが簡単か つ効率的にできることをご確認ください。 www.cadence.com/go/awr/tryにアクセスして今すぐに始めましょう。
ケイデンスは電子設計と計算に関する専門知識分野で極めて重要なリーダーであり、インテリジェントシス テム設計戦略を使用して設計コンセプトを現実に変えています。ケイデンスのお客様は、世界で最もクリエ イティブで革新的な企業であり、チップから基板、システムまで、最も動的な市場アプリケーション向けに 卓越した電子製品を提供しています。 cadence.com © 2020 Cadence Design Systems, Inc. すべての権利は、世界中で保有しています。Cadence、Cadenceのロゴ、およびwww.cadence. com/go/tramarksにあるその他のCadenceのマークは、Cadence Design Systems, Incの商標または登録商標です。その他の商標は、それ ぞれの所有者に帰属します。 14823 11/20 DB/TS/MG-AWR-V20-7-JP/PDF