Asignación MPX y DECODER para la IAS

Universidad de Puerto Rico en Bayamón Departamento de Ciencias de Computadoras MANUAL DE USO ACADÉMICO PARA ARQUITECTURA DE COMPUTADORAS

Prof. José Juan Díaz Caballero

2005

1

Nombre y número Curso, sección y fecha

Ejercicio del diseño de Multiplexor Introducción La Arquitectura de Computadoras es una de los componentes de la disciplina académica llamada Ciencias de Computadoras, según definida por la Association of Computing Machinery (ACM). El estudio total de la Arquitectura envuelve los siguientes temas:  ISA (Instruction Set Architecture)  Organización  Implementación Objetivo General Estudiar los fundamentos de Lógica Digital como herramienta para la organización e implementación de arquitecturas de computadoras.

Objetivo Específico Crear un diseño lógico para implantar dos multiplexer y un decoder en la computadora IAS del Prof. John Louis von Neuman, creador del software.

2

Nombre y número Curso, sección y fecha

En la ilustración anterior los diamantes, , representan los lugares donde se van a implementar multiplexer (switch). El switch del Memory Address Register (MAR) se incluye como ejemplo.

Este trabajo sirve de ejemplo para demostrar que se ha comprendido a cabalidad los fundamentos de la Lógica Digital y de la organización e implementación de una arquitectura de computadoras.

Actividades Entregar en papel el siguiente diseño: Crear dos multiplexer (switch) y un decoder para la computadora IAS. Utilizar la ilustración de la página anterior como guía. 

Conectar el Memory Buffer Register a sus tres entradas 1. Main Memory M 2. Input-Output Equipment 3. Arithmetic-Logic Circuits Conectar el Memory Buffer Register a todas sus salidas 1. Main Memory M 2. Input-Output Equipment 3. Arithmetic-Logic Circuits (A.L.U.) 4. Instruction Register/Instruction Buffer Register (IR/IBR)



Conectar el Instruction Register a sus dos entradas 1. Instruction Buffer Register 2. Memory Buffer Register



Conectar el Memory Address Register a sus tres entradas 1. Program Counter 2. Instruction Register 3. Instruction Buffer Register



Crear un decoder para el Op Code de la computadora IAS. El decoder debe de poder interpretar las 21 instrucciones de máquina.

No será necesario dibujar este circuito lógico por su complejidad, sólo su tabla veritativa (truth table) y la ecuación boolean.

3

Nombre y número Curso, sección y fecha

Apéndice Ejemplos: Truth table for the 3-to-1 Multiplexer del Memory Address Register S1 0 0 1 1

S2 0 1 0 1

F Instruction Register Instruction Buffer Register Program Counter

Boolean Function of the 3-to-1 Multiplexer for the MAR F = -S1S2IR + S1-S2IBR + S1S2PC Multiplexer Implementation

IR

IBR

PC

S1 Multiplexer S2

MAR

Addresses Multiplexer (switch) for the Memory Address Register of the IAS Computer.

4

Nombre y número Curso, sección y fecha

Multiplexer Implementation circuito lógico para el Memory Address Register

Otra representación del circuito lógico para el mpx en el MAR

5