Actividad 1: Respuesta en frecuencia con BJT en emisor común. Para esta actividad y con los valores de
con la simulación realizada previamente a la actividad de laboratorio, el amplificador está
saturado
y
por
ende
no
está
cumpliendo su función como amplificador. Rs = 1kΩ, R1 = 20kΩ, R2 = 2.2kΩ,
Para cambiar esto se debe rediseñar el
Re = 2kΩ, Rc = 1kΩ, RL = 1kΩ, Cs = 47µF,
circuito para que el punto de operación Q
Ce = 22µF y Cc = 4.7 µF se realizó el
(Vceq, Icq) este en la zona activa y así evitar la saturación conservando además la
Siguiente montaje.
ganancia del mismo. Antes que nada, realicemos el análisis de la polarización de este amplificador para intentar buscar donde está la falla de mismo,
teniendo
como
base
el
conocimiento de sus parámetros eléctricos. Primero hagamos el análisis en DC del amplificador, para ello, consideraremos que los capacitores de acoplamiento están Y se obtuvieron las siguientes señales de entrada y de salida:
abiertos y solo quedan las resistencias de polarización del transistor.
Calculando el equivalente de Thévenin a la entrada del circuito tenemos que:
Luego, de la malla de entrada y los valores anteriormente calculados tenemos: Como
podemos
ver
para los
valores
sugeridos por la práctica, en concordancia
De la relación β de corrientes en el transistor:
=
∗
= 210 ∗ 1.16µ →
= 243.6µ
Donde Ren no es más que la impedancia de entrada del amplificador, la cual en este caso está conformada por el paralelo entre Rb y hie. Así tenemos que:
De la malla a la salida del transistor tenemos:
= − ∗ ( + ) = 12 − 243.6µ ∗ (1 Ω + 2 Ω) → = 11.27 Siendo Vce aproximadamente igual a Vcc no cabe duda de que la polarización actual hace que el transistor este su zona de saturación. Además, si analizamos la excursión de tensión a la salida que podemos tener en el mismo notamos lo siguiente: (+) = (−) =
− −
Aparte:
Por lo tanto:
= 12 − 11.27 = 0.73 y = 11.27 − 0 = 11.27
Desde Vce hacia el límite superior (Vcc) tenemos 0.73V y desde Vce hasta el límite inferior (Tierra) 11.27V para que la señal a la salida haga excursión en RL, esto nos indica que solo la parte negativa de la misma será amplificada tal y como se ve en la gráfica de la señal de salida obtenida en esta actividad. Ahora realicemos el análisis en AC para calcular la ganancia del amplificador, esto nos servirá para que al momento de rediseñar el amplificador lo podamos hacer conservando su ganancia. Al ser un amplificador en configuración emisor común con desvío en el emisor, la fórmula para calcular su ganancia ya está tabulada, no obstante, como el circuito consta de una resistencia Rs debemos considerar el el factor de atenuación, de manera que para la ganancia del amplificador tenemos:
Ahora procederemos a rediseñar casi completamente el amplificador, hemos decidido dejar los valores de las resistencias de salida del amplificador intactos y solo cambiar su polarización con los siguientes criterios: Para Máxima Excursión Simétrica tenemos:
De la relación β de corrientes del transistor tenemos:
De la malla de entrada tenemos que:
Nota: Se escogió para Vbb un valor de 8Vpara que los cálculos de Rb no arrojaran un valor negativo de Rb, sin embargo, el procedimiento sugerido para este caso es considerar el criterio de estabilidad (Rb = 0.1*β*Re).
Luego con los nuevos valores de Rs = 31.57kΩ, R1= 42.27kΩ, R2 = 84.55kΩ, Re = 2kΩ Rc = 1kΩ, RL = 1kΩ, Cs = 47µF, Ce = 22µF y Cc = 4.7 µF Se realizó el siguiente montaje.
Calculando los valores de R1 y R2 respectivamente:
Diseñando para una ganancia de tensión Av = -3 tenemos que:
Y se obtuvieron las siguientes señales de entrada y de salida:
Donde:
ℎ =ℎ 1.6 Ω
∗ℎ
= 210 ∗ 7.60Ω → ℎ
=
Sustituyendo los respectivos valores en la ecuación de ganancia de tensión y despejando Rs tenemos que: Podemos observar que para un mismo Volt/Div alcanzamos una ganancia de Av = 2.6, esta pequeña variación respecto a los cálculos y simulaciones se debe a que no se usó los valores totalmente exactos a los calculados, más aun, al momento de realizar el montaje se
emplearon resistencias en serie para acercarse a los valores calculados y la tolerancia propia de estas repercute directamente en el circuito. Para el estudio de la respuesta en frecuencia del amplificador, se obtuvieron las siguientes mediciones. Para Cs = 47µF, tenemos:
Frecuencia 1 MHz 100 kHz 10 kHz 1 kHz 100 Hz 10 Hz 1 Hz
Voltaje de salida (Vrms) 0,17 0,74 0,81 0,84 0,74 0,070 0,017
Gráficamente:
Para Cs = 47µF se determinó que la frecuencia de corte bajo es de 28.23 Hz y la frecuencia de corte alto es de 721 kHz.
Para Cs = 1µF, tenemos:
Frecuencia 1 MHz 100 kHz 10 kHz 1 kHz 100 Hz 10 Hz 1 Hz
Voltaje de salida (Vrms) 0,14 0,70 0,95 0,91 0,63 0,10 0,035
Gráficamente:
Para Cs = 1µF se determinó que la frecuencia de corte bajo es de 22.27 Hz y la frecuencia de corte alto es de 726 kHz.
Actividad 2: Respuesta en Frecuencia de Amplificadores Multietapa.
Diseño del amplificador Multietapa.
Para el diseño de nuestro amplificador multietapa consideraremos los siguientes requisitos: Avm = 25, Fl = 100Hz, Vcc = 12V y Rl = 1kΩ.
Primeramente considerando nuestra fuente Vcc = 12V y que diseñaremos para máxima excursión simétrica de voltaje a la salida, tenemos que: , sin embargo, cuando la señal de salida se encuentra muy cerca del voltaje máximo y mínimo de excursión se produce una distorsión en la señal de salida, por ello consideraremos un nuevo limite a la salida de hasta un 95% del voltaje pico máximo (6V), ese último 5% sin utilizar será nuestro margen de seguridad para evitar que la señal tenga distorsión a la salida.
Tomamos así 11 como nuestra ganancia máxima para que el amplificador no tenga distorsiones de ningún tipo en su señal a la salida con la fuente Vcc de 12V y luego procedemos a repartir esta ganancia total entre las 2 etapas de los amplificadores de la siguiente manera 1 = −2.2 y 2 = −5. Con todas estas consideraciones en mente podemos comenzar el diseño de cada etapa del amplificador.
Para la etapa 2 del amplificador, tenemos:
Por Máxima Transferencia de Potencia, tenemos: 2=
=1 Ω
Luego de la ganancia despejando a Re:
de
tensión
Esto desde luego asumiendo que ℎ lo cual verificaremos más adelante.
2
y
= 0,
Así, nuestro voltaje pico máximo positivo de salida será
(+) =
6 ∗ (1 − 0.05) = 5.7 , de
igual manera nuestro pico máximo negativo de salida tendrá el mismo valor.
Ahora calculando la ganancia máxima que puede tener nuestro amplificador para que este no se sature ni tenga distorsiones de ningún tipo tenemos que
Ahora y para Máxima Excursión Simétrica tenemos que:
De la relación β de Corrientes en un transistor BJT:
Calculando ℎ
2=
2||ℎ
2∗
(ℎ 2 + [ 240 ∗ (3.68Ω + 100Ω)] →
2)
= 2.4 Ω || 2 = 2.18 Ω
Para la etapa 1 del amplificador, tenemos: 2
tenemos que: Por Máxima Transferencia de Potencia, tenemos:
Se cumple que el valor de ℎ 2 es 27 veces menor que el de 2, por lo tanto, no necesitamos recalcular esta última.
1=
2=
2.18 Ω
Luego de la ganancia despejando a Re:
de
tensión
y
Luego por el criterio de estabilidad: 2=
0.1 ∗ 2 ∗ = 2.4 Ω 2
2=
0.1 ∗ 240 ∗ 100 →
De la malla de entrada del transistor tenemos que:
= ( 2 ∗ 2) + + ( 2∗ (29.41µ ∗ 2.4 Ω) + 0.7 + (7.05 100Ω) 2 = 1.40
2)
2
Calculando los valores respectivamente:
de
R1
=
∗
y
De nuevo, asumiendo que ℎ verificaremos más adelante.
1
= 0, lo cual
Ahora y para Máxima Excursión Simétrica tenemos que:
R2
De la relación β de Corrientes en un transistor BJT:
De la impedancia de entrada para un BJT en emisor común:
Calculando ℎ
2
tenemos que:
Se cumple que el valor de ℎ 1 es 53 veces menor que el de 1, por lo tanto no necesitamos recalcular esta última.
Para el cálculo de los capacitores de acople Cs, Ca y Cc se hará el estudio en bajas frecuencias del amplificador usando el método del polo dominante, escogiendo como este último a Cc el capacitor de acople a la salida. Así, tenemos los siguientes cálculos:
Para Cs: Luego por el criterio de estabilidad: 1=
0.1 ∗ 1 ∗ 2 = 11.90 Ω
1=
0.1 ∗ 240 ∗ 496 →
De la malla de entrada del transistor tenemos que:
= ( 1 ∗ 1) + + ( 1 ∗ 1) 1 = (11.79µ ∗ 11.90 Ω) + 0.7 + (2.81 ∗ 496Ω) 1 = 2.23
Para Cc:
1
Calculando los valores respectivamente:
de
R1
y
R2 Para Ca:
Luego de completar el diseño, realizamos el siguiente montaje:
Y obtuvimos las siguientes señales de entrada y de salida:
Donde:
Luego:
Nuestro amplificador presenta una ganancia un poco mayor a la calculada debido a que para 1 se usó un valor sensiblemente menor (y único disponible) y por ello la ganancia de la etapa 1 aumento Nota, se elevó Vcc a 13.5V para evitar cualquier distorsión a la salida.
Se obtuvo la siguiente tabla de mediciones a la salida:
Frecuencia 2 MHz 1 MHz 100 kHz 10 kHz 1 kHz 100 Hz 10 Hz 1 Hz
Voltaje de salida (Vrms) 2.427 2.647 3.089 4.413 4.384 3.405 0,117 0,135
Donde con Cc = 3.65µF como polo dominante se determinó que la frecuencia de corte bajo es de 80.13 Hz y la frecuencia de corte alto es de 2.3 MHz
De los resultados anteriores, podemos obtener el siguiente gráfico:
Conclusiones generales de la práctica:
En esta práctica realizada con la finalidad de conocer a fondo el análisis en respuesta en frecuencia de amplificadores de una y varias etapas, en la cual se pudo observar cómo tanto en ambas actividades se tuvo que realizar modificaciones en los circuitos ya que estos con los valores suministrados no permitían que los transistores trabajaran en su zona activa, provocando que estos se saturaran, llevando a cabo una respuesta errónea, en ambos casos se realizaron los arreglos pertinentes para llevar a cabo cada actividad con éxito aplicando los conocimientos obtenidos de la actividad experimental anterior.
Se pudo notar en ambas actividades los cambios en el voltaje de salida Vo, esto debido a los cambios de frecuencia que requería la práctica, estos cambios en el voltaje se deben a los capacitores de acople y parásitos tanto en el amplificador emisor común como en el multietapa, que al estar sometidos a cambios de frecuencias muy bajas o muy altas, estos no permiten que el amplificador trabaje de forma óptima, asimismo, se pudo observar en las actividades que los amplificadores trabajan de manera eficiente en frecuencias medias, ya que cuando al frecuencia disminuía por debajo de la frecuencia de corte baja se notaba como en la señal de salida observada en el osciloscopio se distorsionaba, lo mismo sucedía cuando se aumentaba la frecuencia por encima de la frecuencia de corte alta.
Dicho esto, damos por concluida esta práctica acotando que el análisis en altas frecuencias se realiza debido a las capacitancias parasitas internas propias del transistor y el análisis en baja frecuencia se lleva a cabo debido a los capacitores de acople en los amplificadores, para que estos funcionen de la manera adecuada y no causar un resultado no deseado como los obtenidos en ciertos puntos de esta práctica.
Todos los derechos reservados j.g.laboratiorio.i.de.electronica 2018 Š