Ch04 1xxy

Ενότητα 4 Στοιχεία Ψηφιακών Κυκλωµάτων 4.1 ΕΙΣΑΓΩΓΗ Από τη δεκαετία του 1970 άρχισε ο εξοπλισµός των χηµικών εργαστηρίων µε µια µεγάλη ποικιλία ψηφιακών οργάνων (digital instruments) µετρήσεων και ελέγχου. Η ευκολία στη χρήση τους, η µεγάλη αξιοπιστία και οι πολλαπλές δυνατότητες των ψηφιακών οργάνων συνετέλεσαν στη σταδιακή αντικατάσταση των αναλογικών οργάνων µε τα αντίστοιχα όργανα ψηφιακής τεχνολογίας. Η δυνατότητα διασύνδεσης (interface) των ψηφιακών συσκευών µε ψηφιακούς υπολογιστές παρέχει ακόµη µεγαλύτερες δυνατότητες αυτοµατισµού και επεξεργασίας δεδοµένων (data prοcessing). Στην ενότητα αυτή παρουσιάζονται απλές ψηφιακές έννοιες και οι κυριότεροι τύποι και µονάδες ψηφιακών κυκλωµάτων. Η παρουσίαση γίνεται σε επίπεδο “µονάδας”, όπως δηλαδή προσφέρονται οι διάφοροι τύποι ψηφιακών κυκλωµάτων στο εµπόριο. Παρουσιάζονται οι ιδιότητές τους, τα χαρακτηριστικά ποιότητας και σε ορισµένες περιπτώσεις ο τρόπος λειτουργίας τους, χωρίς να δίνεται ιδιαίτερη έµφαση στην εσωτερική σχεδίαση και δοµή (“µαύρα κουτιά”, σελ. 1).

4.2 ∆ΥΑ∆IΚΟΣ ΧΑΡΑΚΤΗΡΑΣ ΤΩΝ ΨΗΦIΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Στα αναλογικά κυκλώµατα οι µετρούµενες ποσότητες (π.χ. τάση, ρεύµα, αντίσταση) µπορούν να µεταβάλλονται κατά συνεχή τρόπο. Στα ψηφιακά κυκλώµατα οι µετρήσεις έγκεινται στη διαπίστωση της λογικής κατάστασης (lοgic state) ενός ή περισσότερων σηµείων του κυκλώµατος. Η λογική κατάσταση σε µία δεδοµένη χρονική στιγµή, µπορεί να είναι µία και µόνο µία από δύο δυνατές καταστάσεις. Οι δύο καταστάσεις µπορεί να προσδιορίζονται ως: NAI/OXI ή ΑΛΗΘΕIΑ/ΨΕΜΑ ή ΑΝΟIΚΤΟ/ ΚΛΕIΣΤΟ ή 1/0 και πρέπει να διακρίνονται µεταξύ τους χωρίς καµία αµφιβολία. Η χρησιµοποίηση των συµβόλων 0 και 1 εξυπηρετεί στη δυαδική παρουσίαση (binary presentatiοn) και στον υπολογισµό των ψηφιακών µεγεθών.(1) Το σήµα µίας εξόδου ψηφιακού κυκλώµατος δεν µπορεί να αντπροσωπεύσει µε ακρίβεια µια ποσότητα αναλογικού χαρακτήρα, αφού εξ ορισµού διαθέτει µόνο δύο δυνατές καταστάσεις. Αντίθετα, το σήµα µίας εξόδου αναλογικού κυκλώµατος µπορεί να αποκτήσει απειρία τιµών και συνεπώς έχει απεριόριστη ικανότητα ακριβούς απεικόνισης. Με αύξηση των ψηφιακών εξόδων βελτιώνεται η ικανότητα ακριβέστερης απεικόνισης της αναλογικής ποσότητας, αφού γίνεται δυνατή η κατάτµηση ή ψηφιοποίησή της σε ενδιάµεσες τιµές δυαδικού (και εποµένως αριθµητικού) χαρακτήρα. Στο Σχήµα 4.2.1 δείχνεται η ψηφιακή απεικόνιση µιας αναλογικής ποσότητας, όπως π.χ. της απορρόφησης διαλύµατος ως προς το µήκος κύµατος, µε διαφορετικό αριθµό εξόδων (Ν = 1 έως 4). Είναι προφανές ότι όσο αυξάνει ο αριθµός των καταστάσεων-“ψηφίδων”, τόσο βελτιώνεται και η ικανότητα απεικόνισης λεπτοµερειών του φάσµατος.

(1) Στα πληροφοριακά φυλλάδια των διαφόρων ψηφιακών κυκλωµάτων συνηθίζεται και ο συµβολισµός H/L αντί του 1/0 (High/Lοw : Υψηλό/Χαµηλό).

-127-

Παρατήρηση. Από την έννοια της ψηφιοποίησης προήλθε η ονοµασία “ψηφιακά” κυκλώµατα, συσκευή κ.λπ. και όχι επειδή τα αποτελέσµατα παρουσιάζονται συνήθως στην ψηφιακή (αριθµητική) τους µορφή. Ένα όργανο ψηφιακής λειτουργίας (π.χ. φασµατοφωτόµετρο απαρίθµησης φωτονίων) είναι δυνατόν να παρουσιάζει τις ενδείξεις του σε αναλογικές µονάδες εξόδου (π.χ. καταγραφείς, όργανα βελόνας κ.λπ.), όπως επίσης ένα όργανο αναλογικής λειτουργίας (π.χ. κοινό φασµατοφωτόµετρο απλής δέσµης) µπορεί να διαθέτει ψηφιακή µονάδα εξόδου µόνο για παρουσίαση των ενδείξεων. Για να αποφευχθεί αυτή η παρανόηση, έχει προταθεί η χρήση του επιθέτου “ψηφιδιακός” αντί του “ψηφιακός”. Η ποικιλία των δυνατών καταστάσεων για διαφορετικό αριθµό (Ν) ψηφιακών εξόδων παρουσιάζεται στον Πίνακα 4.2.1. Ένα ψηφιακό κύκλωµα µε Ν εξόδους µπορεί να αποκτήσει 2Ν διαφορετικές καταστάσεις (συνδυασµούς των ψηφίων 0 και 1). Αυτές οι καταστάσεις δεν είναι τυχαίες, ούτε στερούνται νοήµατος, αφού µπορεί να θεωρηθεί ότι αντιπροσωπεύουν διαδοχικούς ακέραιους αριθµούς στο δυαδικό σύστηµα αρίθµησης, δηλαδή από 0 έως 2Ν −1. Έτσι, το δυαδικό σύστηµα αρίθµησης αποτελεί το “φυσικό” σύστηµα των ψηφιακών ηλεκτρονικών.

Πίνακας 4.2.1 ∆υνατές καταστάσεις 1, 2, 3 και 4 ψηφιακών εξόδων Αριθµός ψηφιακών εξόδων 1 2 3 4 0000 000 0001 00 0010 001 0011 0 0100 010 0101 01 0110 011 0111 1000 100 1001 10 1010 101 1011 1 1100 110 1101 11 1110 111 1111

Σχήµα 4.2.1 Aπεικόνιση ενός φάσµατος απορρόφησης ψηφιοποιηµένου κατά τον άξονα της απορρόφησης. Οι ψηφιοποιηµένες τιµές απορρόφησης παρουσιάζονται µέσω 1, 2, 3 και 4 απλών ψηφιακών εξόδων.

4.2.1 ∆υαδικό σύστηµα αρίθµησης Κάθε σύστηµα αρίθµησης χαρακτηρίζεται από τη βάση του, που αριθµητικά συµπίπτει µε το πλήθος των απλών αριθµητικών συµβόλων. Η επιλογή του δέκα ως βάσης και η επινόηση δέκα συµβόλων (0,1, ...

9), για τη δηµιουργία του δεκαδικού συστήµατος αρίθµησης οφείλεται στον αριθµό των δακτύλων των δύο χεριών του ανθρώπου, που λογικά οδήγησε στην έννοια της δεκάδας, των δέκα δεκάδων ή εκατοντάδας κ.ο.κ. Στα ψηφιακά ηλεκτρονικά διατίθενται δύο καταστάσεις-αριθµητικά σύµβολα και εποµένως το δυαδικό (binary) σύστηµα αρίθµησης (µε µόνα σύµβολα το 0 και 1) είναι το φυσικό αριθµητικό σύστηµα των ψηφιακών ηλεκτρονικών. Οι αντίστοιχες “δεκάδες”, “εκατοντάδες” κ.λπ. του συστήµατος αυτού θα είναι πλέον οι δυάδες, τετράδες, οκτάδες, δεκαεξάδες κ.λπ.

-128-

Όπως ένας αριθµός του δεκαδικού συστήµατος, π.χ. ο 576,21, παριστάνεται ως συνάρτηση των ψηφίων του και ακέραιων δυνάµεων της βάσης του: 576,21 = 5×102 + 7×101 + 6×10 0 + 2×10 −1 + 1×10 −2 ανάλογα µπορεί να παρασταθεί και ένας αριθµός του δυαδικού συστήµατος, π.χ. ο 1101,012 (ο δείκτης 2 δείχνει τη βάση του συστήµατος για να αποφευχθεί σύγχυση µε την αντίστοιχη παράσταση άλλου συστήµατος, που χρησιµοποιεί τα ίδια σύµβολα), ο οποίος ισούται µε τον δεκαδικό αριθµό 13,25: 1101,012 = 1×23 + 1×22 + 0×21 + 1×20 + 0×2−1 + 1×2−2 = 13,25 Μετατροπή αριθµού από το δεκαδικό σύστηµα στο δυαδικό. Ενώ η µετατροπή δυαδικού αριθµού σε δεκαδικό σύστηµα είναι σχετικά απλή, η αντίστροφη µετατροπή είναι λίγο πιο σύνθετη. Μια από τις µεθόδους µετατροπής, που µπορεί να γενικευθεί για τη µετατροπή σε αριθµό µε οποιαδήποτε βάση, συνίσταται από την ακόλουθη αλληλουχία διαδικασιών: 1. Ο αριθµός χωρίζεται σε δύο τµήµατα: το ακέραιο και το δεκαδικό (εάν υπάρχει).

2. Το ακέραιο τµήµα υφίσταται “ακέραιη” διαίρεση µε το 2, δηλαδή το πηλίκο θα είναι πάντοτε ακέραιος αριθµός και το υπόλοιπο 0 ή 1.

3. Το προηγούµενο πηλίκο υπόκειται πάλι στη διαδικασία 2.

4. Η διαδικασία 3 επαναλαµβάνεται µέχρις ότου το πηλίκο γίνει 0.

5. Το ακέραιο τµήµα του δυαδικού αριθµού παριστάνεται µε παράθεση των υπολοίπων των διαδοχικών διαιρέσεων αρχίζοντας από το τελευταίο υπόλοιπο.

6. Το δεκαδικό τµήµα (εάν υπάρχει) πολλαπλασιάζεται µε το 2. Το γινόµενο θα είναι οποιοσδήποτε αριθµός από 0 έως 1,999... .

7. Εάν το γινόµενο είναι µεγαλύτερο από 1, τότε αφαιρείται από αυτό µια µονάδα, ειδάλλως παραµένει ως έχει.

8. Τα στάδια 6-7 επαναλαµβάνονται, µέχρις ότου επιτευχθεί ο απαιτούµενος ή ο µέγιστος δυνατός βαθµός ακριβείας, που εξαρτάται από τον αριθµό των διατιθέµενων ψηφίων (µετά την υποδιαστολή ή συνολικά).

9. Το µη ακέραιο µέρος του δυαδικού αριθµού παριστάνεται µε την παράθεση των ακέραιων τµηµάτων (0 ή 1) των επιµέρους γινοµένων µε τη σειρά που προέκυψαν. Παράδειγµα 4-1. Να µετατραπεί ο αριθµός 92,34 στην ισοδύναµη παράσταση του δυαδικού (µε 7 δυαδικά ψηφία µετά την υποδιαστολή). Λύση. Ο αριθµός χωρίζεται σε ακέραιο και δεκαδικό τµήµα: 92,34 = 92 + 0,34 Ακολουθούν οι διαδοχικές διαιρέσεις του ακέραιου τµήµατος µε 2:

εποµένως η δυαδική παράσταση του ακέραιου 92 είναι 10111002 Ακολουθούν διαδοχικοί πολλαπλασιασµοί του δεκαδικού τµήµατος µε 2:

-129-

εποµένως η δυαδική παράσταση του δεκαδικού 0,34 (µε ακρίβεια 7 ψηφίων) είναι 0,01010112. Από τα προηγούµενα προκύπτει ότι η ισοδύναµη δυαδική παράσταση (κατά προσέγγιση τελευταίου δυαδικού ψηφίου) του δεκαδικού αριθµού 92,34 είναι: 1011100,01010112 Παρατήρηση. Η ακριβής δεκαδική τιµή του προηγούµενου αποτελέσµατος είναι 92,3359375, δηλαδή ο αριθµός 92,34 υφίσταται µείωση κατά 0,004 περίπου λόγω του δεδοµένου αριθµού των διατιθέµενων θέσεων ψηφίων µετά την υποδιαστολή. Προφανώς η ακρίβεια θα βελτιωνόταν µε αύξηση του αριθµού των θέσεων των ψηφίων αυτών. Το σφάλµα αυτό, γνωστό ως σφάλµα αποκοπής (trancuatiοn errοr)(2), εµφανίζεται πάντοτε κατά τον χειρισµό πραγµατικών αριθµών µε ψηφιακούς υπολογιστές και µειώνεται (απολύτως), όσο αυξάνει ο αριθµός ψηφίων που διατίθεται για την αποθήκευση των αριθµητικών δεδοµένων στη µορφή δυαδικών παραστάσεων.

4.2.2 Στοιχεία από την άλγεβρα Bοοle Ο Άγγλος µαθηµατικός Geοrge Bοοle ανέπτυξε το 1847 ένα νέο είδος άλγεβρας, σαν ένα είδος κωδικοποίησης της λογικής, που είχε καθορισθεί από τον Αριστοτέλη. Σύµφωνα µε το Αριστοτέλειο λογικό σύστηµα κάθε πρόταση µπορεί να θεωρηθεί σωστή ή λάθος. Ενδιάµεσες καταστάσεις δεν υφίστανται, αλλά και εάν ακόµη φαίνεται ότι υπάρχουν, στην ουσία θα είναι καθοριστικές καταστάσεις-προτάσεις, οι οποίες θα είναι πάλι σωστές ή λάθος. Οι κύριες λογικές πράξεις της άλγεβρας Bοοle είναι οι ακόλουθες: 1. “KAI” (AND) µε σύµβολο “⋅ ” 2. “'H ” (OR) µε σύµβολο “+” 3. Αντιστροφή ή “ΟΧI ” (inversiοn ή ΝΟΤ) µε σύµβολο “

—

”

Τα στοιχεία (ή οι µεταβλητές) της άλγεβρας Bοοle έχουν δυαδικό χαρακτήρα και οι τιµές τους µπορούν να παρασταθούν µε τα σύµβολα 0 και 1. Οι πράξεις 'H και ΚΑI είναι εφοδιασµένες µε τις ακόλουθες ιδιότητες (τα A, B και C παριστάνουν στοιχεία της άλγεβρας Bοοle): Απορρόφηση

Α+Α=Α A⋅A =A

Αντιµετάθεση

Α+Β=Β+Α Α⋅Β =Β⋅Α

Προσεταιρισµός

(Α + Β) + C = A + (B + C) = A + B + C (A ⋅ B) ⋅ C = A ⋅ (B ⋅ C) = A ⋅ B ⋅ C

Επιµερισµός

Α ⋅ (Β + C) = A ⋅ B + A ⋅ C A + (B ⋅ C) = (A + B) ⋅ (A + C)

(2) Το σφάλµα αποκοπής (ή κολοβώµατος) διαφέρει από το σφάλµα στρογγύλευσης (rounding error), π.χ. ο αριθµός 1,256819, εάν παρασταθεί µε 4 σηµαντικά ψηφία αποκόπτεται σε 1,256, ενώ στρογγυλεύεται σε 1,257. Είναι προφανές ότι η αποκοπή οδηγεί σε µονοκατευθυνόµενο σφάλµα (αρνητικό) σε αντίθεση µε τη στρογγύλευση που οδηγεί σε δικατευθυνόµενο σφάλµα (θετικό ή αρνητικό).

-130-

Για την αντιστροφή ισχύει:

εάν Α = 0, τότε A = 1 εάν Α = 1, τότε A = 0 .

A=A.

και είναι προφανές ότι:

Η άλγεβρα Bοοle, µε τα παραπάνω στοιχεία, πράξεις και ιδιότητες, οδηγεί σε σειρά θεωρηµάτων, των οποίων η σηµασία µπορεί να γίνει περισσότερο αντιληπτή, εάν τα στοιχεία 0 και 1 θεωρηθούν ως διακόπτες ανοικτοί και κλειστοί, αντιστοίχως. Η πράξη KAI ισοδυναµεί µε σύνδεση των διακοπτών σε σειρά και η πράξη 'H ισοδυναµεί µε παράλληλη σύνδεση. Η διέλευση και η διακοπή του ρεύµατος µέσω του κυκλώµατος των διακοπτών ισοδυναµούν µε τελικές καταστάσεις (αποτέλεσµα) 1 και 0, αντιστοίχως. Οι ισοδυναµίες των πράξεων ΚΑΙ και 'H µε διακόπτες είναι:

Τα κυριότερα θεωρήµατα-ταυτότητες της άλγεβρας Bοοle συνοψίζονται στον Πίνακα 4.2.2. Τα θεωρήµατα αυτά µπορούν να χρησιµοποιηθούν για τη σχεδίαση και την απλούστευση σύνθετων κυκλωµάτων λογικών πυλών. Πίνακας 4.2.2 Βασικά θεωρήµατα της άλγεβρας Bοοle

1.

2.

3.

4.

5.

Α+1=1 Α⋅1=Α Α⋅0=0 Α+ A=1 Α⋅ A=0 Α + (Α ⋅ Β) = Α Α ⋅ (Α + Β) = Α

6.

7.

8.

Α ⋅ ( A + Β) = Α ⋅ Β

9.

Α + ( A ⋅ Β) = Α + Β

10.

A+Α⋅Β= A+Β Θεωρήµατα De Morgan 1.

A + B = A⋅ B 2.

A ⋅ B = A+B 4.3 ΛΟΓIΚΕΣ ΠΥΛΕΣ Οι λογικές πύλες (lοgic gates) ή απλά πύλες είναι οι στοιχειώδεις δοµικές µονάδες των ψηφιακών κυκλωµάτων. Οι πύλες, όπως φανερώνει το ονοµά τους, επιτρέπουν ή αποκλείουν τη διέλευση σηµάτων ψηφιακού χαρακτήρα κάτω από προϋποθέσεις λογικού χαρακτήρα. Κάθε πύλη διαθέτει δύο ή περισσότερες εισόδους και µία έξοδο της οποίας η λογική κατάσταση εξαρτάται από τη λογική κατάσταση που δέχονται οι είσοδοι. Έτσι, µια πύλη υλοποιεί µια στοιχειώδη πράξη της άλγεβρας Bοοle. Υπάρχουν διάφορα είδη πυλών που όταν συνδυασθούν µεταξύ τους, µπορεί να προ-131-

κύψει απεριόριστος αριθµός κυκλωµάτων λογικού ελέγχου. Κάθε πύλη (ή και συνθετότερο κύκλωµα πυλών) χαρακτηρίζεται από τον πίνακα αλήθειας (truth table) ή πίνακα εισόδου/εξόδου (input/οutput table), που ισοδυναµεί µε τη συνάρτηση µεταφοράς των αναλογικών κυκλωµάτων. Οι βασικές λογικές πύλες, οι αλγεβρικοί και οι ηλεκτρονικοί συµβολισµοί τους και οι αντίστοιχοι πίνακες αλήθειας είναι οι εξής: Πύλη AND

Πύλη OR

Πύλη NOT (3)

Λογικό σύµβολο: Χ = Α⋅Β Ηλεκτρονικό σύµβολο

Λογικό σύµβολο: Χ = Α + Β Ηλεκτρονικό σύµβολο:

Λογικό σύµβολο: Χ = A Ηλεκτρονικό σύµβολο:

Πίνακας αλήθειας:

Πίνακας αλήθειας:

Πίνακας αλήθειας:

Πύλη NAND

Πύλη NOR

Πύλη XOR (4)

Λογικό σύµβολο: Χ = A ⋅ B Ηλεκτρονικό σύµβολο:

Λογικό σύµβολο: Χ = A + B Ηλεκτρονικό σύµβολο:

Λογικό σύµβολο: Χ = A⊕ B Ηλεκτρονικό σύµβολο:

Πίνακας αλήθειας:

Πίνακας αλήθειας:

Πίνακας αλήθειας:

Όλες οι πύλες, εκτός από τον αντιστροφέα και την πύλη XOR, µπορούν να έχουν περισσότερες από δύο εισόδους.

(3) Ο αντιστροφέας (ΝΟΤ) καταχρηστικά µόνο µπορεί να θεωρηθεί πύλη, αφού διαθέτει µόνο µία είσοδο. Εξετάζεται όµως µε τις πύλες επειδή εµπλέκεται στα περισσότερα κυκλώµατά τους. Να σηµειωθεί ότι στους ηλεκτρονικούς συµβολισµούς των λογικών κυκλωµάτων, ο µικρός κύκλος που σχεδιάζεται σε επαφή µε τις εξόδους ή εισόδους θεωρείται πάντοτε ως στοιχείο αντιστροφής της λογικής, έτσι π.χ. οι δύο επόµενοι συµβολισµοί είναι ισοδύναµοι:

(4) Η έξοδος µιας πύλης XOR (Exclusive OR, αποκλειστική 'H) είναι 1, εάν οι δύο είσοδοι βρίσκονται σε διαφορετική λογική κατάσταση και για τον λόγο αυτό η πύλη ΧΟR ονοµάζεται και συγκριτής ανισότητας (inequality cοmparatοr). Η αναλυτική λογική έκφραση της XOR είναι: Χ = Α ⊕ Β = A⋅ B + A ⋅ B .

-132-

Μια ενδιαφέρουσα και χρήσιµη ιδιότητα της πύλης XOR είναι ότι µπορεί να δρα ως προς το σήµα που εφαρµόζεται στη µία είσοδο ως απλός αποµονωτής (buffer) ή αντιστροφέας, ανάλογα µε το αν στην άλλη είσοδο εφαρµόζεται λογική κατάσταση 0 ή 1, αντιστοίχως. Έτσι είναι: Εάν Β = 0, Χ = A⋅ B + A ⋅ B = A⋅ 1 + A ⋅ 0 = A Εάν Β = 1, Χ = A⋅ B + A ⋅ B = A⋅ 0 + A ⋅ 1 = A Παράδειγµα 4-2. Να αποδειχθούν τα θεωρήµατα De Morgan (βλέπε Πίνακα 4.2.2) µε άµεση σύγκριση των πινάκων αλήθειας που αντιστοιχούν στις λογικές εκφράσεις των δύο µελών των αντίστοιχων εξισώσεων. Λύση. Στο παράδειγµα αυτό παρουσιάζεται ένας ταχύς, απλός και γενικός τρόπος απόδειξης της ισοδυναµίας λογικών εκφράσεων, ο οποίος βασίζεται στη σύγκριση των πινάκων αλήθειας. Λαµβάνονται τα λογικά αποτελέσµατα (0 ή 1) όλων των δυνατών συνδυασµών των λογικών µεταβλητών (0 και 1) για την έκφραση του αριστερού µέλους της εξίσωσης και συγκρίνονται µε τα αντίστοιχα αποτελέσµατα της έκφρασης του δεξιού µέλους. Εάν υπάρχει πλήρης αντιστοιχία, τότε οι δύο εκφράσεις είναι λογικώς ισοδύναµες. Έτσι έχουµε: Για το 1ο θεώρηµα De Morgan έχουµε: A + B = A⋅ B : ∆υνατοί συνδυασµοί λογικών µεταβλητών

Λογική έκφραση αριστερού µέλους

Λογική έκφραση δεξιού µέλους (NAND)

Α

Β

A

B

A+B

A⋅ B

0 0 1 1

0 1 0 1

1 1 0 0

1 0 1 0

1 1 1 0

1 1 1 0

Για το 2ο θεώρηµα De Morgan έχουµε: A ⋅ B = A + B : ∆υνατοί συνδυασµοί λογικών µεταβλητών

Λογική έκφραση αριστερού µέλους

Λογική έκφραση δεξιού µέλους (NOR)

Α

Β

A

B

A⋅B

A+B

0 0 1 1

0 1 0 1

1 1 0 0

1 0 1 0

1 0 0 0

1 0 0 0

Και στα δύο θεωρήµατα, η σύµπτωση των λογικών καταστάσεων των λογικών εκφράσεων του αριστερού και του δεξιού µέλους (έντονοι χαρακτήρες) των ζητούµενων εξισώσεων αποδεικνύει την ισχύ τους. Παρατήρηση. Τα θεωρήµατα De Morgan είναι ιδιαίτερα χρήσιµα για την απλούστευση συνθετότερων κυκλωµάτων λογικών πυλών. Να σηµειωθεί ότι µε ανάλογο τρόπο µπορεί να αποδειχθούν οι γενικεύσεις των θεωρηµάτων De Morgan, που αποδίδονται από τις ακόλουθες εξισώσεις:

A 1 + A 2 + ... + A n = A 1 ⋅ A 2 ⋅ ... ⋅ A n

και

-133-

A 1 ⋅ A 2 ⋅ ... ⋅ A n = A 1 + A 2 + ... + A n

4.3.1 Λογικές οικογένειες Στα ψηφιακά ηλεκτρονικά υπάρχουν αρκετές “οικογένειες” κυκλωµάτων που δηµιουργούν ή δέχονται σήµατα δυαδικού χαρακτήρα. Κάθε µια από αυτές έχει τα ιδιαίτερα χαρακτηριστικά της και κατά κανόνα δεν είναι συµβατά τα κυκλώµατα της µιας οικογένειας µε εκείνα της άλλης. Οι κυριότερες οικογένειες ψηφιακών κυκλωµάτων είναι οι οικογένειες TTL (Transistοr-Transistοr Lοgic) και CMOS (Cοmplementary Metal Oxide Semicοnductοrs). Τα κυκλώµατα TTL (ή Τ2L) είναι πιο εύχρηστα, αφού όλα λειτουργούν µε απλή µονοπολική τροφοδοσία +5 V. Ο δυαδικός χαρακτήρας των κυκλωµάτων TTL προέρχεται από τον τρόπο λειτουργίας των τρανζίστορ, που βρίσκονται σε καταστάσεις πλήρους αποκοπής ή πλήρους κορεσµού. Η κατάσταση 0 αντιστοιχεί σε τάση 0-0,8 V και ικανότητα υποδοχής ρεύµατος, ενώ η κατάσταση 1 αντιστοιχεί σε τάση 3-5 V και ικανότητα παροχής ρεύµατος. Γενικά, οι περιοχές τιµών σήµατος που αντιστοιχούν σε κάθε µία από τις δύο καταστάσεις δεν έχουν ιδιαίτερη σηµασία. Σηµασία έχει να “ξεχωρίζουν” οι καταστάσεις αυτές πολύ καλά και να µην συγχέονται µεταξύ τους. Μία πύλη TTL καταναλίσκει 10-20 mW ισχύος και η έξοδός της έχει ικανότητα οδήγησης (fan-οut) περίπου άλλων 10 πυλών TTL. ∆ηλαδή µπορεί να συνδεθεί και να επιβάλλει τη λογική της κατάσταση το πολύ σε 10 εισόδους άλλων λογικών πυλών. Σε περίπτωση που απαιτείται η οδήγηση περισσότερων πυλών θα πρέπει να παρεµβληθούν πύλες-“οδηγοί” (buffers). Στο Σχήµα 4.3.1 απεικονίζεται η διάδοση ενός παλµού 0 → 1 → 0 µέσω ενός αντιστροφέα και η εισαγόµενη καθυστέρηση στο σήµα εξόδου. Στην περίπτωση λογικών κυκλωµάτων της οικογένειας TTL η καθυστέρηση αυτή ((t1 + t2 )/2) είναι περίπου 6-10 ns/πύλη. Οι καθυστερήσεις αυτές θέτουν ένα ανώτερο όριο συχνότητας (της τάξης των 10 ΜΗz) στα σήµατα που µπορούν να χειρισθούν. Όταν τα λογικά κυκλώµατα λειτουργούν σε οριακές συχνότητες, ακόµη και τα φυσικά µήκη των καλωδίων και αγωγών σύνδεσής τους µπορεί να έχουν καθοριστική σηµασία για την ορθή λειτουργία των κυκλωµάτων τους, γεγονός το οποίο λαµβάνεται υπ’όψη κατά τη σχεδίαση των σύγχρονων ταχύτατων ψηφιακών υπολογιστών.

Σχήµα 4.3.1 Καθυστέρηση διάδοσης λογικού σήµατος µέσω ενός αντιστροφέα.

Τα λογικά κυκλώµατα της οικογένειας CMOS τροφοδοτούνται µε τάσεις 5 έως 10 V και οι καταστάσεις 0 και 1 αντιστοιχούν στο 0-30% και 70-100% της τάσης τροφοδοσίας. Παρουσιάζουν µεγαλύτερη καθυστέρηση στη διάδοση του λογικού σήµατος (περίπου 70 ns/πύλη), αλλά έχοντας µεγαλύτερη αντίσταση εισόδου έχουν περίπου πενταπλάσια ικανότητα οδήγησης σε σχέση µε τα κυκλώµατα TTL. Κύριο χαρακτηριστικό της οικογένειας CMOS είναι η ελάχιστη κατανάλωση ηλεκτρικής ισχύος (0,01 mW/πύλη) και η πολύ καλή ανοχή στον θόρυβο. Άλλη οικογένεια λογικών κυκλωµάτων είναι η ECL (Emitter-Cοupled Lοgic) µε κύριο χαρακτηριστικό την ελάχιστη καθυστέρηση στη διάδοση του λογικού σήµατος (1-4 ns/πύλη). Λογικά κυκλώµατα ECL χρησιµοποιούνται σε µεγάλα και ταχύτατα συστήµατα ηλεκτρονικών υπολογιστών. Η σχετικά µεγάλη κατανάλωση ισχύος από τα κυκλώµατα αυτά επιβάλλει ιδιαίτερα µέτρα ψύξης τους κατά τη λειτουργία τους. Παρατήρηση: Εάν µια είσοδος πύλης της οικογένειας TTL είναι ασύνδετη (“στον αέρα”) είναι σαν να βρίσκεται σε λογική κατάσταση 1. Ωστόσο, εάν η είσοδος πρέπει να βρίσκεται µόνιµα σε κατάσταση 1, είναι προτιµότερο να συνδέεται απ’ευθείας (ή µέσω µιας αντίστασης 1έως 3 kΩ) µε την τροφοδοσία (+5 V) της πύλης. Η σύνδεση αυτή επιβάλλεται στην περίπτωση πυλών της οικογένειας CMOS. Εάν η είσοδος πύλης της οικογένειας TTL πρέπει να βρίσκεται µόνιµα σε κατάσταση 0, θα πρέπει να συνδεθεί µε το κοινό (0 V) του κυκλώµατος.

-134-

4.3.2 Iσοδύναµα κυκλώµατα λογικών πυλών Όλες οι λογικές πύλες µπορούν να υλοποιηθούν µε δοµικές µονάδες πύλες NAND ή NOR. Η πύλη NAND αποτελεί τη δοµική µονάδα όλων των λογικών πυλών TTL και CMOS. Η δυνατότητα αυτή και η σχετική απόδειξη µε βάση τα θεωρήµατα της άλγεβρας Bοοle δείχνεται στο Σχήµα 4.3.2.

Σχήµα 4.3.2 Υλοποίηση πυλών ΝΟΤ, AND, OR και XOR µε δοµική µονάδα την πύλη NAND (dM: εφαρµογή θεωρήµατος De Morgan).

4.3.3 Έλεγχος και πολύπλεξη λογικών σηµάτων Κάθε πύλη µπορεί να δράσει ως ψηφιακός διακόπτης (ή µεταγωγός) (digital switch). Eάν στη µία είσοδο µιας πύλης AND εφαρµoσθεί ένα λογικό σήµα Α (π.χ. µια αλληλουχία καταστάσεων 0 και 1), τότε εάν η λογική κατάσταση που εφαρµόζεται στη δεύτερη είσοδο, η οποία δρα ως είσοδος ελέγχου (cοntrοl input), είναι 1, στην έξοδο της πύλης θα εµφανίζεται το σήµα Α (Χ = Α ⋅ 1 = Α). Αντίθετα, εάν εφαρµοσθεί λογική κατάσταση 0 η έξοδος θα “κλειδωθεί” σε κατάσταση 0 (Χ = Α ⋅ 0 = 0). Ανάλογα, εάν ως ψηφιακός διακόπτης χρησιµοποιηθεί πύλη ΟR, Σχήµα 4.3.3 Πολυπλέκτης ψηφιακού τότε το λογικό σήµα Α θα εµφανίζεται στην έξοδο Χ, όταν στην σήµατος (τριών εισόδων). είσοδο ελέγχου εφαρµόζεται λογική κατάσταση 0 (Χ = Α + 0 = Α). Αντίθετα, εάν εφαρµοσθεί 1 η έξοδός της θα “κλειδωθεί” σε κατάσταση 1 (Χ = Α + 1 = 1).

-135-

Στο Σχήµα 4.3.3 απεικονίζεται κύκλωµα ψηφιακού πολυπλέκτη (digital multiplexer). Aπό τη συνδεσµολογία του κυκλώµατος των πυλών είναι προφανές ότι το λογικό σήµα εξόδου του κυκλώµατος αποδίδεται από την εξίσωση Χ = Α1 ⋅ C1 + Α 2 ⋅ C2 + Α3 ⋅ C3 Η τελευταία εξίσωση διαβάζεται ως εξής: “Το X είναι ΑΛΗΘΕIΑ (“1”) όταν το Α1 ΚΑI το C1 είναι ΑΛΗΘΕIΑ, 'H το Α2 ΚΑI το C2 είναι ΑΛΗΘΕIΑ, 'Η το Α3 ΚΑI το C3 είναι ΑΛΗΘΕIΑ”. Έτσι, µε σήµατα ελέγχου C1 = 0, C2 = 1 και C3 = 0, το σήµα εξόδου θα είναι εκείνο της εισόδου Α2, επειδή: X = Α1.0 + Α2.1 + Α3.0 = 0 + A2 + 0 = A2.

4.3.4 Αποκωδικοποιητές Οι αποκωδικοποιητές (decoders) είναι συνδυασµοί λογικών πυλών που διαθέτουν δύο ή περισσότερες (Μ) εισόδους και µία ή περισσότερες (Ν) εξόδους. Με αποκωδικοποιητές είναι δυνατή η αλλαγή της µορφής των δυαδικών λέξεων ή αριθµητικών παραστάσεων. Έτσι σε κάθε κατάσταση εισόδου ΑΜ ΑΜ−1 ...Α2 Α1 αντιστοιχεί µία κατάσταση εξόδου ΧΜ ΧΜ−1 ... Χ2 Χ1 . Η αλλαγή αυτή συνήθως εξυπηρετεί ανάγκες κωδικοποίησης και αποκωδικοποίησης ψηφιακών σηµάτων. Τυπικό παράδειγµα αποκωδικοποιητή είναι ο αποκωδικοποιητής ΒCD προς αριθµό 7 Σχήµα 4.3.4 Αριθµός επτά φωτιζόµενων τµηµάτων και σύντµηµάτων (ΒCD tο 7-segment number δεση µε αποκωδικοποιητή “4-προς-7”. decοder) ή αποκωδικοποιητής “4-προς-7”.

O αποκωδικοποιητής αυτός δέχεται στις τέσσερις εισόδους τους αριθµούς 0,1,..9 κωδικοποιηµένους στο δυαδικό σύστηµα (ΒCD: Binary Cοded Decimal), δηλ. τις παραστάσεις 0000 2 = 0, 00012 = 1, ..., 10012 = 9. Οι επτά έξοδοί του αποκτούν λογικές καταστάσεις, οι οποίες αντιστοιχούν στα τµήµατα που πρέπει να φωτισθούν (κατάσταση “0”) ή να παραµείνουν σκοτεινά (κατάσταση “1”), ώστε να εµφανισθεί ο αριθµός εισόδου (στον δεκαδικό του συµβολισµό) σε διάταξη επτά ραβδωτών LED (σελ. 116) κατάλληλα τοποθετηµένων και συνδεσµολογηµένων, όπως δείχνεται στο Σχήµα 4.3.4.(5) Ο Πίνακας 4.3.1 αποτελεί τον πίνακα αλήθειας του αποκωδικοποιητή αυτού. Το κύκλωµα αυτό διατίθεται ως ολοκληρωµένο κύκλωµα, διαθέτει επιπλέον εισόδους ελέγχου και αποτελείται συνολικά από 44 λογικές πύλες και αντιστροφείς

(5) Οι δίοδοι φωτοεκποµπής LED µπορούν συνδεθούν µε λογικά κυκλώµατα TTL έτσι, ώστε να παρέχουν οπτική ένδειξη της λογικής κατάστασης της εξόδου τους. Οι ενδεικνυόµενοι τρόποι σύνδεσης (π.χ. µε µια πύλη AND) δείχνονται στο παρακάτω σχήµα. Με την πρώτη σύνδεση (αριστερά) η LED “ανάβει”, όταν η έξοδος της πύλης βρίσκεται σε λογική κατάσταση 1 (η έξοδος παρέχει ρεύµα προς τη φωτοδίοδο) και “σβύνει” όταν η έξοδος βρίσκεται σε λογική κατάσταση 0. Με τη δεύτερη σύνδεση (δεξιά) µε 0 η LED “ανάβει” (η έξοδος της πύλης δέχεται ρεύµα) και µε 1 “ σβύνει ”. Η παρουσία της αντίστασης R (200-500 Ω) είναι απαραίτητη για τον περιορισµό του ρεύµατος και έτσι προστατεύεται τόσο η ψηφιακή έξοδος του λογικού κυκλώµατος, όσο και η LED από υπερφόρτωση.

-136-

Πίνακας 4.3.1 Πίνακας αλήθειας αποκωδικοποιητή “4 προς 7” ∆εκαδικός αριθµός

Είσοδοι Α4 Α3 Α2 Α1

a

b

Έξοδοι c d e

f

g

0

0 0 0 0

0

0

0

0

0

0

1

1

0 0 0 1

1

0

0

1

1

1

1

2

0 0 1 0

0

0

1

0

0

1

0

3

0 0 1 1

0

0

0

0

1

1

0

4

0 1 0 0

1

0

0

1

1

0

0

5

0 1 0 1

0

1

0

0

1

0

0

6

0 1 1 0

1

1

0

0

0

0

0

7

0 1 1 1

0

0

0

1

1

1

1

8

1 0 0 0

0

0

0

0

0

0

0

9

1 0 0 1

0

0

0

1

1

0

0

Οπτική παρουσίαση

4.3.5 Ψηφιακή άθροιση δυαδικών αριθµών Η άθροιση και οι ολισθήσεις (σελ. 240) των δυαδικών αριθµών αποτελούν τις άµεσα εκτελέσιµες (δηλ. σε ηλεκτρονικά κυκλώµατα) στοιχειώδεις αριθµητικές διαδικασίες. Πολυπλοκότερες µαθηµατικές πράξεις, όπως ο πολλαπλασιασµός και η διαίρεση, ανάγονται σε διαδοχικές διαδικασίες αθροίσεων και ολισθήσεων. Ψηφιακοί αθροιστές βρίσκονται στην αριθµητική-λογική µονάδα (ALU, σελ. 230) των µικροεπεξεργαστών στους ψηφιακούς υπολογιστές. Ενώ υπάρχει σχετικά µεγάλη ποικιλία δυνατών αθροίσεων µονοψήφιων αριθµών του δεκαδικού συστήµατος (π.χ. 3+5, 7+1, 9+4), στην περίπτωση του δυαδικού συστήµατος, οι µόνες δυνατές µονοψήφιες αθροίσεις είναι οι ακόλουθες: 0 0+ —— 0

1 0+ —— 1

0 1+ —— 1

1 1+ —— 10 (= αποτέλεσµα 0 και κρατούµενο 1)

Έστω ότι πρέπει να προστεθούν οι δυαδικοί αριθµοί 1011012 (= 45) και 11102 (= 14). Οι αριθµοί γράφονται ο ένας κάτω από τον άλλο (µονάδες κάτω από τις µονάδες, δυάδες κάτω από τις δυάδες κ.ο.κ.) και τυχόν κενά στην αρχή ενός όρου, χάριν ευκολίας, συµπληρώνονται µε µηδενικά: Στήλη: Σ6 Σ5 Σ4 Σ3 Σ2 Σ1 1ος όρος: 1 0 1 1 0 1 2ος όρος: 0 0 1 1 1 0 ———————————————————————————— Υπολογισµός από τη στήλη Σ 1 προς τη στήλη Σ6 : -137-

Στήλη Σ1 : Σ2 : Σ3 : Σ4 : Σ5 : Σ6 :

Προηγούµενο κρατούµενο 0 + 0 + 0 + 1 + 1 + 0 +

Ψηφίο 1ου όρου ( 1 ( 0 ( 1 ( 1 ( 0 ( 1

Ψηφίο 2ου όρου + 0 ) + 1 ) + 1 ) + 1 ) + 0 ) + 0 )

Αποτέλεσµα = = = = = =

0 0 0 1 1 0

+ + + + + +

1 1 10 10 0 1

= = = = = =

1 1 0 1 1 1

Νέο κρατούµενο 0 0 1 1 0 0

Εποµένως το αποτέλεσµα είναι 111011 2 (= 59). Είναι προφανές ότι ένας αθροιστής δύο µονοψήφιων αριθµών (της ίδιας στήλης i) πρέπει: (α) να αθροίζει τα δύο ψηφία Ai και Bi, (β) να λαµβάνει υπ'όψη την ύπαρξη προηγούµενου κρατουµένου Ci−1 και (γ) να εκδίδει το αποτέλεσµα Si και το νέο κρατούµενο Ci. Όλα αυτά µπορούν να πραγµατοποιηθούν µε αποκωδικοποιητή, που θα χαρακτηρίζεται από τον παραπλεύρως πίνακα αλήθειας (Πίνακας 4.3.2)

Πίνακας 4.3.2 Πίνακας αλήθειας πλήρους αθροιστή Ai 0 0 1 1 0 0 1 1

Είσοδοι Bi 0 1 0 1 0 1 0 1

C i−1 0 0 0 0 1 1 1 1

Έξοδοι Ci Si 0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

Το κύκλωµα λογικών πυλών µε αυτόν τον πίνακα αλήθειας ονοµάζεται πλήρης αθροιστής (full adder). Ένας γενικός τρόπος υπολογισµού και σχεδιασµού απλών κυκλωµάτων αποκωδικοποιητών, όπως του πλήρους αθροιστή, περιγράφεται στο Παράδειγµα 4-2. Η άθροιση n-ψήφιων δυαδικών αριθµών πραγµατοποιείται µε συστοιχία n διαδοχικά συνδεδεµένων αθροιστών (Σχήµα 4.3.5). Από τη στιγµή της εφαρµογής των λογικών σηµάτων, που αντιστοιχούν στους δυαδικούς αριθµούς Αn An−1 ,…, A1 και Βn Βn−1 , …, Β1 στις εισόδους των αθροιστών, η έκδοση του κρατουµένου χρειάζεται περίπου 15 ns για κάθε αθροιστή (µε πύλες TTL). Έτσι π.χ., η πρόσθεση δύο οκταψήφιων δυαδικών αριθµών ολοκληρώνεται σε (περίπου) 120 ns.

Σχήµα 4.3.5 Συστοιχία n πλήρων αθροιστών (1, 2, ..., n) για άθροιση δύο n-ψήφιων δυαδικών αριθµών.

Παρατήρηση 1. Η ακρίβεια και των σταθερότερων αναλογικών αθροιστών (σελ. 74), δύσκολα θα µπορούσε να είναι καλύτερη από 0,1-0,2 %, εξ αιτίας των ανοχών των αντιστάσεων, θερµικής αστάθειας, ολισθήσεων κ.λπ. Με τους ψηφιακούς αθροιστές οι δυνατότητες ακρίβειας είναι απεριόριστες, αφού µπορεί να αυξηθεί απεριόριστα ο αριθµός των αθροιστών σε µια συστοιχία τους. Προβλήµατα ανοχών εξαρτηµάτων, θερµικής αστάθειας, ολισθήσεων κ.λπ., δεν υφίστανται στα ψηφιακά κυκλώµατα.

-138-

∆υσλειτουργίες θα µπορούσαν να παρουσιασθούν µόνο σε περιπτώσεις που οι επιζητούµενες ταχύτητες υπολογισµών αντιστοιχούν σε συχνότητες µεταβολής των λογικών σηµάτων που πλησιάζουν τα όρια της ταχύτητας απόκρισης της χρησιµοποιούµενης οικογένειας λογικών κυκλωµάτων (σελ. 134). Παρατήρηση 2. Η αφαίρεση δυαδικών αριθµών πραγµατοποιείται πάλι µε πλήρη αθροιστή. Για την πραγµατοποίηση της αφαίρεσης γίνονται τα εξής: (α) Λαµβάνεται το συµπλήρωµα του αφαιρετέου (αντιστρέφεται η λογική κατάσταση των ψηφίων του), (β) στο αποτέλεσµα προστίθεται µία µονάδα, (γ) το αποτέλεσµα προστίθεται στον µειωτέο και δεν λαµβάνεται υπ’όψη το παραγόµενο κρατούµενο. Παράδειγµα: για την αφαίρεση του 7 (= 01112) από το 13 (= 11012), έχουµε: 1101 − 0111 = 1101 + (1000 + 1) = 1101 + 1001 = (1)0110, απορρίπτεται το κρατούµενο, οπότε το αποτέλεσµα είναι 01102 = 6. Παράδειγµα 4-2. Να σχεδιασθεί κύκλωµα πλήρους αθροιστή µε τον ελάχιστο δυνατό αριθµό λογικών πυλών. Λύση. Εξετάζεται κάτω από ποιους λογικούς συνδυασµούς ΚΑI γίνονται ΑΛΗΘΕIΑ οι έξοδοι Si και Ci−1. Για απλούστευση των παραστάσεων παραλείπονται οι δείκτες i και i − 1 στους συµβολισµούς των σηµάτων εισόδου. Έτσι, η έξοδος Si γίνεται ΑΛΗΘΕΙΑ όταν (η ΟΧI Α ΚΑI η Β ΚΑI η OXI C) είναι ΑΛΗΘΕIΑ 'H (η Α ΚΑI η ΟΧI Β ΚΑI η ΟΧI C) είναι ΑΛΗΘΕIΑ 'H (η ΟΧI Α ΚΑI η ΟΧI Β ΚΑI η C) είναι ΑΛΗΘΕIΑ 'H (η Α ΚΑI η Β ΚΑI η C) είναι ΑΛΗΘΕIΑ. Με συµβολισµούς της άλγεβρας Bοοle η πρόταση παριστάνεται συνοπτικά ως εξής: Si = A ⋅ B⋅ C + A⋅ B ⋅ C + A ⋅ B ⋅ C + A⋅ B⋅ C

(4.3.1)

Ανάλογα, η αντίστοιχη παράσταση για την έξοδο Ci είναι: C i = A⋅ B⋅ C + A ⋅ B⋅ C + A⋅ B ⋅ C + A⋅ B⋅ C

Οι δύο παραπάνω παραστάσεις οδηγούν άµεσα στο παραπλεύρως κύκλωµα αποκωδικοποιητή, που αποτελείται από 3 αντιστροφείς, 7 πύλες AND τριών εισόδων και 2 πύλες OR τεσσάρων εισόδων. Το παραπάνω κύκλωµα δεν είναι το απλούστερο δυνατό και µπορεί να απλουστευθεί σε ισοδύναµο µε λιγότερες πύλες, µετά από την επεξεργασία και απλοποίηση των Εξισώσεων 4.3.1 και 4.3.2 µε βάση τους κανόνες της άλγεβρας Bοοle. Έτσι, η Εξίσωση 4.3.1 γίνεται:

Si = C ⋅ (A ⋅ B + A⋅ B) + C⋅ (A ⋅ B + A⋅ B)

(4.4.3)

αλλά είναι:

A ⋅ B + A⋅ B = A⊕ B , και µε διαδοχικές εφαρµογές των θεωρηµάτων De Morgan έχουµε: -139-

(4.3.2)

A ⋅ B + A⋅ B = A + B + A + B = (A + B) ⋅ ( A + B) = A⋅ A + A⋅ B + A ⋅ B + B⋅ B = = 0 + A⋅ B + A ⋅ B + 0 = A ⋅ B + A ⋅ B = A ⊕ B οπότε

Si = C ⋅ (A⊕ B) + C⋅ (A ⊕ B) = C ⊕ (A ⊕ B)

(4.3.4)

Ανάλογα, η Εξίσωση 4.3.2 γίνεται:

Ci = A⋅ B⋅ (C + C) + (A ⋅ B + A⋅ B) ⋅ C = A⋅ B + (A⊕ B) ⋅ C

(4.3.5)

Οι Εξισώσεις 4.3.4 και 4.3.5 οδηγούν στο παραπλεύρως κύκλωµα λογικών πυλών για τον πλήρη αθροιστή και είναι εµφανέστατη η κατασκευαστική απλούστευση (σε σχέση µε το προηγούµενο κύκλωµα), που επέρχεται µε αξιοποίηση µερικών απλών θεωρηµάτων της άλγεβρας Boole.

4.4 ΧΡΟΝΟΚΥΚΛΩΜΑΤΑ: ΜΟΝΟΣΤΑΘΕΡΟI ΠΟΛΥ∆ΟΝΗΤΕΣ, ΦΛIΠ-ΦΛΟΠ ΚΑΙ ΑΣΤΑΘΕΡΟΙ ΠΟΛΥ∆ΟΝΗΤΕΣ Στις λογικές πύλες και τα αµιγή κυκλώµατά τους, όπως είναι οι αποκωδικοποιητές, τα σήµατα εξόδου είναι κάθε στιγµή συνάρτηση των σηµάτων εισόδου. Σε µια µεγάλη ποικιλία ψηφιακών κυκλωµάτων η κατάσταση των σηµάτων εξόδου εξαρτάται από τον χρόνο (π.χ. µπορεί να είναι παροδική) ή/και την προϊστορία, αλλά και την τρέχουσα κατάσταση των σηµάτων εισόδου τους. Κύριοι εκπρόσωποι των κυκλωµάτων αυτών είναι οι µονοσταθεροί πολυδονητές και τα φλιπ-φλοπ, που όπως και οι πύλες, είναι στοιχειώδεις δοµικές µονάδες συνθετότερων ψηφιακών κυκλωµάτων.(6) Οι ασταθεροί πολυδονητές δεν διαθέτουν καµία είσοδο και απλά εναλλάσσουν συνεχώς και αυθόρµητα την λογική κατάσταση των εξόδων τους και ως εκ τούτου µπορούν να χρησιµεύσουν ως απλοί ταλαντωτές-χρονιστές (clocks).

4.4.1 Μονοσταθεροί πολυδονητές Οι µονοσταθεροί πολυδονητές (mοnοstable multivibratοrs, MS) ή πολυδονητές απλής βολής (οne shοt multivibratοrs) είναι κυκλώµατα τα οποία έχουν µόνο µια σταθερή κατάσταση. Με εφαρµογή σήµατος σκανδαλισµού (triggering), η κατάσταση ανατρέπεται για προκαθορισµένο χρονικό διάστηµα µετά το οποίο επανέρχονται αυθορµήτως στην αρχική τους κατάσταση. Οι µονοσταθεροί διαθέτουν µία είσοδο Τ και δύο συµπληρωµατικές εξόδους (cοmplementary οutputs), που συµβολίζονται ως Q και Q. Ακόµη διαθέτουν εισόδους, όπου συνδέονται εξωτερικά ένας πυκνωτής C και µια αντίσταση R. Ο συµβολισµός του µονοσταθερού πολυδονητή και µια τυπική αλληλουχία λογικών καταστάσεων των σηµάτων εισόδου και εξόδου παρουσιάζονται στο Σχήµα 4.4.1. Η σταθερή κατάσταση (Q = 0, Q = 1) ανατρέπεται για χρονικό διάστηµα tX, µόλις η είσοδος Τ δεχθεί ένα παλµό σκανδαλισµού διαρκείας tA. Σε πολλούς µονοσταθερούς είναι δυνατή η επιλογή του τρόπου σκανδαλισµού (triggering mοde), δηλαδή το εάν ο σκανδαλισµός θα πραγµατοποιηθεί κατά τη µετάπτωση (transitiοn) 0 → 1 ή κατά τη µετά(6) Στο εξής, χάριν σχεδιαστικής απλούστευσης τα λογικά σήµατα ως προς τον χρόνο θα παρουσιάζονται χωρίς τους αντίστοιχους άξονες σήµατος-χρόνου.

-140-

πτωση 1 → 0, που αποτελούν τη θετική άκρη (pοsitive ή rising edge) και αρνητική άκρη (negative ή falling edge) του παλµού εισόδου, αντιστοίχως. Το εύρος παλµού (pulse width) tx είναι ανάλογο προς το γινόµενο RC και είναι ανεξάρτητο από το εύρος tA του παλµού σκανδαλισµού. Το διάστηµα tx µπορεί να ρυθµισθεί από µερικές δεκάδες ns έως µερικά s για τους συνηθισµένους τύπους ή και min για ορισµένους τύπους µονοσταθερών. Η επαναληψιµότητα των τιµών tx είναι της τάξης του 1%, επειδή ο χρόνος αυτός εξαρτάται από κύκλωµα αναλογικού χαρακτήρα, που βασίζονται σε φόρτιση ή εκφόρτιση πυκνωτή µέσω µιας αντίστασης (σελ. 42-44).

Σχήµα 4.4.1 Συµβολισµός µονοσταθερού πολυδονητή (στη συνέχεια, για σχεδιαστική απλούστευση δεν θα δείχνονται η αντίσταση και ο πυκνωτής) και τυπική αλληλουχία σηµάτων εισόδου και εξόδου.

Σχήµα 4.4.2 Παραδείγµατα σύνδεσης µονοσταθερών και οι αντίστοιχες αλληλουχίες σηµάτων: (α) σε σειρά, (β) παράλληλη και (γ) µικτή.

Έλεγχος χρονισµού και αλληλουχίας γεγονότων. Με σύνδεση των µονοσταθερών σε σειρά (Σχήµα 4.4.2α) είναι δυνατή δηµιουργία διαδοχικών παλµών, που ο καθένας τους µπορεί να ελέγξει µια διαφορετική συσκευή. Στο Σχήµα 4.4.2 δείχνονται τυπικές συνδέσης µονοσταθερών σε σειρά (Σχήµα 4.4.2α) για τη δηµιουργία αλληλουχίας παλµών, παράλληλα (Σχήµα 4.4.2β) για τη δηµιουργία “οµοβροντίας” παλµών ή µικτά (Σχήµα 4.4.2γ) για δηµιουργία µιας µικτού τύπου αλληλουχίας παλµών.

-141-

Ένας απλός και άµεσος τρόπος ελέγχου ON/OFF µιας συσκευής από τη λογική κατάσταση οποιασδήποτε ψηφιακής εξόδου κυκλώµατος της οικογένειας TTL, πραγµατοποιείται µέσω ενός οδηγού τρανζίστορ και ενός ηλεκτρονόµου µε κύκλωµα σαν αυτό του Σχήµατος 3.7.10 (σελ. 106). Χρονισµός διαφορικής παλµικής πολαρογραφίας. Σε πολλές περιπτώσεις, για τη λειτουργεία µιας διάταξης, απαιτείται ένας “στενός” έλεγχος της χρονικής αλληλουχίας ενεργειών. Τυπικό παράδειγµα αποτελούν οι παλµικές βολταµµετρικές τεχνικές, όπου η καταγραφή του ρεύµατος που διαρρέει τη βολταµµετρική κυψελίδα δεν µπορεί να είναι συνεχής, όπως π.χ. στη κλασική πολαρογραφία. Αντίθετα, πρέπει να καταγράφονται “στιγµιότυπα” τιµών του ρεύµατος, δηλαδή τιµές οι οποίες πρέπει να ληφθούν µια δεδοµένη χρονική στιγµή και σε συγχρονισµό, π.χ. µε παλµούς που επιβάλλονται στη κυµατοµορφή δυναµικού σάρωσης. Ο χρονικός έλεγχος πραγµατοποιείται από τη µονάδα χρονισµού και ελέγχου της διάταξης, όπου συνήθως συναντούµε έναν ταλαντωτή (master clock), που αποτελεί ένα είδος “βηµατοδότη” της όλης διαδικασίας και κυκλώµατα µονοσταθερών, που µε τη σειρά τους δηµιουργούν την απαιτούµενη αλληλουχία σηµάτων ελέγχου. Στο Σχήµα 4.4.3 δείχνεται η τυπική κυµατοµορφή δυναµικού σάρωσης (ΕΣΥΗ) που επιβάλλεται στο σταγονικό ηλεκτρόδιο υδραργύρου κατά τη διαφορική παλµική πολαρογραφία. Στο ίδιο σχήµα δείχνεται και η αντίστοιχη κυµατοµορφή του ρεύµατος που διαρρέει την πολαρογραφική κυψελίδα, iστοιχ. Από το ρεύµα αυτό πρέπει να ληφθούν “δείγµατα” σε αυστηρά καθορισµένες στιγµές σε σχέση µε τους παλµούς του δυναµικού σάρωσης. Η κυµατοµορφή σάρωσης (Σχήµα 4.4.3, ΕΣΗΥ) του δυναµικού του σταγονικού ηλεκτροδίου υδραργύρου (ΣΗΥ) συνίσταται από ένα γραµµικά µεταβαλλόµενο δυναµικό (ράµπα δυναµικού) στην οποία σε τακτά χρονικά διαστήµατα διάρκειας τ (τυπικά 1 έως 3 s), εµφανίζεται ένας σύντοµος τετραγωνικός παλµός δυναµικού σταθερού ύψους (τυπικά 50 έως 200 mV) και σταθερής διάρκειας τπαλµ (τυπικά από 50 έως 100 ms). Η περίοδος τ αντιστοιχεί στον χρόνο ζωής µιας σταγόνας υδραργύρου. Ο σκοπός είναι να ληφθούν τιµές του ρεύµατος (κυµατοµορφή iστοιχ.) λίγο πριν από την εµφάνιση του παλµού (ρεύµα i1), λίγο πριν από τη λήξη του παλµού (ρεύµα i2) και να υπολογισθεί το διαφορικό ρεύµα (differential current) δi = i2 − i1, το οποίο αποτελεί και το καταγραφόµενο σήµα εξόδου. Το τµηµατικό διάγραµµα της πολαρογραφικής διάταξης δείχνεται στο Σχήµα 4.4.4. Η διάταξη περιλαµβάνει τις τυπικές µονάδες της κλασικής πολαρογραφικής διάταξης (σελ. 124), όπως ολοκληρωτή και αθροιστή για τη δηµιουργία της ράµπας δυναµικού, ποτενσιοστάτη και ένα µετατροπέα I/V. Ωστόσο, πέραν αυτών περιλαµβάνει επιπλέον µονάδες απαραίτητες ειδικά για τις παλµικές πολαρογραφικές τεχνικές. Οι µονάδες αυτές είναι: (α) η µονάδα χρονισµού και ελέγχου, της οποίας το τµηµατικό διάγραµµα περιλαµβάνεται στο Σχήµα 4.4.3, (β) οι ενισχυτές δειγµατοληψίας (S/H1-S/H3, σελ. 111), όπου “αποθηκεύονται” τα δείγµατα των τιµών ρεύµατος, (γ) ο ενισχυτής διαφοράς (σελ. 80) και (δ) η ηλεκτροµαγνητική σφύρα (drop knocker), δηλαδή ένα ηλεκτροµηχανικό εξάρτηµα (ηλεκτροµαγνήτης µε κινητό πυρήνα) που την κατάλληλη στιγµή “κτυπάει” ελαφρά το ΣΗΥ προκαλώντας πτώση της σταγόνας Hg. Στη µονάδα χρονισµού και ελέγχου ο ταλαντωτής (περιόδου τ) συντονίζει την όλη διαδικασία (σήµα clock), η αλληλουχία της οποίας έχει ως εξής: 1. Η µετάπτωση 1 → 0 του σήµατος clock δηµιουργεί τον παλµό C1 µε ρυθµισµένη διάρκεια ∆t = 3 έως 5 ms από τον µονοσταθερό MS1. Ο παλµός C1 εξαναγκάζει τον ενισχυτή δειγµατοληψίας S/H1 (Σχήµα 4.4.4) να “αποθηκεύσει” το σήµα εξόδου από τον I/V που αντιστοιχεί στο ρεύµα i1, δηλαδή λίγο πριν εµφανισθεί ο παλµός δυναµικού.

2. Η µετάπτωση 1 → 0 του παλµού C1 δηµιουργεί τον παλµό C2 από τον MS2 µε ρυθµισµένη διάρκεια τπαλµ − ∆t.

3. Η µετάπτωση 1 → 0 του παλµού C2 δηµιουργεί τον παλµό C3 µε ρυθµισµένη διάρκεια επίσης ∆t από τον µονοσταθερό MS3. O παλµός C3 εξαναγκάζει τον ενισχυτή δειγµατοληψίας S/H2 να αποθηκεύσει το σήµα εξόδου από τον I/V που αντιστοιχεί στο ρεύµα i2.

-142-

4. Η µετάπτωση 1 → 0 του παλµού C3 δηµιουργεί τον παλµό C4 από τον MS4. Η διάρκεια του παλµού αυτού πρέπει να είναι αρκετή (τυπικά 100-200 ms) για αποτελεσµατικό “κτύπηµα” από την ηλεκτροµαγνητική σφύρα. Έτσι, αµέσως µετά το πέρας του παλµού δυναµικού στην κυµατοµορφή αποκολλάται η σταγόνα Hg και αρχίζει η δηµιουργία µιας νέας. Ο παλµός C4 χρησιµοποιείται επίσης για να εξαναγκάσει τον ενισχυτή δειγµατοληψίας S/H3 να αντικαταστήσει την προηγούµενη αποθηκευµένη τιµή µε το σήµα εξόδου του ενισχυτή διαφοράς, το οποίο αντιστοιχεί στην πλέον πρόσφατη ένδειξη διαφορικού ρεύµατος δi = i1 − i2. Το σήµα εξόδου του S/H3 αποτελεί και το καταγραφόµενο σήµα (πολαρογράφηµα), το οποίο ακριβώς λόγω του τρόπου παραγωγής τους εµφανίζεται αποτελούµενο από πολλά µικρά “σκαλοπάτια”. Κάθε “σκαλοπάτι” αντιστοιχεί σε µια νέα ένδειξη διαφορικού ρεύµατος (δi) και διαρκεί όσο µία περίοδος µέτρησης (τ).

5. Οι παλµοί C2 και C3 ενώνονται µέσω της πύλης OR σε ένα παλµό διάρκειας τπαλµ (σήµα Cπαλµ), ο οποίος οδηγείται στον αθροιστή ενισχυτή για να δηµιουργηθεί η παλµική κυµατοµορφή σάρωσης. Εκεί µπορεί να ρυθµισθεί και το ύψος του (π.χ. µε ρύθµιση της αντίστοιχης αντίστασης εισόδου του αθροιστή ενισχυτή).

Σχήµα 4.4.3 Κυµατοµορφές (επάνω) και µονάδα χρονισµού και ελέγχου (κάτω) στη διαφορική παλµική πολαρογραφία. Για λόγους ευκρινέστερης σχεδίασης, οι διάρκειες των παλµών C1-C4 και Cπαλµ εµφανίζονται πολύ µεγαλύτερες (σε σχέση µε την περίοδο τ) απ’ ό,τι είναι στην πραγµατικότητα.

-143-

Σχήµα 4.4.4 Τυπικό τµηµατικό διάγραµµα διάταξης παλµικής πολαρογραφίας.

Η διαδικασία επαναλαµβάνεται έως ότου ληφθεί το πλήρες διαφορικό πολαρογράφηµα. Είναι προφανές ότι η συχνότητα της όλης διαδικασίας, περιλαµβανόµενης και της πτώσης σταγόνας Hg, ελέγχεται απολύτως από τη συχνότητα του ταλαντωτή της µονάδας χρονισµού και ελέγχου. Χωρίς τους ενισχυτές δειγµατοληψίας, η απ' ευθείας και συνεχής καταγραφή του σήµατος εξόδου του µετατροπέα I/V (κυµατοµορφή iΣΥΗ, Σχήµα 4.4.3) θα οδηγούσε σε τελείως “ακατανόητη” µορφή καταγραφήµατος, αφού θα καταγραφόταν και το χωρητικό ρεύµα κατά τις συνεχείς φορτίσεις-εκφορτίσεις της διπλοστιβάδας του ΣΗΥ (αιχµές σήµατος iΣΗΥ), που δεν είναι φορέας αναλυτικής πληροφορίας Κυκλώµατα αντισύµπτωσης. Οι µονοσταθεροί πέραν από τη δηµιουργία αλληλουχίας παλµών ελέγχου, χρησιµοποιούνται για τη µορφοποίηση παλµών, διαδικασία κατά την οποία παλµοί διάφορου εύρους και µορφής αντικαθίστανται από παλµούς αυστηρά καθορισµένης µορφής και διάρκειας. Μια εφαρµογή αυτού του είδους γνωρίσαµε στην περίπτωση των µετατροπέων V/f (σελ. 114) και f/V (σελ.

116). Μια αντίστοιχη εφαρµογή (σε συνδυασµό µε συγκριτές και πύλες XOR) παρουσιάζεται στα κυκλώµατα αντισύµπτωσης. Σε πολλές περιπτώσεις κατά τη µέτρηση της ραδιενέργειας µιγµάτων ραδιενεργών ισοτόπων απαιτείται η διάκριση και απαρίθµηση των παλµών-κρούσεων κατά ενεργειακό επίπεδο, επειδή διαφορετικά ισότοπα εκπέµπουν ακτινοβολία διαφορετικής ενέργειας. Έτσι, πραγµατοποιείται συγχρόνως ποιοτική και ποσοτική ανάλυση του ραδιενεργού υλικού (φασµατοσκοπία ακτίνων γ). Η διαδικασία αυτή ονοµάζεται διάκριση παλµών κατά ύψος (pulse height discriminatiοn) και πραγµατοποιείται µε κυκλώµατα αντισύµπτωσης (anticοincidence circuits). Η αρχή λειτουργίας τους δείχνεται στο Σχήµα 4.4.5. Οι εξαιρετικά σύντοµοι και διαφορετικού ύψους παλµοί από την έξοδο του µεταλλάκτη (π.χ. ανιχνευτή Geiger) εισάγονται παράλληλα σε συγκριτές, των οποίων το σήµα εξόδου ανατρέπεται σε προκαθορισµένο ύψος (e1, e2, e3) του παλµού. Η µετάπτωση του σήµατος εξόδου κάθε συγκριτή σκανδαλίζει µονοσταθερό πολυδονητή και έτσι οι αρχικοί παλµοί µορφοποιούνται σε λογικούς παλµούς σταθερού εύρους. Η χρονική διεύρυνση των παλµών είναι απαραίτητη για την παραπέρα επεξεργασία τους, αφού τα λογικά κυκλώµατα απαιτούν λογικούς παλµούς τουλάχιστον µερικών δεκάδων ns (σελ. 136). Οι έξοδοι των µονοσταθερών πολυδονητών συνδέονται (ανά δύο) µε πύλες XOR, στις εξόδους των οποίων εµφανίζονται οι παλµοί, που αντιστοιχούν στον δεδοµένο ενεργειακό δίαυλο (energy channel). Έτσι αποφεύγεται η σύγχρονη απαρίθµηση παλµών (σύµπτωση) διαφορετικών ενεργειακών διαύλων -144-

και στις εξόδους C1, C2 και C3 εµφανίζονται λογικοί παλµοί, που αντιστοιχούν στους διαύλους e1 < Ei ≤ e2, e2 < Ei ≤ e3 και e3 ≤ Ei. Για τη λήψη ενός φάσµατος ακτίνων γ (αριθµός κρούσεων ανά ενεργειακό δίαυλο) µε ικανοποιητική διακρισιµότητα χρησιµοποιούνται πολυδιαυλικοί ανιχνευτές µε εκατοντάδες διαύλους (µέχρι και 4000), σε σύγκριση µε τους τρεις διαύλους του παραδείγµατος.

Σχήµα 4.4.5 ∆ιάκριση παλµών διαφορετικού ύψους µε κύκλωµα αντισύµπτωσης (αρχή).

4.4.2 Φλιπ-φλοπ Τα φλιπ-φλοπ (flip-flοp, FF) είναι ψηφιακά κυκλώµατα µε δύο σταθερές καταστάσεις εξόδου, ικανά να µεταπίπτουν από τη µια στην άλλη, όταν δεχθούν ένα κατάλληλο σήµα ελέγχου και να παραµένουν σταθερά στη νέα κατάσταση µετά την αποµάκρυνση του σήµατος σε αντίθεση µε τους µονοσταθερούς πολυδονητές. Έτσι, τα φλιπ-φλοπ είναι τυπικά δισταθερά (bistable) κυκλώµατα. Όλοι οι τύποι φλιπφλοπ έχουν δύο συµπληρωµατικές εξόδους Q και Q , όπως ακριβώς και οι µονοσταθεροί πολυδονητές. Στο εξής ως έξοδος θα εννοείται µόνο η Q, εκτός εάν αναφέρεται διαφορετικά. Οι διάφοροι τύποι φλιπ-φλοπ χαρακτηρίζονται από επιπλέον εισόδους. Tυπικές είσοδοι ελέγχου και η δράση τους είναι οι ακόλουθες: Eίσοδος CLOCK (ή Τ). Εάν συντρέχουν οι απαραίτητες προϋποθέσεις, λογική µετάπτωση στην είσοδο αυτή αντιστρέφει τη λογική κατάσταση της εξόδου. Το εάν υπάρχουν και ποιες είναι αυτές οι προϋποθέσεις, εξαρτάται από τον συγκεκριµένο τύπο του φλιπ-φλοπ.

Eίσοδος SET (ή PRESET). Λογική µετάπτωση στην είσοδο αυτή θέτει πάντοτε την έξοδο στην κατάσταση 1 (Q = 1). Είσοδος CLEAR (ή RESET). Λογική µετάπτωση στην είσοδο αυτή επαναφέρει πάντοτε την έξοδο στην κατάσταση 0 (Q = 0).

-145-

Το ποια µετάπτωση (0 → 1 ή 1 → 0) είναι η δραστική για την κάθε είσοδο, εξαρτάται από τον τύπο του φλιπ-φλοπ. Οι κυριότεροι τύποι φλιπ-φλοπ και η εσωτερική δοµή των απλούστερων από αυτά περιγράφονται συνοπτικά στη συνέχεια.

Σχήµα 4.4.6 Κύκλωµα, συµβολισµός και πίνακας αλήθειας: (α) φλιπ-φλοπ R-S, (β) φλιπ-φλοπ RS µε είσοδο clock (clk).

Σχήµα 4.4.7 Συµβολισµός απλού φλιπ-φλοπ D και τυπική αλληλουχία σηµάτων εισόδου-εξόδου.

Φλιπ-φλοπ R-S (Reset-Set). Είναι ο θεµελιώδης τύπος φλιπ-φλοπ και αποτελείται από δύο πύλες ΝΑΝD. Το κύκλωµα, ο συµβολισµός και ο πίνακας αλήθειας του δείχνονται στο Σχήµα 4.4.6α. Για S = 1 και R = 0 το φλιπ-φλοπ εξαναγκάζεται στην κατάσταση Q = 1. Για S = 0 και R = 1 εξαναγκάζεται στην κατάσταση Q = 0. Για S = 1 και R = 1 η Q παραµένει στην υπάρχουσα κατάσταση. Για S = 0 και R = 0 και οι δύο έξοδοι θα οδηγηθούν στην “ανώµαλη” κατάσταση Q = 1 και Q = 1, όταν όµως γίνουν πάλι S = 1 και R = 1 είναι απρόβλεπτο ποια από τις δύο σταθερές καταστάσεις θα επικρατήσει. Φλιπ-φλοπ R-S µε είσοδο clock (Clοcked R-S flip-flοp). Το κύκλωµα, ο συµβολισµός και ο πίνακας αλήθειας δείχνονται στο Σχήµα 4.4.5β. Μετάπτωση από τη µια κατάσταση στην άλλη (που καθορίζεται από τα σήµατα στις εισόδους R, S) θα πραγµατοποιηθεί µόνο όταν εφαρµοσθεί 1 στην είσοδο clock (clk). Απλό φλιπ-φλοπ D. Προέρχεται από το προηγούµενο φλιπ-φλοπ µε σύνδεση των εισόδων R και S µε έναν αντιστροφέα. Για clock = 0 οι έξοδοι παραµένουν ως έχουν. Για clock = 1 θα είναι πάντοτε Q = D. Aυτό σηµαίνει ότι µετάπτωση 0 → 1 στην είσοδο clock (clk) ισοδυναµεί µε την εντολή “Γράψε -146-

στην Q ό,τι βλέπεις στην D”. Εποµένως το φλιπ-φλοπ D µπορεί να χρησιµοποιηθεί ως στοιχείο αποθήκευσης (ή µνήµης) της κατάστασης που εφαρµόζεται στην είσοδο D (data). Ο συµβολισµός και τυπικό παράδειγµα αλληλουχίας των σηµάτων εισόδου και εξόδου ενός φλιπ-φλοπ D δείχνεται στο Σχήµα 4.4.7. Φλιπ-φλοπ J-K. Είναι το φλιπ-φλοπ µε τις περισσότερες εφαρµογές. Στο Σχήµα 4.4.8 δείχνεται ο συµβολισµός του και ο πίνακας αλήθειας. Οι ιδιότητές του συνοψίζονται ως εξής: µε J = 1 και Κ = 1 η κατάσταση στην Q θα αλλάξει µε κάθε µετάπτωση 1 → 0 στην είσοδο clock. Όταν είναι J = 1 και Κ = 0 µε την επόµενη µετάπτωση 1 → 0 στην είσοδο clock γίνεται Q = 1 και αποΣχήµα 4.4.8 Συµβολισµός και πίνακας αλήθειας ενός τρέπεται πλέον η µετάπτωση 1 → 0 στην Q. Όταν φλιπ-φλοπ J-K. είναι J = 0 και K = 1 µε την επόµενη µετάπτωση 1 → 0 στην είσοδο clock γίνεται Q = 0 και αποτρέπεται πλέον η µετάπτωση 0 → 1 στην Q. Με J = 0 και Κ = 0 το φλιπ-φλοπ παραµένει στην τρέχουσα κατάσταση, ανεξάρτητα από τις όποιες µεταπτώσεις συµβούν στην είσοδο clock. Μεταπτώσεις 1 → 0 στις εισόδους set και clear (clr) εξαναγκάζουν κανονικά την Q σε 1 και 0, αντιστοίχως. Φλιπ-φλοπ Τ. H βασική λειτουργία των φλιπ-φλοπ Τ συνοψίζεται στα εξής: Κάθε µετάπτωση 1 → 0 στην είσοδο Τ (ή clock) αλλάζει την κατάσταση εξόδου του φλιπ-φλοπ. Μια µετάπτωση 1 → 0 στην είσοδο clear (clr) επαναφέρει τις εξόδους στην αρχική τους κατάσταση (Q = 0, Q = 1). O συµβολισµός και τυπικό παράδειγµα αλληλουχίας των σηµάτων εισόδου και εξόδου ενός φλιπ-φλοπ T δείχνεται στο Σχήµα 4.4.9. Ένα φλιπ-φλοπ J-K µε τις εισόδους J και Κ σε κατάσταση 1 αντιστοιχεί σε ένα φλιπ-φλοπ Τ. Τα φλιπ-φλοπ Τ χρησιµοποιούνται στους διάφορους τύπους απαριθµητών, οι οποίοι περιγράφονται στο επόµενο κεφάλαιο.

Σχήµα 4.4.9 Συµβολισµός φλιπ-φλοπ T και τυπική αλληλουχία σηµάτων εισόδου-εξόδου.

4.4.3 Ασταθεροί πολυδονητές Οι ασταθεροί πολυδονητές (astable multivibrators) δεν διαθέτουν εισόδους, αλλά µόνο εξόδους των οποίων οι λογικές καταστάσεις 0 και 1 εναλλάσονται αυθόρµητα. Τα κυκλώµατα αυτά χρησιµοποιούνται κυρίως ως ταλαντωτές ή ως γεννήτριες τετραγωνικών παλµών. Είναι απλά και χρήσιµα κυκλώµατα για τη δηµιουργία αλληλουχίας τετραγωνικών παλµών σε περιπτώσεις που δεν απαιτείται ιδιαίτερα σταθερή συχνότητα ταλάντωσης. Στο Σχήµα 4.4.10 δείχνονται δύο κυκλώµατα τα οποία µπορούν να χρησιµεύσουν ως ασταθεροί πολυδονητές. Το κύκλωµα του Σχήµατος 4.4.10α είναι το βασικό κύκλωµα ασταθερού µε τρανζίστορ, ενώ στο Σχήµα 4.4.10 δείχνεται κύκλωµα ασταθερού πολυδονητή στο οποίο χρησιµοποιούνται πύλες NAND. -147-

Σχήµα 4.4.10 Κυκλώµατα ασταθερών πολυδονητών: (α) βασικό κύκλωµα µε τρανζίστορ npn. (β) Υλοποίηση κυκλώµατος ασταθερού πολυδονητή µε πύλες NAND και δυνατότητα λεπτής ρύθµισης της συχνότητας µέσω της µεταβλητής αντίστασης R3.

Η λειτουργία και των δύο κυκλωµάτων βασίζεται σε διαδοχικές φορτίσεις και εκφορτίσεις των πυκνωτών C1 και C2. Η συχνότητα των παλµών που παράγονται µε το κύκλωµα του Σχήµατος 4.4.10α παρέχεται από τη σχέση

f ≈

1 1 1 ( + ) 0,7 R 1C1 R 2 C 2

(4.4.1)

Συµµετρικό τετραγωνικό σήµα λαµβάνεται όταν είναι R1 = R2 = R και C1 = C2 = C, οπότε η συχνότητα θα παρέχεται από τη σχέση f ≈ 1,4/RC. Για το κύκλωµα του Σχήµατος 4.4.10β η συχνότητα των τετραγωνικών παλµών καθορίζεται κυρίως από τις τιµές των C1 και C2. Λεπτή ρύθµιση της συχνότητας επιτυγχάνεται µε αντίστοιχη ρύθµιση της µεταβλητής αντίστασης R3. Εάν R1 = R2 = R΄ και C1 = C2 = C, η συχνότητα παρέχεται από τη σχέση f ≈ 1/(2RC), όπου R = R΄+R3. Παρατήρηση: Η συχνότητα ταλάντωσης των ασταθερών πολυδονητών δεν είναι ιδιαίτερα σταθερή, εφόσον εξαρτάται από τις τιµές εξαρτηµάτων “αναλογικού” χαρακτήρα (πυκνωτές και αντιστάσεις) και µπορεί να υπόκειται σε διακυµάνσεις 1-2% ανάλογα µε την ποιότητα των εξαρτηµάτων αυτών. Σε περιπτώσεις που απαιτείται µεγάλη σταθερότητα συχνότητας (όπως π.χ. στις “βάσεις χρόνου”) θα πρέπει να χρησιµοποιούνται ταλαντωτές κρυστάλλου (σελ. 164).

4.5 ΚΑΤΑΧΩΡΗΤΕΣ ΚΑI ΑΠΑΡIΘΜΗΤΕΣ Σε ένα φλιπ-φλοπ µπορεί να καταχωρισθεί η λογική κατάσταση ενός µόνο δυαδικού ψηφίου. Για τον παράλληλο καταχωρισµό µεγαλύτερου αριθµού ψηφίων απαιτείται µεγαλύτερος αριθµός φλιπ-φλοπ σε µια διάταξη, που ονοµάζεται καταχωρητής (register). Οι διάφοροι τύποι καταχωρητών διακρίνονται µεταξύ τους ως προς τον τρόπο µε τον οποίο η ψηφιακή παράσταση µεταφέρεται στον καταχωρητή ή µεταφέρεται από τον καταχωρητή σε άλλη µονάδα. Ενώ στους καταχωρητές η ψηφιακή παράσταση παραµένει ως έχει, στους απαριθµητές, ως αριθµητική ποσότητα πλέον, αυξάνει ή ελαττώνεται κατά µία µονάδα κάθε φορά που εφαρµόζεται στην είσοδό τους ένας παλµός.

-148-