74181,74164 ve 74194 TÜM DEVRELER ENTEGRELER
HAZIRLAYAN:
REHA ŞEN Web: http://rehasen.wordpress.com Email: rehasen@yandex.com
2011 1
ENTEGRELER; 1-) DM74LS181N entegresi toplama, çıkarma gibi aritmetik işlemlerin yanında, “AND”, “OR” gibi lojik işlemleri de gerçekleştirmektedir
DM74LS181N ALU Entegresinin Özellikleri Bu entegrede besleme ve toprak uçları haricinde “A3 A2 A1 A0” giriş uçları dört bitlik “A” sayısını girmek için kullanılır. “B3 B2 B1 B0” giriş uçları dört bitlik “B” sayısını girmek için kullanılır. “S3 S2 S1 S0” giriş uçları entegrenin yapacağı işlemi seçmek için kullanılır. “F3 F2 F1 F0” çıkış uçları sonucu göstermek içindir. “A=B” çıkış ucu karşılaştırma sonucunu göstermek için kullanılır. “M” giriş ucu mod kontrol ucudur. Aritmetik işlem mi yoksa lojik işlem mi yapacağını belirler. “Cn” giriş ucu elde girişi içindir. “Cn+4” çıkış ucu elde çıkışı içindir. Çıkış uçları ile birlikte sonucu gösterir. “G” ve “P” çıkış uçları bit sayısını artırmak amacı ile 74182 entegresine bağlanması amacıyla kullanılırlar. Bizim deneyimizde bu uçlar kullanılmayacaktır. M=0 ise aritmetik işlemler yapar. M=1 ise lojik işlemler yapar. Biz burada aritmetik işlemler yapacağımızdan M=0 alacağız. Yani “M” girişini toprağa bağlayacağız. S3 S2 S1 S0 uçları ile fonksiyonun nasıl seçildiğini doğruluk tablosu üzerinde anlatacaktır. Fonksiyon seçmek demek hangi aritmetik işlemi yapacağını seçmek demektir. Yani “A+B”, “AxB”, “AxB” gibi işlemlerden hangisini yapmak istiyorsak fonksiyon seçme uçlarına onunla ilgili değerleri vermemiz gerekir.
-ALU Entegresi Blok Şeması
ŞEKİL-1: 74181 BLOK ŞEMASI
2
-DM74LS181N ALU Entegresi
ŞEKİL-2: 74181 aritmetik lojik ünite entegresi
3
2-) Evrensel Kaydedici (Univeral Register -74194-) 74194 evrensel kaydedici, sağa kaymalı kaydedici, sola kaymalı kaydedici veya paralel giriş - paralel çıkışlı kaydedici olarak çalışabilen dört bitlik yüksek hızlı bir kaymalı kaydedici entegresidir.
4
-74194 entegresinin özellikleri Resetleme işlemi: Resetleme işlemi sonucunda entegrenin tüm çıkışları “0” değerini alır. Resetleme işlemi için Şekil 5’de verilen 74194 entegresinin 1 numaralı ayağına (MR) lojik-0 uygulanır. Bu durumda diğer girişler önemsizdir. Resetleme işlemi sonucunda Q0=0, Q1=0, Q2=0, Q3=0 olur. Resetleme işlemi dışında MR=1 yapılır. Kilitleme işlemi: Kilitleme işlemi sonucunda çıkış değerleri sabitlenir. Çıkışlar hangi değeri içeriyorsa, o değeri korurlar. Kilitleme modunu geçerli kılmak için; S1=0 ve S0=0 yapılır. Kilitleme modu aktif durumdayken resetleme dışındaki diğer girişler önemsizdir. Sola kaydırma işlemi: S1=1 ve S0=0 yapılarak sola kaydırma modu seçilir. Bu mod seçildiğinde CK (clock) sinyalinin her yükselen kenarında sola kaydırma seri giriş (shift left serial input) ucuna (7 numaralı ayak) girilen bilgi bir sola kaydırılır. S1=1, S0=0 ve MR=1 iken 7 numaralı uca uygulanan bilgi, CK’nin yükselen kenarıyla Q3 (bazı kaynaklarda QD olarak gösterilebilir) çıkışına yerleşir. Verilen bilgi “1” ise Q3=1, verilen bilgi “0” ise Q3=0 olur. Bu bilgi dördüncü CK sonunda Q0 (ya da QA) çıkışına yerleşir. Sağa kaydırma işlemi: S1=0 ve S0=1 yapılarak sağa kaydırma modu seçilir. Bu mod seçildiğinde CK’nin her yükselen kenarında sağa kaydırma seri giriş (shift right serial input) ucuna (2 numaralı ayak) girilen bilgi bir sağa kaydırılır. S1=0, S0=1 ve MR=1 iken 2 numaralı uca uygulanan bilgi, CK’nin yükselen kenarıyla Q0 çıkışına yerleşir. Verilen bilgi “1” ise Q0=1, verilen bilgi “0” ise Q0=0 olur. Bu bilgi dördüncü CK sonunda Q3 çıkışına yerleşir. Paralel yükleme işlemi: Paralel yükleme işlemine paralel transfer modu da denir. S1=1 ve S0=1 yapılarak paralel girişlerdeki (P0, P1, P2, P3) bilgi, çıkışlara (Q0, Q1, Q2, Q3) aktarılır. S1=1, S0=1 ve MR=1 iken 3,4,5,6 numaralı paralel giriş uçlarına (P0, P1, P2, P3) verilen bilgi, CK’nin yükselen kenarıyla QA, QB, QC, QD çıkışlarına yerleşir. Paralel girişteki bilgiyi, paralel çıkışlardan almak için tek CK yeterlidir.
5
3-) Seri Giriş Kaydedici Entegresi (74164) 74164 Entegresinin Seri Giriş – Paralel Çıkış Olarak Kullanılması 74164 entegresi seri girişli olup sekiz adet paralel çıkışa sahiptir. Girilen seri bilgi, ilk CK’den sonra Q0 çıkışında görülür. Sonraki her CK’den sonra kayarak bir sonraki çıkışa ilerler. Sekiz bitlik bir bilginin tamamını paralel çıkışlara yüklemek için, bitlerin “0” ya da “1” durumuna göre sırasıyla seri girişe tek tek bilgi girilir ve her bitlik bilginin peşinden CK uygulanır. Sekiz adet CK’den sonra seri girişteki sekiz bitlik bilginin tamamı paralel çıkışlara yüklenmiş olur.----( MR ucunu aktif yapmak için uygulanması gereken değer “0”dır. RESET (Master Reset – MR) girişinin görevi, aktif yapıldığında entegre çıkışlarını sıfırlamaktır.)
Şekil: dm74ls164n entegresi
şekil: dogruluk tablosu
4-) D Flip Flop D (Data) tipi flip-flop, bilgi kaydetmede kullanılan bir flip-floptur ve genellikle register (kaydedici) devrelerinde kullanılır. D tipi flip-flop, JK tipi flip-floba bir “DEĞİL” kapısıeklenip girişleri birleştirilerek elde edilir. D tipi flip-flopda girişne ise, her gelen tetikleme palsi ile çıkış o olur.
5-) 7408 VE KAPISI
6
Entegre içerisinde 4 adet 2 girişli VE kapısı olan tümleşik devredir.
6-) 7404 DEĞİL KAPISI Entegre içerisinde 6 adet DEĞİL kapısı olan tümleşik devredir.
7