Flip-Flops and Related Devices Digital Concept
Topic of flip-flop • R-S flip-flop – R-S Timing Analysis การประยุกต์ใช้ RS Flip-Flops – R-S Flip-Flops แบบมีเกตควบคุม
• D flip-flop – ไอซี D-Latch
• ฟลิบฟลอบแบบกระตุ้นด้วยขอบสัญญาน – R-S ฟลิบฟลอบแบบกระตุ้นด้วยขอบสัญญาณ – D ฟลิบฟลอบแบบกระตุ้นด้วยขอบสัญญาณ
• JK Flip-Flops •
JK ฟลิบฟลอบแบบกระตุน้ ด้วยขอบสัญญาณ
ไอซี JK ฟลิบฟลอบ
• การประยุกต์ใช้ฟลิบฟลอบ – การเก็บข้อมูลแบบขนาน
การหารความถี่
วงจรนับ
S-R (Set-Reset) Latch
มีทั้งแบบ active High และ แบบ active Low
S-R (Set-Reset) Latch • เหมือนกับรู ป (b) ที่ผา่ นมา คือ เป็ นแบบ Active Low
Two possibilities for the SET operation • Subtopic goes here
มีความเป็นไปได้ 2 อย่าง ในการทาให้เกิด การทางานแบบเซต ครับ!
Two possibilities for the RESET operation • Subtopic goes here
มีความเป็นไปได้ 2 อย่างใน การทาให้เกิด การทางานแบบรีเซต ครับ!
When HIGHs and LOWs on both input • Subtopic goes here
เมื่ออินพุทเป็นสัญญาณ Highs หรือ Lows เหมือนกันทั้งสองจุด
ตารางความจริงของ SR Latch แบบ active LOW • Subtopic goes here
R-S Flip-Flops แบบ active HIGH และ active LOW • Subtopic goes here
นามาเขียนเป็ น Timing Diagram ได้ แบบนี้ • Subtopic goes here
ของตัว active LOW นะ
Application Example • Subtopic goes here
ลักษณะของไอซีฟลิปฟลอป • Subtopic goes here
Gated S-R Latch • Subtopic goes here
สั ญญาณตรงนีเ้ ป็ นบวกจึงจะให้ เอาต์ พุตออกมา ดังนั้นใช้ สัญญาณนี้ เป็ นสั ญญาณกระตุ้น
เขียน Timing Diagram ได้ ตามรูป • Subtopic goes here
Gated D Latch • Subtopic goes here
Timing Diagram of Gated D Latch • Subtopic goes here สัญญาณ กระตุ้น
เมื่อมีสัญญาณกระตุน้ เข้ามา เอาต์พตุ Q จะเป็ นไปตาม D
ตารางความจริงของ Gated D Latch
Edge-Triggered Flip-Flops • Subtopic goes here
สถานะการทางานเมือ่ มีสัญญาณนาฬิ กามากระตุ้น • Subtopic goes here
Truth table for a positive edge-triggered S-R flip-flop. • Subtopic goes here
S-R แบบมีสัญญาณนาฬิ กา • Subtopic goes here
Timing Diagram ของ S-R แบบมีสัญญาณนาฬิ กา • Subtopic goes here
S-R แบบมีสัญญาณนาฬิ กา
กระบวนการทางานในสถานะ SET
กระบวนการทางานในสถานะ RESET
D Flip-Flop • Subtopic goes here
ตารางความจริงของ D Flip-Flop แบบมี CLK • Subtopic goes here
Timing Diagram ของ D Flip-Flop แบบมี CLK • Subtopic goes here
จะเปลี่ยนแปลงเมื่อ เป็น CLK ขาขึ้น เท่านั้น
JK Flip-Flop • Subtopic goes here
การเปลีย่ นแปลงของสั ญญาณ output ขึน้ อยู่กบั CLK เมือ่ J และ K เป็ น High • Subtopic goes here
ตารางความจริงของ J-K Flip-Flop แบบมี CLK • Subtopic goes here
จาตารางนี้ให้ดี นะครับ !
Timing Diagram ของ J-K Flip-Flop แบบมี CLK • Subtopic goes here
ทางานที่ ขอบขาขึ้นลง
เพิม่ ขาที่ทางานแบบอะซิงโครนัส
Logic diagram for a basic J-K flip-flop with clock pulse
สถานการณ์ ทางานแบบ Preset Toggle และ Clear
Logic symbol for the 74AHC74 ใน Program Breadboard เป็นแบบนี้นะลองดูได้
Logic symbols for the 74HC112 ใน Program Breadboard เป็นแบบนี้นะลองดูได้
Timing Diagram for the 74HC112 • Subtopic goes here
Flip-Flop Operating Characteristics • Subtopic goes here
Propagation delays
Flip-Flop Operating Characteristics • Subtopic goes here
Propagation delays, preset input to output and clear to output PRE แล้วได้ output เป็ น “1” CLR แล้วได้ output เป็ น “0”
Set-up (ts) time of D flip-flop • Subtopic goes here
Hold time (th) of D flip-flop • Subtopic goes here
• Subtopic goes here
Flip-Flop Application Parallel Data Storage
Application : Frequency Division • Subtopic goes here
วงจรหารสี่ • Subtopic goes here
วงจรหารแปด • Subtopic goes here
Timing Diagram ของวงจรหารแปด
วงจรนับ Counting
วงจรนับ Counting • Subtopic goes here
Timing Diagram ของวงจรนับ Counting
นับ 0-1-2-3-4-5-6-7… ดุด้วยนะจะมีการเปลีย่ นแปลง เมือ่ เป็ น CLK ขาลงเท่ านั้น
Thank You