ALL PROGRAMMABLE ABSTRACTIONS 計畫 All Programmable Abstractions 抽象化計畫提升了硬體設計人員的生產力，並協助系統和軟體 開發人員直接利用 All Programmable FPGA、SoC 和 3D IC 元。賽靈思與其產業聯盟計畫成員 現在皆可支援結合各種軟體、模型、平台和 IP 式 的設計環境。這些軟體和系統級的編程抽象 化方法補足了各種以硬體為主的 IP 整合和 C 語言設計的編程抽象化；就複雜的 FPGA 和 SoC 開發而言，系統編程抽象化的開發時程和傳統的 RTL 設計流程相比，設計生產力速度提升了 15 倍以上。 軟體工程師： 運用 C/C++ 和 OpenCL 實現軟體級系統 運用 QEMU 和 Cadence 實現硬體級虛擬化 系統工程師： 運用 MathWork 的 Simulink 實現模型式設計 採用 NI CompactRIO 控制器和 LabVIEW 實現平台式設計 硬體工程師：
利用 Vivado 高階合成技術建置 C 語言 IP
以 VIVADO IP 整合器實現模組式 IP 整合
運用 C/C++ 和 OpenCL 實現軟體級系統 目前賽靈思正與早期採用的客戶攜手開發一個全新的系統級的異質平行編程環境，在完善的 Eclipse 綜合開發環境中充分發揮 C/C ++ 和開放式運算語言(OpenCL ® ) 抽象化的優勢。 這個全新的開發環境提供適用於特定市場的函式庫，能有效提升經過驗證和運用賽靈思 All Programmbale 元件的異質系統生產力，也可滿足系統設計師、軟體應用程式開發人員和需要平 行運算架構的設計人員之需求，可提升系統效能、降低物料清單 (BOM) 成本、減少整體功耗， 並可追趕上 ASSP、DSPs 和 GPUs 的開發時間。如需瞭解更多關於賽靈思軟體級系統的實現， 敬請聯繫賽靈思台灣銷售團隊。
運用 QEMU 和 Cadence 實現硬體級虛擬化 為了加速 Zynq-7000 All Programmable SoC 和 MicroBlaze™處理器的軟體開發，賽靈思已開 發了 Quick Emulator (QEMU)的開放原始碼虛擬機器，可模擬各種系統硬軟體介面。能提早在 系統開發前期即完成軟體開發，可帶來更高的生產力和持續不斷的軟硬整合驗證。如欲瞭解更 多相關資訊，請瀏覽 這裡。
此外，賽靈思也與 Cadence® Design Systems 合作，鎖定 Zynq-7000 All Programmable SoC 提 供虛擬化系統平台。當設計團隊一起運用這虛擬化平台與賽靈思軟體開發套件 (SDK) 時，能夠 達成真正的同質化與異質化多元處理器設計與除錯功能，可將系統開發時程縮短數月。如欲瞭 解更多相關資訊，請瀏覽 這裡。
運用 MathWorks 的 Simulink 實現模型式設計 採用 MATLAB 和 Simulink 為 Zynq 平台建立模型式設計 MATLAB™ 和 Simulink™可讓軟體開發人員和硬體工程師進行應用設計、模擬和驗證。最新版 本的軟體可協助設計人員運用 Zynq-7000 All Programmable SoC 進行各項設計。MathWorks 提供指南式設計流程，讓使用者可將演算法區分為軟體和硬體，然後針對採用 HDL Coder™的 可編程邏輯產生 HDL® 程式碼，以及針對採用 Embedded CoderdARM 處理器產生 C 語言程式 碼。MathWorks 模型式設計實現了全新等級的自動化，如欲瞭解更多相關資訊，請瀏覽這裡。 採用 DSP 系統建置器實現模型式設計 Vivado® 設計套件系統版本包含為 DSP 設計的系統建置器，這是領先業界的高階系統工具；相 較於傳統的 RTL，賽靈思的 DSP 系統建置器僅需極短時間就能創造出量產等級的 DSP 演算法， 而且能夠協助開發人員運用 MATLAB 和 Simulink 提供的業界最先進的 All Programmable 系統 模型建置技術順利地整合算術型函數、SmartCore™ IP 模組、客製化 RTL、C 語言 Vivado HLS 模組以及自動化代碼生成，進而加快高度平行運算系統之開發速度。如需瞭解更多關於 Vivado® 設計套件、為 DSP 設計的系統建置器技術，請瀏覽這裡。
使用 CompactRIO 控制器和 LabVIEW 創造平台式設計 嵌入式系統設計人員使用 LabVIEW 和 National Instruments (NI) 的可重配置 I/O(RIO)硬體將傳 統的 RTL 設計的複雜度進行高層次的抽象化，免除了因部署目標應用建置作業系統、驅動程式
和中介軟體等曠日廢時的作業。國家儀器為嵌入式設計建立了平台式的方案，其中包括了現成 的可重配置的硬體和直覺式的圖形程式介面。只需點擊一下，NI LabVIEW 2013 開發環境即可 在 NI 的目標應用上進行編譯、除錯和部署各種為處理器或可編程邏輯而編寫的應用程式，且支 援多款賽靈思 All Programmable 元件。NI 為其超過 60 個可部置目標應用的平台選用賽靈思 All Programmable SoCs 和 FPGA 做為 RIO 運算核心。如需瞭解該流程的更多資訊，請瀏覽 這裡。
運用 Vivado 高階合成 (Vivado HLS) 技術建置 C 語言 IP 現今無論是無線、醫療、國防和消費性等應用領域使用的高階演算法比以往的更為複雜。Vivado 設計套件和 Vivado HLS 技術可將 C、C++和 System C 程式碼直接導入 Xilinx All Programmable 元件，無需手動建置 RTL 即可加速 IP 的建置。Vivado 高階合成 HLS 技術為系統及設計師提供 了更快速的 IP 建置方法。如需瞭解更多關於 Vivado 設計套件、Vivado 高階合成(Vivado HLS) 技術，請瀏覽這裡。
用 Vivado IP 整合器整合 IP 模塊 為了加快運用 All Programmable 元件建置高度整合和複雜的設計，Vivado 設計套件目前正提 供一款智慧型的 Vivado IP 整合器 (Vivado IPI) 。IP 整合器(IPI) 提供圖形化的 TCL 語言、自 動建構校正功能和以 IP 和以系統為中心的設計開發流程。 設計團隊可在介面層上快速組裝複雜系統，並可充分運用 Vivado 來確保設計和 IP 均能正確配 置。Vivado IPI 內建自動化介面、元件驅動程式和位址映照功能，可加速系統的設計組裝。從設 計概念到實際除錯從未像現在如此快速。