Электронные компоненты №1_2010

содержание

№1/2010 25 Дженифер Стефенсон Решение проблемы метастабильности в цифровых системах на базе FPGA

РЫНОК 8 Xilinx два года спустя: хорошие продажи, обнадеживающие перспективы 11 «ЭлектронТехЭкспо-2010» — выбирай надежных партнеров!

30 Гленн Штайнер, Дэн Айсаакс Встраиваемые FPGA-платформы для обработки данных

РАЗРАБОТКА И КОНСТРУИРОВАНИЕ

18 Илья Усанин Программаторы для серийного производства компании Elnec

39 Илья Тарасов Применение новых семейств FPGA Virtex-6 и Spartan-6 фирмы Xilinx

ПЛИС И СБИС 20 Владимир Шалтырев, Игорь Шагурин Структурная модификация процессорных СФ-блоков для систем на кристалле, реализуемых на базе FPGA

СЕТИ И ИНТЕРФЕЙСЫ 43 Виктор Охрименко Широкополосная PLC-технология: проблемы и решения. Часть 1

журнал для разработчиков

35 Алексей Бумагин, Алексей Гондарь, Михаил Куляс, Александр Руткевич, Владимир Стешенко, Аль-Мехди Тайлеб, Григорий Шишкин Самосинхронные схемы. Особенности и преимущества

14 Владимир Кондратьев Методы теплового расчета микросхем и дискретных устройств силовой электроники. Часть 2

Руководитель направления «Разработка электроники» и главный редактор Леонид Чанов; ответственный секретарь Марина Грачёва; редакторы: Елизавета Воронина; Виктор Ежов; Екатерина Самкова; Владимир Фомичёв; Леонид Чанов; редакционная коллегия: Валерий Григорьев; Иван Покровский; Борис Рудяк; Владимир Фомичёв; Леонид Чанов; реклама: Антон Денисов; Ольга Дорофеева; Елена Живова; распространение и подписка: Марина Панова, Василий Рябишников; вёрстка, дизайн: Александр Житник; Михаил Павлюк; директор издательства: Михаил Симаков Адрес издательства: Москва,115114, ул. Дербеневская, д. 1, п/я 35 тел.: (495) 741-7701; факс: (495) 741-7702; эл. почта: elecom@ecomp.ru, www.elcp.ru ПРЕДСТАВИТЕЛЬСТВА: Мир электроники (Самара): 443080, г. Самара, ул. Революционная, 70, литер 1; тел./факс: (846) 267-3139, 267-3140; е-mail: info@eworld.ru, www.eworld.ru. Радиоэлектроника: 620107, г. Екатеринбург, ул. Гражданская, д. 2, тел./факс: (343) 370-33-84, 370-21-69, 370-19-99; е-mail: info@radioel.ru, www.radioel.ru. ЭЛКОМ (Ижевск): г. Ижевск, ул. Ленина, 38, офис 16, тел./факс: (3412) 78-27-52, е-mail: office@elcom.udmlink.ru, www.elcompany.ru. ЭЛКОТЕЛ (Новосибирск): г. Новосибирск, м/р-н Горский, 61; тел./факс: (3832) 51-56-99, 59-93-31; е-mail: info@elcotel.ru, www.elcotel.ru. Издательство «Электроника инфо» (Минск): 220015, г. Минск, прз. Пушкина, 29 Б; тел./факс: +375 (17) 251-6735; е-mail: electro@bek.open.by, electronica.nsys. by. IMRAD (Киев): 03113, г. Киев, ул. Шутова, д. 9, оф. 211; тел./факс: +380 (44) 495-2113, 495-2110, 495-2109; е-mail: imrad@tex.kiev.ua, www.imrad.kiev.ua Журнал включен в Реферативный журнал и Базы данных ВНИТИ. Сведения о журнале ежегодно публикуются в международной справочной системе по периодическим и продолжающимся изданиям «Ulrich’s Periodicals Directory». Использование материалов возможно только с согласия редакции. При перепечатке материалов ссылка на журнал «Электронные компоненты» обязательна. Ответственность за достоверность информации в рекламных объявлениях несут рекламодатели. Индекс для России и стран СНГ по каталогу агентства «Роспечать» — 47298, индекс для России и стран СНГ по объединенному каталогу «Пресса России. Российские и зарубежные газеты и журналы» — 39459. Свободная цена. Издание зарегистрировано в Комитете РФ по печати. ПИ №77-17143. Подписано в печать 03.01.2010 г. Учредитель: ООО «ИД Электроника». Тираж 3000 экз. Изготовлено ООО «Группа Море». г. Москва, Хохловский пер., д. 9. Тел.: +7 (495) 917-80-37.

Электронные компоненты

www. elcp.ru

50 Сергей Пономарев Повышение точности синхронизации с помощью прозрачных часов

БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ 53 Юлий Крылов, Владимир Тихонов, Нина Шарук Беспроводной доступ последней мили

СВЕТОТЕХНИКА И ОПТОЭЛЕКТРОНИКА 58 Том Рибарих Применение схем электронного балласта в резонансных источниках питания СОДЕРЖАНИЕ

4

ЭЛЕКТРОПРИВОД 62 Станислав Флоренцев, Дмитрий Изосимов, Иван Усс, Лев Макаров, Андрей Зайцев Тяговый электропривод в гибридных транспортных средствах. Часть 3

МИКРОКОНТРОЛЛЕРЫ И DSP 66 Павел Осипенко Микропроцессоры для космических применений

WWW. ELCP.RU

ГЕНЕРАТОРЫ И СИНТЕЗАТОРЫ СИГНАЛОВ 70 Джеймс Уилсон Выбор системы синхронизации: кварц или тактовый генератор?

ПОСЛЕ РАБОТЫ 72 Александр Каменский Цифровой запоминающий USB-осциллограф ВМ8021 75 Клеменс Валенс Как подключить внешнее устройство к ПК 77 НОВЫЕ КОМПОНЕНТЫ НА РОССИЙСКОМ

РЫНКЕ

contents # 1 / 2 0 1 0

E L E C T R O N I C CO M P O N E N T S #1 2010

8 Two Years Later: Good Sales and Reassuring Prospects of Xilinx 11 Choose Reliable Partners at ElectronTechExpo-2010

DESIGN AND DEVELOPMENT 14 Vladimir Kondratiev Thermal Design for Power Devices. Part 2 18 Ilya Usanin Programmators for Serial Production from Elnec

FPGA AND VLSIC 20 Vladimir Shaltyrev and Igor Shagurin Structural Modification of IP for FPGA-based SoC 25 Jennifer Stephenson Don't Let Metastability Cause Problems in Your FPGABased Design 30 Glenn Steiner and Dan Isaacs Embedded FPGA Processing Platforms 35 Alexey Bumagin, Alexey Gondar, Mikhail Kulyas, Alexander Rutkevich, Vladimir Steshenko, Ali-Mehdi Taileb and Grigory Shishkin Self-synchronizing Circuits. Features and Advantages 39 Ilya Tarasov New Families of FPGA Virtex-6 and Spartan-6 from Xilinx

NETWORKS AND INTERFACES 43 Victor Okhrimenko Broadband PLC Technology: Issues and Solutions.

Part 1

50 Sergey Ponomarev Using Transparent Clocks to Improve System Time Synchronization Accuracy

WIRELESS 53 Yuly Krylov, Vladimir Tikhonov and Nina Sharuk Last Mile Wireless Access

LIGHTING AND OPTOELECTRONICS 58 Tom Ribarich Electronic Ballast Circuits Enhance Resonant-mode Power Supplies

DRIVES 62 Stanislav Florentsev, Dmitry Izosimov, Ivan Uss, Lev Makarov and Andrey Zaitsev Traction Motor in Hybrid Vehicles. Part 3

MCU AND DSP 66 Pavel Osipenko Microprocessors for Cosmic Applications

OSCILLATORS 70 James Wilson When to Use a Clock vs. an Oscillator

AT LEISURE 72 Alexander Kamensky ВМ8021 Digital USB Storage Oscilloscope 75 Clemens Valens Plugging External Device to PC 77 NEW

COMPONENTS IN THE RUSSIAN MARKET Электронные компоненты №1 2010

5 СОДЕРЖАНИЕ

MARKET

Компании:

ПРОИЗВОДИТЕ ЛИ, ДИС ТРИБЬЮТОРЫ, ПОС ТАВЩИКИ

47 ARM 7 EEMB 2-я обл. Digi-Key 31 Microchip Technology Corp.

21 Texas Instruments

27 Гамма Плюс, ООО 24 Гранит-ВТ, ЗАО Спб 71 Компэл, ЗАО 9 Инлайн Груп, ЗАО 4-я обл. Макро Групп, ООО 73 Мастер Кит 13 МТ-Систем, ООО 51 Неон, ООО

6

59, 61, 63 Платан Компонентс, ЗАО СОДЕРЖАНИЕ

57 Примэкспо, ООО 29 Политекс, ООО 38 Радиокомп, ООО 4 Резонит, ООО 33 Симметрон, ЗАО 67 СМП, ООО 19 Терраэлектроника, ООО 45 Электроконнект, ООО 37 Элитан, ЗАО 1 Элтех, ООО

WWW. ELCP.RU

XILINX ДВА ГОДА СПУСТЯ: ХОРОШИЕ ПРОДАЖИ, ОБНАДЕЖИВАЮЩИЕ ПЕРСПЕКТИВЫ Два года назад наш журнал (см. ЭК1, 2008) рассказал о положении дел в компании Xilinx на момент вступления в должность исполнительного директора и президента фирмы Моше Гаврилова (Moshe Gavrielov). Мы встретились с Андреасом Шеффером (Andreas Scheffer), директором по продажам в Центральной Европе, чтобы узнать у него, что удалось компании сделать за это время, каково ее положение в нынешней рыночной ситуации, каковы перспективы развития программируемых ИС.

РЫНОК

8

А.Ш. Два года назад мы стали свидетелями вступления в силу принципа Programmable Imperative. Те общие тенденции в разработке устройств, которые установились после кризиса 2001 г., превратились в настоятельные требования после экономической рецессии 2008 г., суть которых в том, чтобы делать больше за счет меньших усилий. Кроме того, разработчикам новой продукции поручено создавать такую продукцию, у которой, несмотря на повышенную функциональность, лучшая цена и меньшая рассеиваемая мощность. На раннем этапе развития индустрии FPGA программируемая логика чаще всего использовалась в периферийных блоках системы, объединяя связующие логические схемы в подсистеме ввода/вывода или во вторичных системах управления. В настоящее время FPGA переместились в центральную часть системы. Даже если FPGA играют вспомогательную роль в отношении центрального процессора или DSP, они могут выполнять многие специализированные функции благодаря высокой производительности и функциональности. Кроме того, применение FPGA изменяет и сам процесс разработки системы с помощью ИС. Переход на FPGA выгоден в финансовом аспекте. Применение FPGA позволяет в большей мере снизить стоимость разработки, чем любой заказной метод. Таким образом, нам удалось на практике реализовать две ведущие технологии FPGA. В феврале 2009 г. Xilinx представила семейство 40-нм FPGA

Рис. 1. Платформы Xilinx Targeted Design Platforms позволяют на любом уровне осуществлять инновационные разработки

WWW.ELCP.RU

Virtex® 6 для мощных высокоскоростных вычислительных приложений на основе СнК, а также семейство 40-нм FPGA Spartan® 6 для приложений, в которых стоимость, производительность и размеры являются ключевыми факторами. Продажи наших 40- и 45-нм платформ быстро выросли. Ожидается, что к апрелю 2010 г. — концу финансового года — продажи превысят 10 млн долл. Каждое семейство этих микросхем служит основой платформ для проектирования Xilinx Targeted Design Platforms, которые позволяют разработчикам программного и аппаратного обеспечения сообща использовать открытые стандарты, общие методологии проектирования, средства разработки и платформы для поддержки выполнения программ. Благодаря этим платформам у инженеров появилась возможность выбирать готовые варианты построения системы из множества опций. К числу данных опций относятся следующие: базовая платформа (кремний, IP, логика, платы, образцы разработки); область применения (обработка данных во встраиваемой системе, DSP, логика, платы расширения FPGA Mezzanine Cards), ориентированные на рынок инновации (IP, заказные средства и платы), а также приложения (см. рис. 1).

— Как вы преодолеваете кризис? Какие антикризисные меры прилагает ваша компания? Каковы финансовые показатели 2008—2009 гг.?

— Этот кризис вызван снижением покупательной способности, что не отразилось в такой степени на Xilinx или на производстве программируемых логических устройств (ПЛУ) как на других полупроводниковых компаниях за счет ограниченного использования нашей продукции в бытовой электронике. У нас очень хорошие показатели продаж на таких растущих рынках конечной продукции как военная техника и беспроводная связь, послуживших нам в качестве драйверов роста. С точки зрения перспектив развития цепочки поставок, производство ПЛУ извлекло

выгоду из намного лучше организованного управления складскими запасами, чем в предыдущие кризисы. Складские запасы Xilinx никогда значительно не отличались от запланированных нами объемов. В то же время объемы продукции на складах дистрибьюторов и контрактных производителей оставались достаточно небольшими. Нынешнее состояние экономики как никогда лучше складывается в пользу потребления программируемых кристаллов. Наша доля продаж ASIC и ASSP увеличивается на рынке конечной продукции, в т.ч. в сегментах промышленной электроники, беспроводной связи, бытовой техники, автомобильной электроники и аэрокосмической техники.

– Возможности роста нашей компании основаны на таких сегментах рынка как промышленная обработка изображений и машинное зрение, управление перемещением и робототехника, системы-помощники водителя для обнаружения объектов на дороге, а также цифровые дисплеи следующего поколения. Недавно нам удалось получить ключевые заказы во всех этих сегментах рынка за счет низкой стоимости, обеспеченной применением 45-нм технологии или интеграции функций высокоскоростных последовательных трансиверов, что все больше привлекает наших клиентов.

– Беспроводная связь — другая сфера приложений, где нам однозначно удается быть первыми благодаря ASIC и ASSP. – В области бытовой и автомобильной электроники — наиболее критичных к стоимости приложений — мы соревнуемся (и выигрываем) за счет тех же ASIC и ASSP. – Наш бизнес более чем удвоился в сегменте аэрокосмической электроники за последние четыре года, далеко превзойдя рост продаж логических

— Расскажите, пожалуйста, о деятельности дизайн-центров компании. Их общее число изменилось за прошедшее время? Как они географически распределены? Каков их бюджет?

— В настоящее время у Xilinx имеется девять дизайн-центров — в СанХосе, Колорадо, Портленде, Гренобле, Дублине, Эдинбурге, Хайдарабаде, Сингапуре и в Торонто. Научно-исследовательская деятельность Xilinx в основном направлена на разработку новых ИС, создание программных средств автоматизации проектирования, разработку логических IP-ядер, освоение современных технологий полупроводникового производства с перспективой дальнейшего снижения стоимости продукции, повышения производительности и целостности сигнала, снижения энергопотребления ПЛУ. В результате этой деятельности мы за последние несколько лет вывели

на рынок семейства Virtex 6, Virtex 5 и Spartan 6. Кроме того, мы усовершенствовали IP-ядра и представили новые версии нашего пакета разработки ISE Design Suite. Мы расширили сотрудничество с фаундри-поставщиками в разработке 65-, 45- и 40-нм КМОП-технологии и стали первой компанией в производстве ПЛУ, осуществившей серийные поставки 65- и 45-нм FPGA. Мы продолжим разработку новой продукции, позволяющей создавать экономичные решения. В 2009, 2008 и 2007 гг. расходы на научно-исследовательскую деятельность составили 355,4, 358,1 и 388,1 млн долл., соответственно. Мы считаем, что техническое лидерство и инновации являются основой наших дальнейших успехов, и потому будем поддерживать высокий уровень инвестиций в это направление деятельности компании. К марту 2009 г. количество зарегистрированных патентов США нашей компании составило более 2000, при этом свыше 750 патентных заявок, связанных с нашей фирменной технологией, будут

рассмотрены. Мы принимаем также активное участие в регистрации патентов в таких дополнительных областях как цепи, программное обеспечение, архитектура микросхем, системное проектирование, методология тестирования и другие технологии, относящиеся к ПЛУ. Мы заключили лицензионное соглашение с некоторыми фирмами на использование некоторой части патентов из портфеля компании, а также получили лицензии на патенты третьих фирм.

— Какова рыночная доля продаж FPGA в России и как изменился объем продаж в 2008—2009 гг.?

— В течение ряда последних лет Россия быстро освоила технологию FPGA, а рост объема потребляемых микросхем превысил аналогичный показатель в большинстве других стран этого региона. Этот рост базируется на сильных рынках промышленной электроники и устройств связи и в настоящее время наблюдается на таких развивающихся рынках как высокопроизводительная вычислительная техника. Россию также

Таблица 1. Относительный рост чистых доходов Xilinx на конечном рынке II-й кв.

I-й кв.

II-й кв. Кв. 2010 г./ 2010/2009 гг.

2010 ф.г. 2010 ф.г. 2009 ф.г. кв. 2009 г. Связь 46 49 43 4 –8 Промышленная электроника и др. сегменты 31 31 32 9 –17 Бытовая и автомобильная электроника 16 14 17 27 –22 Обработка данных 7 6 8 31 –20

Рост, %

Электронные компоненты №1 2010

9 РЫНОК

ASIC и ASSP на этом рынке, который, по сути, был вялым.

Xilinx — мировой лидер по поставкам программируемых платформ, объем продаж которых в 2009 г. составил 1,825 млрд долл. Доля рынка ПЛУ нашей компании — более 50%, по данным аналитического агентства iSuppli Corp. Эти успехи позволили нам с 2000 г. диверсифицировать инвестиции и удержать лидерство на рынке ПЛУ.

затронул мировой экономический кризис, но мы уверены, что в долгосрочной перспективе потребность в FPGA в России продолжит быстро увеличиваться, и мы обеспечим эту потребность за счет сильной технической поддержки благодаря нашим замечательным партнерам — компаниям Silica и Inline.

— В этом году многоядерные DSP, наконец, были утверждены в качестве стандарта для разработки. Данные устройства получают все большую рыночную долю. Некоторые специалисты даже предсказывают полную замену FPGA этими DSP. Что Вы думаете по этому поводу?

— Независимый анализ показывает, что FPGA обладают значительно большей производительностью и меньшим энергопотреблением, по сравнению с DSP. Тесты по определению соотношения цена/производительность показывают, что в некоторых приложениях у FPGA этот показатель в 30 раз выше. Независимый анализ показал следующее.

– Трудности, связанные с использованием программного обеспечения для многоядерных систем, преодолеваются нелегко. Применение многоядерных ЦП жестко обусловлено ограничениями со стороны средств разработки.

– FPGA обладают мощным быстродействием, а также преимуществами по показателю цена/производительность. Разработка на основе инструментов MathWorks и C-to-Gate позволяет инженерам, не знакомым с языком RTL, в полной мере воспользоваться его преимуществами при создании высокопроизводительных DSP-приложений.

– Вообще говоря, усилия, необходимые для реализации методологии высокоуровневого проектирования с использованием таких языков как С или MATLAB, в целом эквивалентны усилиям, требующимся для реализации алгоритма даже на одном (не говоря уже о двух) ядре DSP. При этом в случае применения FPGA достигается 30-кратное преимущество в производительности из расчета на доллар. РЫНОК

10

— Пожалуйста, расскажите о новых процессорных платформах. Вы представите их в 2010 г.?

— У Xilinx имеется собственное решение на основе программного процессора, которое было принято многими рынками конечной продукции. Устройство MicroBlaze™ представляет собой 32-разрядное RISC-ядро программного процессора с Гарвардской архитектурой и мощным набором инструкций, оптимизированным для встраиваемых приложений. Благодаря этому решению появляется большая гибкость при выборе сочетания периферии, памяти и функций

WWW.ELCP.RU

интерфейса, что в совокупности даст именно требуемую систему при самой ее низкой стоимости на одной FPGA. В состав комплекта разработки для встраиваемых систем EDK (Embedded Development Kit) входит MicroBlaze, все поддерживающие ядра IP, а также средства и графический интерфейс пользователя для построения встраиваемых систем на основе FPGA. Комплект EDK является частью пакета ISE Design Suite — пакета программирования от Xilinx. Наша компания продолжает разработку процессорной подсистемы MicroBlaze для следующих семейств FPGA. Кроме того, в октябре 2009 г. Xilinx и ARM подписали договор, в соответствии с которым компания Xilinx получила лицензию на IP-процессор ARM Cortex; стала использовать ядро ARM; договорилась о разработке технологии связи ARM® AMBA® следующего поколения. Этот договор выходит за рамки стандартного лицензирования процессорного ядра, т.к. включает использование компанией Xilinx физического IP-блока и двухстороннее обязательство сообща работать над определением следующей версии спецификации AMBA, де-факто являющейся промышленным стандартом для связи внутри кристалла. Для Xilinx это обязательство является важной составляющей успеха платформы Targeted Design Platform. В феврале 2009 г., когда Xilinx заявила о стратегии Targeted Design Platform при появлении 40-нм Virtex 6 и 45-нм Spartan 6 семейств FPGA, была подчеркнута важность IP-стандартизации и поддержка экосистемы как основы для успешной реализации СнК с использованием FPGA. Сотрудничество с компанией ARM отражает намерения Xilinx инвестировать в развитие этих двух областей.

— В каких направлениях технологических решений вам удалось добиться наиболее серьезных достижений за последние два года?

— Международный комитет по определению основных тенденций развития полупроводниковой промышленности — International Technology Roadmap for Semiconductors (ITRS) — в 2008 г. определил стоимость труда, затраченного на проект, как произведение стоимости единицы труда на сложность проекта, деленное на производительность разработчика. В соответствии с законом Мура, распространяющегося в т.ч. на семейства FPGA Virtex 6 и Spartan 6, у разработчиков появилась возможность создавать более сложные проекты. Для учета стоимости затраченного на проект усилий Xilinx уделяет основное внимание производительности труда разработчиков. В этой связи большое значение имеет появление на рынке платформ Targeted

Design Platforms, которые сочетают в себе набор персональных инструментов и IP-блоки (логическое проектирование, проектирование встраиваемых систем, DSP, программного обеспечения и проектирование на системном уровне), а также масштабируемые платы для разработки с платами расширения FMC, отвечающие специфическим потребностям рынка, и с образцами для разработки, позволяющими быстро пройти этапы проектирования и сосредоточиться на создании добавленной стоимости. Этот новый подход к проектированию на основе FPGA позволяет буквально с нуля начать проект, ускорить разработку продукта и снизить трудозатраты. В результате FPGA стали использоваться в большем числе приложений и находят все больший спрос.

— Каково соотношение между расходами на проектирование ПО и оборудования, IP-ядер и средств проектирования?

— За 2009 ф.г. Xilinx потратила 19,5% своих доходов на научно-исследовательскую деятельность. Примерно 40% своего бюджета наша компания вкладывает в средства проектирования и в IP. Около 400 инженеров принимает участие в разработке этих средств, IP-ядер, плат и решений. Средства проектирования встраиваются в «индивидуальные» пакеты для разработчиков логики, DSP, встраиваемых процессоров и высокоскоростных последовательных блоков связи. Кроме того, Xilinx расходует миллионы долларов на поддержание экосистемы сторонних фирм, предоставляя программное обеспечение и поддержку партнерам по Альянсу, которые поставляют средства разработки, IP, платы и поддержку нашим заказчикам.

— Не могли бы Вы рассказать о мероприятиях, которые планирует компания в 2010 г.?

— Несмотря на то, что мы окончательно не составили календарный план мероприятий на 2010 г., наши партнеры в лице компаний Silica и Inline проведут семинары и примут участие в отраслевых выставках и конференциях. Обе эти компании оказывают поддержку по продуктам FPGA и CPLD, а также по средствам проектирования нашей компании. Помимо того, Inline является авторизованным тренинг-партнером (ATP) Xilinx, обеспечивая техническое обучение заказчиков с использованием новейших обучающих материалов. Xilinx также осуществляет поддержку в соответствии с университетской программой, благодаря которой студенты многих широко известных учебных заведений России имеют возможность научиться тому, как вести разработку на основе FPGA.

«ЭлектронТехЭкспо-2010» — выбирай надежных партнеров! С 20 по 22 апреля 2010 г. в Москве в МВЦ «Крокус Экспо» пройдет выставка технологического оборудования «ЭлектронТехЭкспо». Завершение рецессии и новый подъем во всех отраслях экономики, прогнозируемый экспертами, вновь делают актуальным вопрос об активной модернизации российских производственных мощностей — в том числе и в сфере радиоэлектроники. Изготовители технологического оборудования для производства электроники получают возможность предлагать рынку новую, более совершенную технику. Уникальную площадку для встреч, переговоров и налаживания контактов между поставщиками и потребителями технологического оборудования предоставляет выставка «ЭлектронТехЭкспо-2010». Президент России Дмитрий Медведев подчеркнул, что кризис не меняет приоритетов Правительства страны, одним из которых является задача всестороннего обновления и совершенствования отечественной радиоэлектронной промышленности. Выполнение этой задачи невозможно без глобального обновления парка технологического оборудования и, соответственно, без существенных инвестиций. Премьер-министр России Владимир Путин отметил: «Бюджет сохранит свою роль важнейшего инструмента стимулирования и модернизации экономики. Будет продолжено выполнение программ развития инфраструктуры, создания инновационных производств, в связи с чем предусматривается выделение средств в объеме 1,6 трлн руб.». В частности, по словам руководителя Правительства, 240 млрд руб. будет направлено на реализацию программ поддержки высокотехнологичных отраслей производства, включая Федеральную космическую программу — 67,2 млрд руб., на развитие Росатома — 53 млрд руб, ГЛОНАССа — 27,9 млрд руб., гражданской авиационной техники — 22,5 млрд рублей, на реализацию программы цифрового телерадиовещания — 10,8 млрд руб. Продолжится и реализация мероприятий Федеральной целевой программы «Развитие электронной компонентной базы и радиоэлектроники» на 2008—2015 гг., для реализации которой из бюджета планируют выделить около 110 млрд руб. Выполнение положений этого документа невозможно без создания и обновления российских производств в сфере радиоэлектроники. Таким образом, модернизация таких предприятий является государственной задачей и получает государственную поддержку. Заместитель министра промышленности и торговли РФ Юрий Борисов отметил: «В настоящее время продолжается реализация ФЦП радиоэлектронного профиля, по которым Минпромторг России является заказчиком: «Развитие электронной компонентной базы и радиоэлектроники», «ГЛОНАСС», «Развитие ОПК…» и ряда других. Несмотря на финансовый кризис, удалось сохранить основные объемы производства. В 2010 г. планируется продолжить работы по основным приоритетным направлениям электроники». По мнению генерального директора ОАО «Российская электроника» Андрея Зверева, «электронная отрасль — это высокоприбыльный сектор экономики со стабильным и быстро растущим спросом. На один вложенный в электронику рубль отдача в конечном продукте достигает 100 руб. К тому же, мировой рынок высокотехнологичной электронной продукции оценивается в 3,5—4 трлн долл.».

И те, кто сегодня воспользуется моментом для обновления производства, завтра войдут в число лидеров отрасли. Эта же ситуация открывает большие возможности перед поставщиками оборудования. Возможность представить последние производственные новации предоставляет выставка «ЭлектронТехЭкспо», проходящая одновременно с крупнейшей в России и Восточной Европе выставкой электронных компонентов «ЭкспоЭлектроника». На общей площадке соберутся как ведущие изготовители и поставщики высокотехнологичного оборудования и материалов для производства электроники, так и крупнейшие потребители этой продукции. Крупнейшие компании — лидеры этого рынка — уже сегодня заявили о намерении участвовать в «Элек тронТехЭкспо». Среди них такие мировые бренды как Agilent Technologies, Rohde & Schwarz, Tektronix, Fluke, Ceramtec, Treston Oy, National Instruments, Heraeus Materials, JTAG Technologies, PKC Group и т.д. Свои экспозиции представят крупнейшие поставщики технологического оборудования: «Остек», «РТС Инжиниринг», «Диполь», «Совтест АТЕ», «Клевер Электроникс», «НПП Эсто», «Завод Спецтехоборудование», «ЭСТ-СМТ», «Ай Ви Тек Элек троникс», «Иммертехник», «Рязанский проектно-технологический институт», «Альтоника», «Петрокоммерц», «Евроинтех», «Миллаб», «Санкт-Петербургский центр Элма», «КБТМОМО» и т.д. Приедут на выставку и поставщики материалов: «Химснаб», «МЭФ Оникс», «Инженерные Технологии», «БМП Кемикал», «Гефесд», «Вакер Хеми Рус», а также производители контрольно-измерительных приборов: «Прист», «Эликс», «Аргус Икс», «Мастер Тул», «Лайнтест», «Дарском», «Электрейд М», «Серния», «Спринг Электроникс», «Эликс», «Евроинтех» и т.д. В сложившейся экономической ситуации участие в выставке не только принесет практическую пользу, но и станет имиджевой акцией, направленной на укрепление лидерских позиций на рынке. Ведь недаром слоган предстоящей выставки звучит так: «Хочешь выиграть — выбирай надежных партнеров». В этом секторе экономики многолетние партнерские отношения имеют особую ценность, т.к. помимо установки и наладки приобретенного оборудования требуется своевременное и комфортное обслуживание техники специалистами самого высокого

Электронные компоненты №1 2010

11

уровня. Об этом говорят и постоянные участники проекта «ЭлектронТехЭкспо-2010». «Участие в выставке — возможность еще раз показать партнерам и конкурентам, что компания уверенно стоит на ногах. А тот факт, что в кризис не все участвуют в выставках, очень выгоден с точки зрения привлечения новых клиентов от конкурентов», — таково мнение А. Иванова, технического маркетингового консультанта JTAG Technologies B.V. по России и СНГ. «Fluke как компания-производитель целью участия в выставке считает не только получение новых контактов, но и понимание того, что думают конечные пользователи о наших приборах. Понимание интересов конечного потребителя важно с маркетинговой точки зрения. Учитывая сегодняшнюю мировую ситуацию, не стоит ждать от выставки моментальной отдачи. Участие в выставке — это, в первую очередь, инвестиции в свой бизнес в долгосрочной перспек тиве», — добавляет П. Литвина, маркетолог представительства Fluke в России. Участие в выставке — это не только работа на стратегическую перспективу и имидж. По свидетельству экспо-

нентов прошлых лет, это еще и прекрасная возможность для появления новых контактов, обсуждения возможностей сотрудничества, профессионального общения. «Принимая во внимание общую экономическую ситуацию, мы не ожидали от выставки многого. Но ни одно из опасений не оправдалось, и количество клиентов, которые посетили наш стенд, оказалось достаточно высоким. Кроме того, мы отметили тенденцию улучшения качественного состава посетителей, уровень профессионализма посетителей стал выше, — отметил Н. Ковалев, председатель совета директоров ГК «Диполь». «Некоторые компании в этом году были вынуждены отказаться от участия в выставке, но мы сохранили свой интерес к выставке, более того, мы приложили все усилия, чтобы привезти «живое» оборудование и продемонстрировать новые технологии», — сказал В. Терешкин, генеральный директор Санкт-Петербургского центра «Элма». Напомним, что выставка будет проходить в рамках крупнейшего в России и Восточной Европе форума электронной промышленности с 20 по 22 апреля 2010 г. в московском МВЦ «Крокус Экспо».

НОВОСТИ ЦИФРОВОЙ ЭЛЕКТРОНИКИ | INTEL И MICRON ПЕРВЫМИ НАЧИНАЮТ ВЫПУСК ФЛЭШ-ПАМЯТИ ТИПА NAND ПО НОРМАМ 25 нм | О начале выпуска первой в отрасли 25-нм флэш-памяти типа MLC NAND объявили компании Intel и Micron Technology. Переход на меньшие нормы поможет снизить стоимость памяти и будет способствовать увеличению объема памяти таких устройств как проигрыватели, смартфоны, твердотельные накопители. Выпуск компонентов объемом 8 Гбайт налажен на совместном предприятии IM Flash Technologies. Площадь чипа составляет 167 кв. мм. Кристалл помещается в стандартный корпус типа TSOP. Чипы объемом 8 Гбайт можно объединять для увеличения объема. Сейчас доступны ознакомительные образцы изделий, а их массовый выпуск планируется начать во втором квартале. Новинка имеет максимальную плотность среди однокристальных чипов двухуровневой флэш-памяти типа MLC NAND. Применение 25-нм памяти объемом 8 Гбайт позволяет уменьшить количество микросхем памяти в конечных изделиях вдвое по сравнению с предыдущим поколением. Например, для SSD объемом 256 Гбайт теперь необходимо 32 микросхемы, а не 64, как ранее. Чтобы оснастить смартфон 32 Гбайт встроенной памяти, хватит четырех микросхем, а карта памяти объемом 16 Гбайт потребует всего две. www.russianelectronics.ru

СОБЫТИЯ РЫНКА

12

| КОНФЕРЕНЦИЯ IR ДЛЯ ДИСТРИБЬЮТОРОВ ЭЛЕКТРОННЫХ КОМПОНЕНТОВ | В начале февраля этого года в Москве прошла дистрибьюторская конференция компании International Rectifier, организованная российским представительством этой компании. Цель встречи состояла в том, чтобы ознакомить официальных дистрибьюторов IR с изменениями на рынке и в стратегических подходах IR к развитию дистрибьюторского канала поставок продукции компании на российский рынок. На встрече присутствовали представители официальных дистрибьюторов IR в России — компаний «Компэл», «Платан», «Симметрон», «Петроинтрейд», Rainbow Technologies, Arrow, Silica. На конференции выступила Линда Кинг (Linda King), вице-президент отдела дистрибуции, контрактного производства и развития бизнеса. Она обрисовала основную деятельность компании, предлагаемую на рынке продукцию и перспективы ее дальнейшего развития. Выступивший вслед за Линдой Волкер Шендел (Volker Schendel), директор отдела по планированию развития бизнеса, рассказал о положении компании на мировом и российском рынках, о новой политике ценообразования, а также дал рекомендации дистрибьюторам по новой продукции, которая показывает в настоящее время максимальную динамику роста.

IR вновь сосредоточила усилия на производстве MOSFET. Компания выводит на рынок ряд новой продукции: укомплектована номенклатура средневольтных устройств; выпускаются приборы логического уровня управления, а также новое семейство DirectFET и PQFN-устройств. Борис Омаров, директор представительства IR, заявил, что кризис на производственном уровне завершился в июле 2009 г. Спрос на продукцию IR во много раз превышает предложение — все производственные линии загружены на максимальную мощность. На российском рынке компания превзошла уровень продаж в IV кв. 2008 г. В рамках мероприятия также прошла конференция с первыми руководителями дистрибьюторских компаний, а также индивидуальные встречи. По словам Бориса Омарова, в результате этих встреч IR рассчитывает добиться согласованных методов взаимодействия между производителем и дистрибьюторами в продвижении продукции IR на рынок России. В дальнейшем подобные конференции планируется проводить на регулярной основе. www.russianelectronics.ru

WWW.ELCP.RU

МЕТОДЫ ТЕПЛОВОГО РАСЧЕТА МИКРОСХЕМ И ДИСКРЕТНЫХ УСТРОЙСТВ СИЛОВОЙ ЭЛЕКТРОНИКИ. Часть 2 ВЛАДИМИР КОНДРАТЬЕВ, инженер-разработчик

Во второй части этой статьи (начало см. в ЭК12) рассматриваются методы управления тепловым режимом силовых дискретных устройств с помощью медных столбиковых выводов, вопросы моделирования температуры кристалла и расчета срока его службы. УПРАВЛЕНИЕ ТЕПЛОВЫМ РЕЖИМОМ СИЛОВЫХ ДИСКРЕТНЫХ УСТРОЙСТВ

РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

14

Управление тепловым режимом таких полупроводниковых устройств как тиристоры, МОП-транзисторы и биполярные транзисторы с изолированным затвором (IGBT), которые рассеивают большое количество мощности в режиме сильного тока, представляет собой непростую задачу. Ее решение усложняется тем, что форм-фактор большинства полупроводниковых устройств становится все меньше и возникает необходимость установить соответствующее управление над более высокими уровнями теплового рассеивания. Кроме того, решение по управлению тепловым режимом должно составлять лишь часть цены этих миниатюрных устройств, колеблющейся в диапазоне 0,5–4 долл. Следовательно, требуется создать решение, интегрируемое в технологию корпусирования электронной системы. Тонкопленочные термоэлектрические материалы представляют собой один из вариантов реализации решения по управлению тепловым режимом. Одним из методов корпусирования, пригодных для реализации тонкопленочного решения по управлению тепловым режимом силовых

Рис. 6. Фотография поперечного сечения медного теплового вывода, сделанная с помощью сканирующего электронного микроскопа, показывает расположение термоэлектрической пленки между медным слоем и слоем припоя

WWW.ELCP.RU

полупроводников, является технология перевернутого кристалла. Она предназначена для соединения полупроводниковых устройств, например микросхем и микроэлектромеханических систем (МЭМС), с внешними цепями с помощью контактных столбиков, нанесенных на контактные площадки кристалла. Функция управления тепловым режимом реализуется на основе тонкопленочных термоэлектрических материалов и технологии формирования столбиковых выводов. ТЕПЛОВЫЕ МЕДНЫЕ СТОЛБИКОВЫЕ ВЫВОДЫ

Основу новой концепции управления тепловым режимом составляет применение тепловых медных столбиковых выводов (МСВ). Они представляют собой термоэлектрическую тонкопленочную структуру для создания межсоединений перевернутого кристалла при его корпусировании. Тепловые выводы совместимы с существующей инфраструктурой производства перевернутых кристаллов и предназначены для их активного охлаждения. В отличие от стандартных контактных столбиков с припоем, которые обеспечивают электрическое соединение и механическую связь с корпусом, тепловые выводы позволяют регулировать распределение тепла по поверхности полупроводникового кристалла или другого электрического компонента. Тепловые выводы имеют чрезвычайно малые размеры: диаметр — 238 мкм и высоту 60 мкм, но эти параметры можно масштабировать, благодаря чему тепловое регулирование устанавливается на уровне пластины, кристалла или корпуса. Тепловые выводы работают на основе термоэлектрического эффекта Пельтье, в результате которого происходит преобразование температуры в электрическое напряжение, и

наоборот. Этот эффект используется, в частности, для охлаждения или нагрева тел. Направление распространения тепла и охлаждение определяются направлением тока и полярностью основных электрических носителей термоэлектрического материала. Вкупе с механизмом обратной связи температура контролируемой поверхности регулируется и поддерживается на требуемом уровне путем периодического переключения направления тока. В зависимости от требований, тепловые выводы имеют различные размеры, КПД и способность теплопередачи. Вывод лишь на 100 мкм увеличивает толщину теплоотвода, не контактируя с источником тепла. С помощью тепловых выводов достигается разность температур в 60°C между верхней и нижней частями кристаллодержателя при плотности перекачки мощности, превышающей 150 Вт/см2 — идеальном показателе для приложений с высокой плотностью тепловых потоков. СТРОЕНИЕ МСВ

На рисунке 6 показано поперечное сечение теплового вывода. По своему строению он во всем идентичен структуре медного вывода, но имеет дополнительный — термоэлектрический слой. Этот элемент позволяет осуществлять активную передачу тепла с одной стороны вывода на другую. Направление теплопередачи определяется типом легирующей примеси теромоэлектрического материала (либо n- или p-типом полупроводника) и направлением тока через этот материал. На рисунке 7 в схематическом виде представлено поперечное сечение медных столбиковых выводов и тепловых выводов для сравнения. Эти структуры схожи тем, что в обеих имеются медные контактные столбики и слои припоя.

Основное различие между ними — в наличии термоэлектрического слоя nили p-типа между двумя слоями припоя. Припои для медных столбиковых и тепловых выводов представляют собой стандартные сплавы на основе олова. На рисунке 8 показано устройство, оснащенное тепловым выводом. Поток тепла изображен стрелками. Металлические проводники на печатной плате, высота которых достигает нескольких микрон, обеспечивают межсоединения с высокой проводимостью, которые собирают тепло от цепи и направляют его к тепловому выводу. Металлические проводники на печатной плате рисунка 8, по которым проходит электрический ток в тепловой вывод, могут или не могут непосредственно подключаться к цепи кристалла. В случае, когда существуют межсоединения с цепью кристалла, встроенные датчики температуры и цепь драйвера позволяют управлять тепловым выводом с помощью обратной связи, обеспечивая оптимальные рабочие характеристики. Отводимый через тепловой вывод поток, а также дополнительное тепло от этого вывода, возникающее в процессе его работы, направляется в подложку или плату. Для увеличения производительности теплового вывода на его обратной стороне следует создать канал с высокой тепловой проводимостью. В качестве материала подложки выбираются нитрид алюминия, медь, медно-вольфрамовый или медно-молибденовый сплавы с диэлектрическим покрытием и высокой теплопроводностью. У многослойной подложки с высокой плотностью межсоединений теплопроводность платы относительно небольшая. Отверстия для теплоотвода обеспечивают хорошие каналы для отводимого тепла.

да, но и те ограничения, которые имеются при охлаждении задней стороны кристалла. Горячий участок находится в активной зоне кристалла, тогда как охлаждающее устройство прикреплено к мед-

ному теплоотводу, расположенному на задней стороне кристалла за тепловым интерфейсом. В данном конкретном примере весь кристалл рассеивает 62 Вт. На долю горячего участка приходится 2 Вт, а

Рис. 7. Медный столбиковый вывод создается по соседству с тепловым выводом n- или p-типа. Последовательно соединенные выводы n- и p-типа совместно образуют p-n-пару, которая обеспечивает либо охлаждение в результате эффекта Пельтье, либо генерацию термоэдс в соответствии с эффектом Зеебека

ОБЪЕМНОЕ ОХЛАЖДЕНИЕ Рис. 8. Прохождение теплового потока через вывод

15 РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

Совместное использование тепловых выводов с объемной многослойной структурой кристалла обеспечивает решение по тепловому регулированию. Возможности теплового регулирования значительно увеличиваются путем сочетания пассивного, активного охлаждения с тыльной стороны, теплоотвода с передней и боковых сторон, а также управления тепловым потоком в объеме кристалла. Охлаждение с задней стороны кристалла повышается за счет тепловых выводов, установленных либо в радиаторе, либо в теплоотводе. На рисунке 9 показан способ применения дискретных устройств для теплоотвода с передней стороны кристалла. Данный пример демонстрирует не только возможность охлаждения горячих зон с помощью термоэлектрического мето-

Рис. 9. Охлаждение задней стороны кристалла

Электронные компоненты №1 2010

плотность теплового потока от горячей зоны составляет 1250 Вт/см2. Базовая кривая температуры в горячей зоне без термоэлектрического охлаждения равна 111°C. В этом примере встроенное тонкопленочное устройство для охлаждения позволило снизить температуру на 14°C. На рисунке 10 проиллюстрирована концепция бокового отвода тепла. В данном случае ток течет слева направо, тогда как тепло распространяется от центра блока к его периферии. При объемной структуре кристалла теплоотвод используется совместно с прокладкой, через которую тепло уходит. В данном случае термоэлектрический материал находится под подложкой, а тепло отводится от центральной зоны к боковым участкам кристалла. Наконец, рассмотрим метод охлаждения активной зоны кристалла. На

рисунке 11 изображена активная зона микропроцессора. Рядом с относительно крупными тепловыми выводами находятся стандартные медные столбиковые выводы. На практике используется 10—20…600—1200 тепловых выводов, которые помещаются на кристалл поблизости с горячими участками. Для достижения требуемого охлаждения с высокой эффективностью теплоотвода достаточно пленки размером 1×1 мм. Дальнейшее повышение эффективности пассивного и активного охлаждения задней стороны кристалла, а также теплоотвода с его передней и боковых частей достигается путем сочетания термически активных МСВ с объемной многослойной структурой кристалла. ОПТИМАЛЬНОЕ ОХЛАЖДЕНИЕ

Для повышения производительности силовых устройств необходи-

Рис. 10. Отведение тепла к боковым участкам подложки с использованием прокладки

Рис. 11. Встроенное решение по объемному тепловому регулированию

РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

16

Рис. 12. Модель непрерывной дроби

Рис. 13. Модель простейшей дроби

WWW.ELCP.RU

ма интеграция систем регулирования тепловых потоков высокой плотности в технологический процесс корпусирования. Тонкопленочные термоэлектрические материалы, например термически активные медные столбиковые выводы, встроенные в перевернутые кристаллы, представляют собой идеальное решение. Дальнейшее повышение эффективности пассивного и активного охлаждения задней стороны кристалла, а также теплоотвода с его передней и боковых частей достигается за счет сочетания термически активных МСВ с объемной многослойной структурой кристалла. Термически активные МСВ позволяют реализовать оптимальный режим охлаждения, характеризующийся высокой производительностью и экономичностью. ТЕПЛОВАЯ МОДЕЛЬ ПОЛУПРОВОДНИКА

В разработку силового преобразователя входит расчет потерь мощности и роста температуры в полупроводниках и радиаторе. Для обеспечения надежности решения требуется также учесть колебания температуры кристалла, которая в целом определяет срок службы полупроводника (количество циклов до наступления отказа). Температура кристалла связана с температурой радиатора. В большинстве случаев требуется знать, как распределена температура источников тепла по площади микросхемы. Численное моделирование температуры кристалла реализуется с помощью тепловой модели полупроводника и системы охлаждения, позволяющей учесть динамическое изменение этой температуры. Стандартная тепловая модель включает RC-цепочки. На рисунках 12 и 13 показаны две электрические эквивалентные цепи для численного моделирования теплового поведения полупроводникового устройства. В этой модели разнице температур между кристаллом и корпусом (Tкорп) соответствует некоторое падение напряжения. Модель непрерывной дроби на рисунке 1а отражает строение физического уровня полупроводника. RC-элементы соответствуют уровню структуры полупроводника (кристаллу, припою, подложке, термокомпаунду). На рисунке 1б показана модель простейшей дроби, в которой RC-элементы не имеют физического смысла за исключением узла PV-R1-C1, соответствующего температ уре кристалла. Значения RC-элементов получают из экспериментальной кривой разогрева полупроводника. Преимущество этого метода заключается в том, что для расчета значений RC-элементов для каждого полупро-

водника не требуется дополнительной информации от поставщика компонентов. МОДЕЛИРОВАНИЕ ТЕМПЕРАТУРЫ КРИСТАЛЛА

ТЕМПЕРАТУРА КОРПУСА

Срок службы силового модуля зависит не только от разницы температур ΔTКр, но и от средней рабочей температуры полупроводника, т.е. при размахе амплитуды в 30° следует учитывать температурный диапазон — например, 60…90°C или 80…110°C. При более высокой абсолютной температуре кристалла число циклов до наступления отказа намного меньшее. То обстоятельство, что источники тепла

Рис. 14. Энергетический цикл трехфазного двигателя

Рис. 15. Колебания температуры

(полупроводники) неравномерно распределены вдоль радиатора, приводит к необходимости моделировать распределение тепла по поверхности теплоотвода. Рассмотрим такой пример моделирования, в котором радиатор представляет собой прямоугольную пластину. Одна ее сторона охлаждается за счет конвекции, тогда как на другой находятся источники тепла. Их верхняя часть и радиатор имеют постоянную температуру. Рис. 16. Распределение температуры вдоль радиатора

Параметры моделирования

Размеры радиатора — 200×300 мм. Толщина подложки — 15 мм. Материал радиатора — алюминий, теплопроводность которого равна 180 Вт/(м∙К). Потери мощности на одном IGBTтранзисторе (включая обратнопараллельный диод) составляют 60 Вт. Таким образом, суммарные потери равны 240 Вт. Радиатор охлаждается за счет естественной конвекции. Температура окружающего воздуха — 30°C. На рисунке 16 показана модель теплового распределения на радиаторе. Максимальная температура под полупроводниковым кристаллом TD5 равна 87°C. РАСЧЕТ СРОКА СЛУЖБЫ

Для предсказания срока службы полупроводника воспользуемся статистическим анализом Вейбулла, основанным на равномерном распределении вероятности. С его помощью было изучено время жизни подложек в зависимости от энергетических циклов, количество которых до возникновения отказа выражается следующей формулой: Nотк = A∙TКрα∙exp(EA/[kB∙(Tср + 273)]), где kB = постоянная Больцмана, Дж/K; Ea = энергия активации, Дж; Tср = средняя температура кристалла, K; ΔTкр = изменение температуры, K; A = 302500; α = –5,039.

Время повторения циклов составило менее 10 с. Эта формула описывает жизненный цикл изделия. При возможности следует использовать предоставленные производителем данные о наработке на отказ. Таким образом, для создания надежно функционирующего силового преобразователя важно рассчитать температуру полупроводниковых устройств и смоделировать ее распределение вдоль радиатора. Учет колебаний температуры и средней температуры полупроводника позволяет создавать более безопасные решения. Проект на раннем этапе разработки оптимизируется с помощью программного обеспечения по моделированию. Результаты моделирования были получены с помощью SemiSimV1 [3]. ЛИТЕРАТУРА 1. Realistic benchmarking of IGBT-modules with the help of fast and easy to use simulationtool R. Schnell, U. Schlapbach; ABB Switzerland.

2. Power Cycling Lifetime of Advanced Power Modules for Different Temperature Swings U. Scheuermann, U. Hecht; SEMIKRON. 3. SemisSimV1, www.negal.ch.

4. Paul A. Magill. A New ThermalManagement Paradigm for Power Devices// h t t p: //p o w e r e l e c t r o n i c s . co m / t h e r m a l _ management / Thermal- managementparadign-shift-for-power-devices-PET.pdf.

5. Tobias Hofer. Thermal Analysis of Semiconductors//www.bodospower.com.

Электронные компоненты №1 2010

17 РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

Входной информацией для тепловой модели является потеря мощности в полупроводнике, которая зависит от топологии цепи и приложения. Мы рассмотрим, как выполняется расчет температуры кристалла полупроводника на примере трехфазного инвертора напряжения (ТИН). Расчет потерь мощности приводится в [1–2]. Расчет должен учитывать не только среднюю температуру кристалла, но и колебания температуры. Любое ее изменение отражается на полупроводниковом устройстве. Флуктуации температуры отражают внутренние связи в полупроводниковом блоке, например, проводные и паяные соединения, пайку на обратной стороне кристалла. Различия в длинах слоев создают локальные напряжения при работе кристалла, что, в конечном счете, приводит к его отказу. Температурная модель полупроводника, показанная на рисунках 12 и 13, представляет собой RC-цепочку, передаточная функция которой зависит от частоты. Таким образом, температура кристалла является функцией выходной частоты трехфазного инвертора напряжения. В частности, необходимо учитывать, что при низкой рабочей частоте преобразователя пульсации температуры не сглаживаются тепловой инерционностью кристалла. На рисунке 14 показана динамика потерь мощности в начале работы трехфазного двигателя. Его ток поддерживается постоянным во время запуска. Частота напряжения на двигателе в течение 0,5 с увеличивается в диапазоне 0…50 Гц. Потери мощности рассчитывались для одного IGBT-транзистора и одного обратнопараллельного диода на выводе инвертора. На рисунке 15 показаны колебания температуры полупроводника. При низкой частоте максимальное изменение температуры составляет 18°, а минимальное значение — 4°.

Программаторы для серийного производства компании Elnec ИЛЬЯ УСАНИН, инженер по средствам разработки, ООО «Терраэлектроника» В статье рассматриваются программаторы для серийного производства и технические характеристики, на которые следует обратить внимание, в первую очередь, при выборе оптимального варианта. Ряд особенностей программаторов компании Elnec способен существенно упростить и ускорить процесс прошивки микросхем на производстве.

18

В настоящее время, программаторы выпускают многие компании, и разобраться в функциональных особенностях отдельно взятой модели оказывается трудной задачей. Каждый производитель выделяет положительные стороны своей продукции, но при беглом ознакомлении не удается оценить удобство использования устройства в серийном производстве, где ключевыми факторами выступают функции по автоматизации действий оператора, время программирования и количество поддерживаемых микросхем. Словацкая компания Elnec выпускает большой ассортимент программаторов — специализированных и универсальных, но особое внимание хотелось бы уделить программаторам для серийного производства, которые мы и рассмотрим подробнее. В номенклатуру компании Elnec входят программаторы четырех типов: специализированные — T51prog2, SEEprog, PIKprog2, MEMprogL, MEMprog2; универсальные — SmartProg2, BeeProg+, BeeProg2; программаторы для серийного производства– BeeHive4+, BeeHive204, BeeHive208S (см. рис. 1) и недавно анонсированная промышленная версия программатора BeeHive204 — BeeHive204AP, которая станет доступной в IV кв. 2009 г. Специализированные программаторы уже стали популярными в России, отдельного же внимания заслуживают универсальные программаторы и программаторы для серийного производства. Устройство BeeProg+ позиционируется как универсальное, но может выступать и в качестве программатора для серийного производства начального уровня. Существует возможность гибкого наращивания количества BeeProg+, подключенных к одному компьютеру (до 8 шт.) при появлении потребности в увеличении производственной мощности. Однако при увеличении объемов производства разумнее использовать более производительный универсальный программатор BeeHive4+ с четырьмя независимыми ZIF-сокетами по 48 выводов или автономный универсальный программатор BeeHive208S с восемью ZIF-сокетами по 48 выводов. К достоинствам этих программаторов следует отнести независимые ZIF-сокеты, которые позволяют программировать различные типы микросхем одновременно, и мощные независимые драйверы для каждого вывода в сокете. При организации рабочего места на производстве особое внимание необходимо уделять антистатической защите, заземлению и надежному корпусу. К плюсам программаторов Elnec промышленной серии можно отнести

надежный металлический корпус и наличие разъемов для подключения заземления и защиты от статики. Традиционно, для программаторов одним из важных параметров является количество поддерживаемых микросхем и способ увеличения этого количества без замены аппаратной части, т.е. при помощи обновления управляющей программы. Компания Elnec регулярно (примерно один раз в месяц) увеличивает количество поддерживаемых микросхем, которое на момент написания статьи указано в таблице 1. На сайте Elnec доступна возможность включения неподдерживаемых микросхем в следующие версии программного обеспечения по запросу. Такой сервис называется AlgOR (Algorithms On Request). Обновление программного обеспечения по запросам клиентов осуществляется каждые 2—3 дня и поэтому, заполнив форму AlgOR, им не приходится долго ждать. Форму запроса можно найти на сайте компании Elnec (www.elnec.com). Предварительную оценку быстродействия универсальных и промышленных программаторов можно получить из данных о времени программирования нескольких микросхем программатором BeeProg+, которые приведены в таблице 2. Итак, мы рассмотрели аппаратные достоинства. Но для того, чтобы оценить удобство работы с программаторами Elnec на производстве, обратимся к ПО. Оно является функционально продуманным и интуитивно понятным. При запуске и подключении программатора естественным желанием является проверка его работоспособности. Для этого в ПО предусмотрена функция самотестирования, которая позволяет опросить аппаратные узлы и сделать заключение о дальнейшей возможности использования устройства. Большое внимание в управляющей программе уделено функциям, упрощающим работу оператора. Для задания начальных установок программирования инженеру достаточно один раз сделать необходимые настройки (загрузка Таблица 1. Количество поддерживаемых микросхем Наименование программатора Тип программатора

BeeHive208S, BeeHive204

BeeHive4+

BeeProg2 BeeProg+

Универсальный про- Универсальный Универсальный промышленный автоном- промышленный грамматор ный программатор программатор

Кол-во поддерживаемых микросхем последней версией ПО (PG4UWarc Ver. 2.64)

50391

50637

50575

50825

Таблица 2. Данные о времени программирования Микросхема M25P20 (последовательная флэш) SST39VF016Q (флэш-организация 2М ×8 бит) Рис. 1. Программаторы BeeHive208S и BeeHive204

WWW.ELCP.RU

EN29LV160T (флэш-организация 1M ×16 бит)

Объем памяти, Мбит 2 16

Действие

Время, с

Программирование и проверка

47

3 17

файла прошивки, выбор ИМС, установка параметров программирования), затем сохранить проект. В дальнейшем в качестве оператора может выступать даже специалист невысокой квалификации, руководствуясь минимальным набором инструкций. Обеспечивается это наличием в ПО производственного режима (Automatic YES!), который в значительной степени автоматизирует и сводит к минимуму действия оператора. Параметры Automatic YES! задаются в меню настройки этой функции. Оператору остается только следовать сообщениям, которые выводятся на дисплей компьютера, т.е. извлекать и устанавливать новую микросхему в сокет. При возникновении внештатной ситуации на экран выводится сообщение о проблеме: отсутствие контакта с выводами микросхемы или некорректная установка. Часто при серийном производстве возникает необходимость записать в изделие индивидуальный серийный номер. Такая функция сериализации предусмотрена в управляющей программе. В ее окне настройки выбирается область памяти для размещения серийного номера изделия, а также тип данных в режиме записи из файла. Функция автоматического инкремента и возможность записи серийного номера из файла пользователя позволяют свести к минимуму ошибки оператора. Режим сериализации Custom generator предоставляет возможность применять внешний генератор серийного номера. Такой генератор позволяет написать собственный, уникальный алгоритм создания серийных номеров, обеспечивающий высокую степень защиты от копирования. Из окна «Статистика» можно получить информацию о количестве успешно запрограммированных ИМС, а также о количестве ошибок. Приятным дополнением является и режим обратного отсчета, прекращающий программирование при достижении заданного количества циклов программирования.

Для ведения более подробного отчета о работе, в т.ч. о проводимых оператором действиях, предусмотрена функция Job Report, позволяющая существенно облегчить поиск причин сбоя в работе программатора. Во все универсальные и промышленные программаторы встроена функция внутрисхемного программирования, существенно расширяющая возможности программатора. Эта функция позволяет внутрисхемно программировать большое количество МК и ПЛИС при помощи стандартных интерфейсов: ISP, ICSP, JTAG, BDM, Spy-By-Wire. При активации функции полезной оказывается справка в управляющей программе с рекомендациями и схемами включения в ISP-режиме. К сожалению, в рамках одной статьи невозможно описать все полезные функции ПО, но, подводя итог, хочется обратить внимание на востребованность на рынке услуги по аутсорсинговому программированию микросхем небольшими партиями, что наталкивает на мысль об организации т.н. программных центров. В свете нынешних экономических событий, когда большинство разработчиков не вкладывает дополнительные средства в приобретение нового оборудования, возможность воспользоваться услугами таких программных центров была бы экономически целесообразна. Что касается программных центров, то выбор в пользу программаторов Elnec очевиден, т.к. они не только ориентированы для серийного производства, но и обеспечивают гибкость при организации рабочих мест по мере загрузки. Применение BeeProg+ на начальном уровне позволит избежать лишних затрат при недостаточном объеме заказов, а BeeHive8S поможет увеличить скорость исполнения заказов при возросшем спросе на услугу. Более подробную информацию о продукции фирмы Elnec см. на сайтах www.elnec.com и www.terraelectronica.ru.

19

Электронные компоненты №1 2010

СТРУКТ УРНАЯ МОДИФИКАЦИЯ ПРОЦЕССОРНЫХ СФ-БЛОКОВ ДЛЯ СИСТЕМ НА КРИСТАЛЛЕ, РЕАЛИЗУЕМЫХ НА БАЗЕ FPGA ВЛАДИМИР ШАЛТЫРЕВ, аспирант Национального исследовательского ядерного университета МИФИ ИГОРЬ ШАГУРИН, д.т.н., проф., руководитель лаборатории микропроцессорных систем кафедры микрои наноэлектроники, МИФИ

В статье рассматриваются возможные варианты модификации СФ-блоков, используемых при проектировании систем на кристалле. Подробно рассказывается о методике структурной модификации с целью исключения избыточных инструкций и функций, не используемых в конкретном приложении.

ПЛИС И СБИС

20

СБИС класса «система на кристалле» (СнК) начинают широко внедряться в современную электронную аппаратуру, вытесняя традиционные конструктивные решения в виде систем, реализованных на печатных платах. Современные микро- и наноэлектронные технологии позволяют реализовать СнК в виде заказной СБИС (ASIC) или на базе ПЛИС высокой интеграции (FPGA). При разработке методов и средств создания современных СБИС класса «СнК» следует рассматривать оба эти направления, каждое из которых имеет свои области применения [1—4]. СнК, реализованные в виде ASIC, имеют значительные преимущества по сравнению с другими решениями: – возможность получения более высоких технических показателей (производительность, энергопотребление, массогабаритные характеристики); – более низкая стоимость при крупносерийном выпуске. Однако разработка и организация серийного выпуска СнК в виде ASIC требуют значительных финансовых затрат. Поэтому такая реализация СнК является перспективной для проектов, предъявляющих особо высокие требования к техническим характеристикам изделий, которые другими средствами не обеспечиваются, или для высокобюджетных проектов, ориентированных на многосерийное производство и обеспечивающих экономическую эффективность данного решения. Альтернативой является реализация СнК на базе высокоинтегрированных FPGA, которые производятся по технологии 90 нм и менее, имеют логическую емкость более 106 логических вентилей.

WWW.ELCP.RU

Данный вариант реализации СнК также имеет ряд преимуществ: – малые затраты на разработку и создание опытных образцов; – возможность многократной оперативной коррекции проекта; – использование хорошо проверенных серийных изделий; – более простой процесс тестирования и отладки. СнК на базе FPGA являются перспективной элементной базой для широкой номенклатуры мало- и среднесерийных изделий с ограниченными требованиями к параметрам. СТРУКТУРА СнК И ВАРИАНТЫ РЕАЛИЗАЦИИ ИСПОЛЬЗУЕМЫХ СФ-БЛОКОВ

Основная особенность технологии проектирования СнК – широкое использование СФ-блоков, имеющихся на рынке и в свободном доступе, которые могут быть реализованы на базе различных функциональных библиотек и технологий и интегрированы в кристалл СБИС средствами современных САПР. СФ-блоки, используемые при проектировании СнК, имеют три основные формы представления: – топологический фрагмент, ориентированный на определенную технологию изготовления, который можно непосредственно реализовать в физической структуре кристалла – аппаратно реализованные (hard) СФ-блоки; – схема соединения функциональных элементов из состава библиотеки, предназначенной для создания СБИС на базе конкретной технологии изготовления – гибкие (firm) СФ-блоки; – модель на языке описания аппаратуры (Verilog, VHDL), которая сред-

ствами САПР преобразуется в топологические фрагменты для реализации на кристалле СБИС – синтезируемые (soft) СФ-блоки. Разработчик может непосредственно «вмонтировать» в структуру проектируемой СБИС топологически готовый СФ-блок (hard) или использовать имеющуюся модель СФ-блока (firm, soft) и выполнить его схемотехническое и топологическое проектирование в составе реализуемой СБИС СнК. Типовая структура СнК представлена на рисунке 1. Обычно основные функции по организации работы СнК выполняет процессорный СФ-блок, который во многих приложениях обеспечивает также необходимую программную обработку поступающих данных. В качестве внутренней памяти используются блоки статической памяти (SRAM). Дополнительные блоки памяти различного типа (SRAM, DRAM, ROM, EEPROM, флэш) обычно подключаются к СнК как внешние устройства. Специализированные СФ-блоки обработки данных обеспечивают аппаратное выполнение функций, специфических для данной системы. Это могут быть блоки цифровой обработки сигналов (DSP), аналоговые схемы, преобразователи потоков данных и другие устройства, выполняющие функции сопроцессоров. Таймеры, АЦП и ЦАП, широтно-импульсные модуляторы и другие цифровые устройства интегрируются в состав СнК в качестве периферийных СФ-блоков. Интерфейс с внешними устройствами обеспечивается с помощью параллельных и последовательных портов, различных шинных и коммуникационных контроллеров и других интерфейсных СФ-блоков.

В составе СнК могут использоваться различные типы 8-, 16- и 32-разрядных процессорных СФ-блоков: – имеющиеся в открытом доступе (OpenCores [5] и другие источники); – предоставляемые на коммерческой основе по лицензиям фирмразработчиков. Разработчик проекта может выбрать готовую модель синтезируемого процессорного СФ-блока, которая в наибольшей степени обеспечивает выполнение задач в соответствии с требованиями технического задания. При этом современная технология проектирования СнК на базе процессорных СФ-блоков позволяет производить в процессе проектирования структурную модификацию процессорного ядра с учетом конкретных задач, решаемых в данном приложении. Т.к. синтезируемый СФ-блок представлен в виде HDL-модели, задачей проектировщика является коррекция имеющейся модели, верификация полученного модифицированного варианта, оценка параметров системы, реализованной на базе полученного ядра с целью определения эффективности проведенной модификации. Такая коррекция особенно эффективна в СнК, реализуемых на базе FPGA, где модификация структуры и функций используемых СФ-блоков легко обеспечивается средствами соответствующих САПР. Возможны два варианта структурной модификации процессорного СФ-блока: – расширение реализуемых функций путем добавления дополнительных возможностей (инструкций, функциональных блоков), обеспечивающих повышение эффективности при использовании СФ-блока в данном приложении; – исключение ряда избыточных функций СФ-блока, которые не используются в данном приложении.

ПЛИС И СБИС

22

Рис. 1. Структура типовой системы на кристалле

WWW.ELCP.RU

Отметим, что расширение функциональных возможностей процессорного СФ-блока обычно приводит к необходимости модификации пакета средств разработки программного обеспечения ввиду добавления инструкций по использованию новых функций. Это обстоятельство существенно снижает эффективность применения данного варианта модификации из-за значительных дополнительных затрат времени и средств. В тех приложениях, где процессорный СФ-блок выполняет ограниченное число функций обмена данными и управления работы системы, имеет смысл его модифицировать, исключив ряд инструкций и соответствующих функциональных блоков. При этом не требуется модификации набора средств разработки программного обеспечения, ранее созданного для исходного процессорного ядра. Данный вариант модификации СФ-блока позволяет получить следующие результаты: – повышение максимальной тактовой частоты процессорного СФ-блока, обусловленное сокращением количества и длины логических цепей; – уменьшение количества ресурсов, необходимых для реализации СФ-блока на кристалле FPGA; – снижение энергопотребления, обусловленное сокращением количества используемых ресурсов кристалла FPGA. МЕТОДИКА СТРУКТУРНОЙ МОДИФИКАЦИИ ПРОЦЕССОРНЫХ СФ-БЛОКОВ ПУТЕМ СОКРАЩЕНИЯ НАБОРА КОМАНД

Предлагаемая методика модификации структуры процессорных СФ-блоков позволяет произвести сокращение набора команд, не требуемых для реализации данного приложения, и исключить из состава СФ-блока соответствующие неиспользуемые блоки. Общий алгоритм реализации данной методики представлен на рисунке 2.

Исходными данными являются синтезируемая модель исходного процессорного СФ-блока в виде описания на HDL-языке (Verilog, VHDL) и программный код реализуемого приложения. Методика структурной модификации СФ-блока реализуется путем выполнения этапов в следующей последовательности.

1. Компиляция и линковка программы реализации заданного приложения позволяют получить исполняемый бинарный код.

2. Синтаксический анализ полученного кода позволяет выделить подмножества команд, используемых и неиспользуемых (исключаемых) при выполнении приложения.

3. Модификация HDL-кода исходного СФ-блока на основе полученной информации об используемом и исключаемом подмножествах команд: а) модификация блока дешифрации команд: удаляется HDL-код, реализующий формирование выходных сигналов блока дешифрации при поступлении команд из исключаемого подмножества; б) модификация состава исполнительных блоков: если в результате коррекции блока дешифрации команд выявляются блоки, для которых не формируются необходимые управляющие сигналы, HDL-код этих блоков исключается из исходной модели.

4. Синтез процессорного СФ-блока в соответствии с модифицированным вариантом HDL-кода выполняется средствами САПР для семейства FPGA, на базе которого предполагается реализация СнК.

5. HDL-моделирование на исходном и модифицированном ядрах позволяет получить две трассы, сравнив которые, можно определить корректность модифицированного HDL-описания: в случае идентичности трасс модификация признается корректной.

6. Оценка параметров модифицированного варианта СФ-блока позволяет определить его основные характеристики и количественно оценить достигаемое улучшение основных показателей. В качестве критериев оценки используется следующий набор параметров: – количество ресурсов FPGA, необходимое для реализации СФ-блока; – максимальная тактовая частота СФ-блока; – динамическая мощность, потребляемая СФ-блоком. При выполнении основных этапов данной методики модификации используются САПР, предоставляемые производителями используемых FPGA: QuartusII компании Altera, ISE компании Xilinx и др. Эти САПР выдают данные об использовании различных ресур-

Рис. 2. Методика структурной модификации процессорного ядра путем сокращения набора поддерживаемых команд

сов кристалла – логических блоков LUT (Look-Up Table), триггеров, блочной памяти, аппаратных умножителей и других блоков, производят определение максимальной рабочей частоты, позволяют оценить значения потребляемой мощности. ОЦЕНКА ЭФФЕКТИВНОСТИ СТРУКТУРНОЙ МОДИФИКАЦИИ ПРОЦЕССОРНЫХ СФ-БЛОКОВ

Рис. 3. Сокращение ресурсов (в %), требуемых для реализации процессорных СФ-блоков при исключении неиспользуемых инструкций для различных приложений Таблица 1. Использованные тестовые приложения Тест bcount qsort dijkstra

Источник MBench [6]

patricia sha crc32

MBench

fft ssearch dct gol dhry bsort crc des fft2 fir turbo quant iquant vlc

RATES[7] J.Conway[8] R.Weiker[9] XiRISC [10]

XiRISC

Краткое описание Подсчет количества битов 0/1 в массиве целых чисел Сортировка массива строк Расчет расстояний между всеми парами точек графа Алгоритм оптимизации таблиц маршрутизации с сокращением времени обхода дерева Расчет хэш-функции по алгоритму SHA Расчет контрольной суммы строки (полином) Алгоритм БПФ для полиномиальной функции с псевдослучайными амплитудами Алгоритм поиска подстроки в тексте (без учета регистра) Дискретное косинусное преобразование (2D) Алгоритм Game Of Life (эмуляция массива клеток) Стандартный embedded-тест Dhrystone Пузырьковая сортировка массива целых чисел Расчет контрольной суммы строки (rocksoft) Шифрование строки по алгоритму DES Алгоритм БПФ с фиксированной точкой Фильтр с конечной импульсной характеристикой Программная реализация турбо-кода Алгоритм квантизации (MPEG/JPEG) Алгоритм обратной квантизации (MPEG/JPEG) Расчет кода переменной длины (VLC)

Электронные компоненты №1 2010

23 ПЛИС И СБИС

Для оценки эффективности методики структурной модификации процессорных СФ-блоков путем сокращения набора поддерживаемых инструкций выбрана архитектура MIPS-I, которая является типичным представителем RISC-архитектур, а ее модификации широко используются в разнообразных современных системах. Для более полной оценки были использованы VHDLмодели ряда вариантов СФ-блоков данной архитектуры, которые отличались количеством ступеней конвейера (от 1 до 7), реализацией блока сдвигателя, способом переноса данных в арифметико-логическом устройстве. Моделирование производилось для случая размещения процессорных СФ-блоков на FPGA семейства Stratix III компании Altera. В качестве набора тестовых приложений выбрано 20 алгоритмов из различных наборов тестов (см. табл. 1). Для компиляции приложений использовался стандартный компилятор GCC. Полученные данные о сокращении количества ресурсов (LUT и триггеров), требуемых для реализации модифицированных СФ-блоков, представлены на рисунке 3, где приводятся средние, минимальные и максимальные значения для исследованных вариантов, а также значения для ядра p3m_st (про-

антами 32-разрядного процессорного СФ-блока с архитектурой MIPS, реализованными на FPGA семейства Stratix III, показано, что данная методика позволяет снизить число ресурсов, требуемых для создания СФ-блока (до 45%), увеличить рабочую тактовую частоту (до 13%), сократить динамическую потребляемую мощность (до 8%) и снизить энергопотребление (до 20%).

Рис. 4. Изменение максимальной тактовой частоты (в %) при исключении неиспользуемых инструкций для различных приложений

ПЛИС И СБИС

24

цессорный СФ-блок с трехступенчатым конвейером и сдвигателем на базе умножителя), который имеет наилучшие показатели по совокупности критериев оценки. Максимальное сокращение количества ресурсов (до 45%) достигается при реализации алгоритма пузырьковой сортировки, который не использует операции сдвига и умножения, что позволяет исключить из состава СФ-блоки сдвигателя и умножителя. Несколько меньшее сокращение требуемых ресурсов (до 43%) обеспечивается при реализации КИХ-фильтра, который не использует инструкции сдвига. Оба данных алгоритма используют всего 15 инструкций — около четверти исходного набора. На приложениях, не использующих операции умножения, но использующих сдвиги, реализуется сокращение ресурсов на 20—25%. На рисунке 4 приведены результаты, показывающие изменение тактовой частоты для модифицированных процессорных СФ-блоков: указаны минимальные и максимальные значения, а также среднее значение для набора исследованных вариантов. При исполнении большинства приложений может быть достигнуто повышение максимальной тактовой частоты на 5—10%, хотя для отдельных вариантов СФ-блоков наблюдается некоторое снижение тактовой частоты (на 1—4%).

WWW.ELCP.RU

При реализации данной методики модификации процессорных СФ-блоков потребляемая ими динамическая мощность изменяется в соответствии с двумя факторами: – при сокращении количества используемых ресурсов происходит снижение потребляемой мощности; – при возрастании тактовой частоты потребление оставшихся структурных блоков увеличивается пропорционально частоте. Проведенные оценки показали, что максимальное снижение динамической потребляемой мощности при выполнении использованного набора приложений не превышает 8%. С учетом уменьшения времени выполнения приложений, возникающего вследствие возрастания рабочей тактовой частоты, сокращение энергопотребления может достигать 20%. ЗАКЛЮЧЕНИЕ

Методика модификации синтезируемых процессорных СФ-блоков, основанная на исключении из набора команд инструкций, которые не используются при выполнении конкретного приложения, позволяет для ряда приложений получить существенное улучшение характеристик СнК, проектируемых на базе этих блоков. На примере выполнения 20 тестовых приложений различными вари-

ЛИТЕРАТУРА 1. Немудров В., Мартин Г. Системы на кристалле. Проектирование и развитие. — М.: Техносфера, 2004. — 216 с.

2. Шагурин И., Шалтырев В., Волов А. «Большие» FPGA как элементная база для реализации систем на кристалле// Электронные компоненты, №5, 2006.

3. Стешенко В., Руткевич А., Гладкова Е., Шишкин Е., Воронков Д. Проектирование СБИС типа «система на кристалле». Маршрут проектирования. Синтез схемы. Часть 1//Электронные компоненты, №1, 2009.

4. Шагурин И. Системы на кристалле. Особенности реализации и перспективы применения//Электронные компоненты, № 1, 2009.

5. www.opencores.org 6. Guthaus M., Ringenberg J. et al.

MiBench: A free, commercially representative embedded benchmark suite//Proceedings of the IEEE International Workshop on Workload Characterization, 2001, p. 3—14.

7. Shannon L., Chow P. Standardizing the performance assessment of reconfigurable processor architectures//Proceedings of the 11th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, 2003, p. 68—69.

8. Gardner M. The fantastic combinations of John Conway's new solitaire game//Scientific American, 1970, vol. 223, p. 120—123.

9. Weiker R. Dhrystone: A Synthetic Systems: Programming Benchmark//Communications of the ACM, 1984? vol. 27? p. 1013—1030.

10. Campi F. et al. A VLIW Processor with Reconfigurable Instruction Set for Embedded Applications//IEEE Journal of Solid-State Circuits, 2003, vol. 38, p. 1876—1886.

Статья подготовлена в рамках выполнения ФЦП «Научные и научнопедагогические кадры инновационной России на 2009–2013 гг.»

РЕШЕНИЕ ПРОБЛЕМЫ МЕТАСТАБИЛЬНОСТИ В ЦИФРОВЫХ СИСТЕМАХ НА БАЗЕ FPGA ДЖЕНИФЕР СТЕФЕНСОН (JENNIFER STEPHENSON), специалист по применению, Altera Corp.

В статье описывается проявление метастабильности в FPGA, рассматриваются причины ее возникновения и влияние на работу схемы. Расчет среднего времени между отказами (MTBF), вызванными метастабильностью, позволяет определить, следует ли разработчику предпринимать шаги для снижения вероятности этих отказов. В статье описана методика расчета MTBF на основе параметров схемы, и предложен метод улучшения надежности системы и увеличения MTBF. Статья представляет собой перевод [1]. хода сигнала нарушает заданные для регистра tSU или tH, то вероятность того, что регистр перейдет в метастабильное состояние, а также время установления стабильного состояния зависят от режимов работы и технологического процесса изготовления прибора. Регистр, захватывающий сигнал данных на фронте тактового сигнала, можно сравнить с мячом, заброшенным на вершину холма, как показано на рисунке 1. Нижняя часть по обеим сторонам холма представляет собой стабильные состояния — новое и старое значения данных после переключения сигнала, а вершина холма — метастабильное состояние. Если мяч забросить на вершину холма, то теоретически он мог бы балансировать там бесконечно долго, однако на практике он смещается в ту или иную сторону и скатывается с холма. Чем дольше мяч будет находиться на вершине холма, пока не упадет вниз, тем быстрее он достигнет стабильного состояния в нижней части холма. Если переключение сигнала данных происходит после прихода фронта тактового сигнала и минимального времени tH, то это сравнимо с мячом,

упавшим на стороне «старого значения данных», и выходной сигнал остается в первоначальном состоянии. Когда входные данные регистра переключаются до прихода фронта тактового сигнала и минимального времени t SU, то это аналогично тому, что мяч упал на стороне «нового значения данных», и выход переходит в новое стабильное состояние достаточно быстро, так что задержка t CO соответствует установленному значению. Когда сигналы данных на входе регистра нарушают требования для t SU или tH, то этот случай аналогичен мячу, заброшенному на холм. Если мяч падает вблизи вершины холма, то ему потребуется много времени, чтобы достичь дна. Это увеличивает время задержки от момента прихода тактового сигнала до достижения стабильного состояния выходного сигнала, и специфицированное значение времени t CO нарушается. Рисунок 2 иллюстрирует изменение уровней напряжения матастабильных сигналов во времени. Переход входного сигнала из низкого на высокий уровень во время переключения фронта тактового сигнала происходит с

25 ПЛИС И СБИС

ЧТО ТАКОЕ МЕТАСТАБИЛЬНОСТЬ?

Метастабильность — это явление, которое может вызывать сбои системы в цифровых устройствах, подобных FPGA, когда сигнал передается между асинхронными областями схемы. Для каждого регистра схемы определены требования к временным параметрам сигналов, что позволяет им корректно захватывать данные и формировать выходной сигнал. Сигнал на входе регистра должен быть стабильным в течение минимального времени установки до прихода фронта тактового сигнала (tSU) и минимального времени удержания после прихода фронта тактового сигнала (tH). Выходной сигнал регистра доступен через определенное время задержки после прихода тактового сигнала (tCO). Если установленные значения tSU или tH нарушаются, то сигнал на выходе регистра может перейти в метастабильное состояние. Метастабильный выходной сигнал регистра некоторое время колеблется между высоким и низким уровнями, что означает появление задержки переключения выхода в стабильное состояние, которая превышает специфицированное значение времени tCO. В полностью синхронных системах входные сигналы должны отвечать определенным требованиям, предъявляемым к временным параметрам, поэтому там метастабильность не встречается. Наиболее часто проблемы метастабильности возникают, когда сигнал передается между несвязанными областями синхронизации системы или в полностью асинхронных системах. В таких системах разработчик не может гарантировать, что сигнал будет отвечать требованиям по tSU или tH, т.к. сигнал может появиться в любой момент времени относительно тактового сигнала области назначения. Если время при-

Рис. 1. Иллюстрация явления метастабильности с помощью мяча, заброшенного на холм

Электронные компоненты №1 2010

нарушением установленного для регистра значения времени tSU. Выходные сигналы в исходном состоянии имеют низкий уровень, а затем переходят в метастабильное состояние, колеблясь между высоким и низким уровнями. Сигнал A переходит в состояние высокого уровня, соответствующее новым входным данным, а сигнал B — в состояние низкого уровня, соответствующее исходным входным данным. В обоих случаях переключение выходного сигнала в определенное состояние происходит с задержкой, превышающей установленное значение tCO. КОГДА МЕТАСТАБИЛЬНОСТЬ МОЖЕТ ВЫЗВАТЬ СБОИ В СХЕМЕ?

Если сигнал корректно переходит в низкое или высокое состояния до того, как следующий регистр захватит данные, метастабильный сигнал не повлияет на работу системы, которая спроектирована с учетом асинхронной работы входных сигналов. Продолжая аналогию с мячом и холмом, сбой может произойти, когда время, которое требуется мячу для достижения дна (стабильное логическое состояние), превышает заданное время. Заданное время включает установленное для регистра значение t CO плюс некоторый запас времени, необходимый для передачи сигнала к следующему регистру. Когда метастабильный сигнал не устанавливается достаточно быстро, может произойти

ПЛИС И СБИС

26

Рис. 2. Пример метастабильных выходных сигналов

сбой, если различные регистры назначения захватывают различные значения метастабильного сигнала. Заметим, что асинхронные входные сигналы или сигналы, которые передаются между несвязанными областями синхронизации, могут переключаться в любой момент относительно фронта тактового сигнала. Кроме того, разработчик не может спрогнозировать последовательность переключений сигнала или число фронтов тактового сигнала точки назначения до момента переключения данных. Например, если асинхронные сигналы передаются по шине между синхронизируемыми областями, то сигналы данных могут переключаться по фронтам различных тактовых сигналов. В результате, принятые значения данных могут быть некорректны. Разработчик должен учитывать такое поведение сигналов при проектировании схемы, например, с помощью использования FIFO-логики с двумя тактовыми сигналами для хранения промежуточных значений сигналов или логики «рукопожатий» (hand-shaking logic). FIFO-логика передает сигналы управления между двумя синхронизируемыми областями, при этом данные записываются и считываются в двухпортовую память. Разработчики могут использовать код Грея для гарантии того, что только один бит был изменен в шине данных, что позволяет обнаруживать искажение данных из-за явления метаста-

бильности. Если асинхронный сигнал участвует в логике «рукопожатий» между двумя синхронизируемыми областями, управляющие сигналы определяют момент передачи данных между областями синхронизации. В правильно разработанной системе схема функционирует корректно при условии, что сигнал переходит в стабильное состояние до того момента, когда он будет использоваться схемой в дальнейшем. РЕГИСТРЫ СИНХРОНИЗАЦИИ

Когда сигнал передается между узлами схемы в асинхронных областях, он должен быть синхронизирован с тактовым сигналом новой области синхронизации. Первый регистр в новой синхронизируемой области действует как регистр синхронизации. Для минимизации числа сбоев, вызванных метастабильностью, разработчики используют последовательность регистров (цепочку регистров синхронизации или синхронизатор) в новой области назначения. Эти регистры предоставляют для потенциально метастабильных сигналов дополнительное время, необходимое для переключения сигнала в известное состояние до того, как сигнал будет использован другими узлами схемы. С помощью FIFO-логики или логики «рукопожатий» сигналы управления синхронизируются путем выделения достаточного времени для установления метастабильных состояний. Резерв времени (пауза) на выходе каждого регистра позволяет переключить метастабильный сигнал в известное состояние. Это время называется доступным временем установления метастабильности. Синхронизатор можно определить как последовательность регистров, которые отвечают следующим требованиям: – все регистры в цепи синхронизированы от одного или одинаковых по фазе тактовых сигналов; – первый регистр в цепи управляется от тактового сигнала несвязанной области синхронизации или асинхронно; – выход каждого регистра поступает на вход только одного регистра, за исключением последнего регистра в цепи. Длина синхронизатора — это количество регистров в синхронизируемой области. На рисунке 3 представлен пример синхронизатора длиной в два регистра. РАСЧЕТ СРЕДНЕГО ВРЕМЕНИ МЕЖДУ ОТКАЗАМИ ИЗ-ЗА МЕТАСТАБИЛЬНОСТИ

Рис. 3. Пример цепи регистров синхронизации

WWW.ELCP.RU

Среднее время между отказами (или MTBF), обусловленными метастабильностью, позволяет оценить среднее время между момента-

ми, когда метастабильность может вызвать сбои в схеме. Высокие значения MTBF (например, сотни или тысячи лет между отказами) служит признаком надежной схемы. Требуемое значение MTBF зависит от системного приложения. Увеличение MTBF уменьшает вероятность того, что передача сигнала вызовет какиелибо проблемы с метастабильностью в схеме.

MTBF, вызванное метастабильностью, для цепи синхронизатора вычисляется по следующей формуле:

.

ПЛИС И СБИС

28

Константы С1 и С2 зависят от процесса изготовления прибора и режимов работы. Эти константы определяются при снятии метастабильных характеристик FPGA. Трудность измерения таких характеристик заключается в том, что MTBF для типичных проектов на базе FPGA исчисляется годами, поэтому измерение времени между метастабильными событиями при использовании реальных устройств в реальных условиях работы практически невозможно. Определение констант метастабильности для определенного устройства должно выполняться с помощью тестовой схемы, имеющей невысокое MTBF, которое можно измерить в реальности. Результаты измерения MTBF в зависимости от tMET строятся в виде графика в логарифмическом масштабе. Константа С2 соответствует наклону линии общего направления экспериментальных результатов, а константа С1 определяет линейность кривой. Параметры f CLK и f DATA зависят от параметров схемы: fCLK — это тактовая частота синхронизируемой области, принимающей асинхронный сигнал, а fDATA — частота асинхронного сигнала входных данных. Более высокая тактовая частота и частота сигнала данных уменьшает (ухудшает) MTBF. Параметр t MET — это доступное время установления метастабильности, или запас времени, превышающий t CO и необходимый для потенциально метастабильного сигнала, чтобы перейти в какое-либо стабильное состояние. Для синхронизатора tMET — это сумма резервного интервала времени на выходе каждого регистра в цепи. Общее значение MTBF для схемы можно определить по MTBF для каждого синхронизатора. Интенсивность отказов для синхронизатора равна 1/MTBF, а интенсивность отказов для целой схемы вычисляется путем сложе-

WWW.ELCP.RU

ния интенсивностей отказов для каждого синхронизатора: , где N — число цепей синхронизатора.

MTBF для схемы из-за метастабильности равно обратной величине интенсивности отказов для целой схемы. Разработчикам, использующим FPGA компании Altera, не нужно проверять значения констант для MTBF или выполнять вычисления MTBF вручную, т.к. программный инструмент Quartus II содержит необходимые параметры метастабильности. Это программное средство представляет данные о MTBF для выбранных синхронизаторов, а также обеспечивает расчет общего значения MTBF из-за метастабильности для целой схемы. УВЕЛИЧЕНИЕ СРЕДНЕГО ВРЕМЕНИ МЕЖДУ ОТКАЗАМИ ИЗ-ЗА МЕТАСТАБИЛЬНОСТИ

Из-за экспоненциального характера уравнения для MTBF параметр t MET/C 2 оказывает наибольшее влияние на расчетное значение MTBF. Следовательно, увеличить среднее время между отказами из-за метастабильности можно путем снижения константы C 2 с помощью совершенствования архитектуры схемы и технологического процесса изготовления или путем оптимизации схемы, увеличивая время t MET в регистрах синхронизации. СОВЕРШЕНСТВОВАНИЕ АРХИТЕКТУРЫ FPGA

Постоянная времени метастабильности C2 в уравнении для расчета MTBF зависит от различных факторов, имеющих отношение к процессу изготовления устройства, включая быстродействие транзисторов и используемое напряжение питания. Технология, обеспечивающая повышение быстродействия транзисторов, позволяет метастабильным сигналам переключаться более быстро. Т.к. FPGA переходят со 180-нм технологии на 90-нм нормы, увеличение скорости транзисторов позволило улучшить MTBF из-за метастабильности. Однако с уменьшением геометрии технологического процесса напряжение питания снижается, но пороговое напряжение схемы не уменьшается пропорционально. Когда регистр переходит в метастабильное состояние, напряжение на выходе примерно равно половине напряжения питания. При пониженном напряжении питания уровень метастабильного напряжения становится близким к порогово-

му напряжению схемы. Когда уровни этих напряжений становятся близкими, коэффициент усиления схемы снижается, и регистрам нужно больше времени, чтобы выйти из метастабильного состояния. Т.к. FPGA переходят на 65-нм и меньшие технологические нормы при напряжении питания менее 0,9 В, фактор порогового напряжения становится более важным, чем увеличение скорости транзисторов. Следовательно, MTBF из-за метастабильности в общем случае уменьшается, несмотря на то, что поставщики FPGA стараются улучшить надежность своих устройств. Компании-поставщики FPGA могут использовать анализ метастабильности архитектуры FPGA для оптимизации схемы с целью уменьшения MTBF. Так, например, совершенствование архитектуры 40-нм FPGA компании Altera и разработка новых поколений устройств улучшили надежность этих приборов за счет уменьшения постоянной времени метастабильности C2. ОПТИМИЗАЦИЯ СХЕМЫ

Экспоненциальный характер уравнения расчета MTBF означает, что при увеличении величины зависящего от архитектуры схемы параметра tMET экспоненциально увеличивается и MTBF синхронизатора. Например, если константа C2 для данного устройства и режимов работы равна 50 пс, то увеличение tMET до 200 пс делает показатель экспоненты равным 200/50, что означает увеличение MTBF в e4, или более, чем в 50 раз, в то время как увеличение tMET до 400 пс увеличивает MTBF в e8, или почти в 3000 раз. Синхронизатор с наихудшим значением MTBF играет решающую роль в общей величине MTBF для всей схемы. Рассмотрим схему, которая содержит 9 синхронизаторов с MTBF, равным миллион лет, и один синхронизатор с MTBF, равным 100 лет. Интенсивность отказов схемы равна сумме интенсивностей отказов каждого синхронизатора, или 1/MTBF: 9 цепей × 1/1000000+ + 1/100 = 0,01009. MTBF схемы получилось равным 99 лет, что лишь немного уступает MTBF наихудшего синхронизатора в схеме. Для улучшения MTBF из-за метастабильности разработчики могут увеличить tMET путем добавления дополнительных каскадов регистров в цепь синхронизации. Резерв времени после каждого дополнительного регистра добавляется к величине времени tMET, что и используется в расчете MTBF. Разработчики обычно используют два регистра для синхронизации сигнала, однако этого может быть недостаточно для получения высокого MTBF, когда схема работает на высокой тактовой частоте. Для улучшения степени защиты от метастабильных явлений реко-

мендуется использовать три регистра. Для разработчиков, использующих FIFO-логику между синхронизируемыми областями, специальная FIFO-функция с набором параметров, предлагаемая компанией Altera, обеспечивает улучшение защиты от метастабильности с помощью трех и более каскадов синхронизаторов. Добавление регистра обеспечивает дополнительное время ожидания для синхронизирующей логики, поэтому разработчики должны предварительно оценить, допустимо ли это для работы схемы. Разработчики могут также оптимизировать расположение синхронизаторов в FPGA для увеличения временной паузы и уменьшения MTBF. Программный инструмент Quartus II компании Altera предлагает анализ метастабильности и возможность оптимизации схемы для увеличения tMET в цепи регистров синхронизации. После определения параметров синхронизаторов программный инструмент позволяет разместить синхронизирующие регистры как можно ближе друг к другу для увеличения необходимого запаса времени на выходе. ЗАКЛЮЧЕНИЕ

Явление метастабильности может возникать при передаче сигналов между несвязанными областями синхронизации или в асинхронных схемах. Среднее время между отказами, вызванными метастабильностью, связано с технологическим процессом изготовления устройства, параметрами схемы и временной диаграммой работы логики синхронизации. Поставщики FPGA могут улучшить метастабильность путем совершенствования технологии изготовления и архитектуры схемы. Разработчики систем на базе FPGA могут увеличить MTBF и улучшить надежность системы путем увеличения времени tMET схемотехническими методами или путем оптимизации расположения блоков схемы на кристалле. Разработчики, использующие FPGA компании Altera, могут оценить преимущества специализированного программного обеспечения, которое позволяет рассчитать величину MTBF для проекта и оптимизировать расположение узлов схемы для увеличения MTBF. ЛИТЕРАТУРА 1. Jennifer Stephenson. Don't Let Metastability Cause Problems in Your FPGA-Based Design//www.pldesignline.com.

НОВОСТИ ЦИФРОВОЙ ЭЛЕКТРОНИКИ | CORE i7 970 — «НЕЭКСТРЕМАЛЬНЫЙ» ШЕСТИЯДЕРНИК С ЧАСТОТОЙ 3,2 ГГц И TDP В 130 Вт | Недавно сообщалось, что корпорация Intel, помимо уже хорошо известного шестиядерного чипа Core i7 980X, вероятно, готовит еще один аналогичный процессор под названием Core i7 970. Причем, в отличие от старшей «экстремальной» модели, чип Core i7 970 в большей степени рассчитан на массового потребителя. Наконец, ресурс Fudzilla не только подтвердил опубликованную ранее информацию, но и сообщил интересные подробности о новом шестиядернике Core i7 970. Данный ЦП обладает тактовой частотой 3,2 ГГц, а при включении функции Turbo Boost его частота может достигать 3,46 ГГц. При этом Core i7 970 поддерживает технологию Hyper Threading, что позволяет ему реализовать 12 вычислительных потоков. Производительность шины QPI у процессора Core i7 970 составляет 6,4 ГТ/с. Кроме того, этот чип поддерживает память DDR3 1066 и обладает показателем TDP в 130 Вт (как и старшая модель Core i7 980X). Появления чипа Core i7 970 следует ожидать в III кв. 2010 г. www.russianelectronics.ru

СОБЫТИЯ РЫНКА

Мероприятие состоится 26—28 октября 2010 г. в Москве, в «Экспоцентре» на Красной Пресне. Оргкомитет «Российской недели электроники» служба PR и рекламы тел. +7 (495) 221-50-15 www.RussianElectronicsWeek.ru

Электронные компоненты №1 2010

29 ПЛИС И СБИС

| У РОССИЙСКОЙ ЭЛЕКТРОНИКИ БУДЕТ СВОЯ НЕДЕЛЯ | «Российская неделя электроники» — под таким названием пройдет в 2010 г. комплекс конгрессно-выставочных мероприятий по разработке, производству, поставке компонентов и модулей радиоэлектронной аппаратуры, подготовке инженерных кадров для отрасли, продвижению продукции радиоэлектронного комплекса на отечественном и зарубежном рынках. В состав «Российской недели электроники» вошли выставки ChipEXPO, DISPLAY, «Беспроводные и мобильные технологии», «Энергетика. Электротехника и промышленная электроника», Wireless Communications, а также новые мероприятия — «Промышленная и встраиваемая электроника», «Потенциал» (подготовка кадров для радиоэлектронного комплекса), «Радиокон» (выставка-смотр радиолюбительских конструкций). Также запланирована серия конференций по актуальным вопросам производства, снабжения, сбыта изделий электронной техники. Основная цель объединяющего форума — содействие структурной реорганизации и качественному росту отечественной электронной промышленности. По словам заместителя Министра промышленности и торговли Российской Федерации Ю.И. Борисова, «Комплекс выставок должен подчеркнуть усилия по обеспечению мер государственной поддержки отрасли, решению задач импортозамещения, росту кадрового потенциала, развитию частно-государственного партнерства, совершенствованию материально-технической базы разработки и производства электроники. «Российская неделя электроники» должна стать такой же «визитной карточкой» России в области высоких технологий, как Московский авиационно-космический салон в области авиастроения и Военно-морской салон в С.-Петербурге в области судостроения».

ВСТРАИВАЕМЫЕ FPGA-ПЛАТФОРМЫ ДЛЯ ОБРАБОТКИ ДАННЫХ ГЛЕНН ШТАЙНЕР (GLENN STEINER), ДЭН АЙСААКС (DAN ISAACS), Xilinx

Современные FPGA позволяют реализовать в своей структуре несколько программных процессоров или использовать в ней аппаратные центральные процессоры. В статье рассматриваются требования к разрабатываемым схемам в каждом из этих случаев, а также при их комбинации. Встраиваемые в FPGA блоки обработки данных позволяют полностью удовлетворить требованиям заказчика и добиться масштабируемой производительности. Способность этих ИС приспособиться и быстро среагировать на изменяющиеся требования системы обеспечивает значительные преимущества в широком ряду приложений. По сути, FPGA являются платформами общего назначения, на базе которых разработчики проектируют одно- или многопроцессорные системы. Если у дискретных серийно выпускаемых устройств на базе ASSP или ASIC выбор процессоров, периферии и производительности строго определен, то благодаря возможности FPGA интегрировать функцию обработки данных с помощью встроенного аппаратного или программного процессорного блока разработчики настраивают системы таким образом, чтобы удовлетворить требованиям специализированных приложений. Возможности FPGA не ограничиваются заранее определенной системной архитектурой — эти ИС программируются и настраиваются. На самом деле, благодаря FPGA достигается баланс между процессором, выполняющим команды и функции управления, и логикой FPGA, осуществляющей обработку данных с высокой скоростью. ПЛИС И СБИС

30

СОЗДАНИЕ ЗАКАЗНОГО ПРОЦЕССОРА НА ОСНОВЕ FPGA

Для встраиваемых систем выполнение определенных программных задач аппаратными средствами может оказаться дорогостоящим из-за требующихся с этой целью блоков логики. В то же время скорость выполнения программными методами некоторых задач, решаемых аппаратными средствами, может оказаться слишком медленной, чтобы удовлетворить требованиям системы. С помощью процессоров на базе FPGA у разработчиков имеется возможность использовать гибкость этих ИС для создания законченной системы

WWW.ELCP.RU

на едином устройстве и добиться компромисса между требуемым набором функций, производительностью и стоимостью. Как правило, разработчики выбирают кристалл, основываясь на соотношении цена/производительность. Затем они создают один или несколько программных процессоров, выбирают встраиваемое ядро аппаратного процессора, обеспечивающего требуемый уровень производительности. Далее выбирается конфигурация периферии и памяти в соответствии с требованиями проекта. В дальнейшем систему можно оптимизировать, например, добавив программный блок вычислений с плавающей точкой или создав заказные внешние устройства. С помощью программного процессора разработчики оптимизируют архитектуру ядра центрального процессора. Максимально увеличить производительность системы можно путем ускорения выполняющихся команд в FPGA. Этот механизм используется для разгрузки процессора при решении задач, требующих большого объема вычислительных ресурсов, или в случае сложных повторяющихся процессов для ускорения обработки данных. Методы сопроцессорного ускорения на базе FPGA обеспечивают в 5—20 раз большую производительность, чем достигается при перезаписи программного кода. Практика показывает, что оптимизация кода обычно позволяет лишь незначительно увеличить быстродействие системы. ПРОГРАММНЫЕ ПРОЦЕССОРЫ НА БАЗЕ FPGA

Программные процессоры FPGA обеспечивают возможность изменения конфигурации и переносимость, благодаря чему устройства на их основе быстрее выходят на рынок и дольше остаются на нем. Реализованные с помощью логики общего назначения, программные процессоры использу-

ют гибкую структуру FPGA на уровне кристалла и легко комбинируются с настраиваемыми IP-блоками, удовлетворяя тем самым требованиям по производительности, функциональности и стоимости. Разработчики имеют возможность создавать единое настраиваемое устройство по обработке данных, отличающееся высокой гибкостью и оптимизированное на системном уровне по быстродействию. Поначалу разработчики выбирают и настраивают IP-блок, удовлетворяющий оптимальному соотношению между функциями, размером и стоимостью. Система допускает возможность встраивания заказной логики, отладки архитектуры на всем этапе проектирования и даже на его завершающей стадии. Благодаря тому, что программные процессоры легко приспосабливаются к новым функциям или стандартам, их применение позволяет снизить стоимость решения и риски, связанные с моральным износом продукции. Программные процессоры обладают высокой гибкостью за счет того, что реализуются с использованием программируемых логических примитивов (ячеек) FPGA. Эти ячейки допускают возможность многократного перепрограммирования, за счет чего достигается требуемая производительность и стоимость устройства. Благодаря совместимости кода между разными устройствами и продуктами разных поколений программные процессоры позволяют сэкономить на средствах, вложенных в программный код. Программные процессоры настраиваются с помощью элементов, конфигурируемых в соответствии с требованиями встраиваемого приложения, что позволяет эффективно изменять производительность процессора и его размер. К этим элементам относятся многорегистровое устройство циклического сдвига, делитель, блок перемножения, кэш команд и кэш

Рис. 1. Программные процессоры на базе FPGA для управления приводом робототехники с расширяемой архитектурой

ПЛИС И СБИС

32

данных, блок выполнения операций с плавающей точкой, логика отладки оборудования, интерфейсы для подключения стандартных или заказных внешних устройств. Некоторые программные процессоры оснащены также виртуальной памятью и поддержкой защиты памяти, благодаря чему большие приложения и несколько программ могут одновременно выполняться в среде таких мощных операционных систем как Linux. Эти средства позволяют особенно хорошо приспособить программные процессоры к приложениям с повышенными требованиями к безопасности и надежной работе. Кроме того, эти средства поддерживают методы свопинга, которые позволяют программным процессорам выполнять операции с использованием меньшего объема физической памяти, за счет чего снижается стоимость решения и энергопотребление. Повышение скорости выполнения кода достигается с помощью программных процессоров, использующих дополнительные заказные средства обработки данных (аппаратные ускорители). Ускорители подключаются с помощью интерфейса шины или линии прямой связи к программному ЦП через высокоскоростной тракт данных. Использование шинных акселераторов проще, с точки зрения интерфейса системы. Они идеально подходят для коллективного обмена большими блоками данных через стандартную память, напоминая стандартные периферийные устройства. Однако из-за конфликтных ситуаций с шинами, к которым стремятся получить доступ несколько ведущих устройств, производительность системы снижается. Такие двухточечные интерфейсы как MicroBlaze Fast Simplex Link (FSL) или PowerPC APU (Auxiliary Processor Unit — вспомогательный процессорный блок) обеспечивают поток данных с малой задержкой к процессору и от него. Данные передаются между FPGA и процессором через один и более высокоскоростные выделенные каналы, которые через интерфейсы FIFO подключаются к процессорному конвейеру. Для размещения ядер программного процессора в FPGA их следует

WWW.ELCP.RU

синтезировать в FPGA. К счастью, усовершенствованные средства проектирования и стандартные программные платформы в значительной мере упростили процесс реализации с помощью заранее определенных драйверов устройства и стеков протоколов, автоматизированных функций, пакетов проектирования топологии печатных плат и т.д. Кроме того, предустановленные системы (базовые образцы разработки), использующие уже утвержденные периферийные устройства и контроллеры памяти в IP-библиотеках, которые поставляются с некоторыми средствами проектирования, позволяют инженерам работать с ASSP-подобными решениями в полном соответствии с требованиями заказчика. В качестве примера рассмотрим многоосевую робототехническую систему, в которой каждый сустав робота с механическим приводом управляется специализированным программным процессором (см. рис. 1). Такой подход позволяет распределить нагрузку процессора. Для того чтобы исключить задержку и упростить код, в схеме используется один процессор на сустав, число которых может быть разным. АППАРАТНЫЕ ПРОЦЕССОРЫ FPGA: МАКСИМАЛЬНОЕ БЫСТРОДЕЙСТВИЕ

Аппаратные процессоры FPGA создаются на транзисторном уровне полупроводникового устройства, обеспечивая его максимальную скорость и производительность. В сочетании с программной обработкой данных на основе FPGA эти специализированные жестко закодированные ядра обеспечивают широкий диапазон опций по оптимизации производительности. Полностью интегрированный аппаратный процессор и коммутатор данных позволяют в большей степени увеличить скорость обработки данных, чем программные процессоры, а также существенно уменьшить время ожидания системы. Современные аппаратные процессоры на базе FPGA обеспечивают высокую степень интеграции в систему, в результате чего значительно повышается ее производительность и снижается общая стоимость. Это достигается за счет следующих возможностей:

– высокой пропускной способности неблокирующей коммутационной матрицы, которая обеспечивает прямое соединение с меньшим временем ожидания; – интегрированных шинных интерфейсов с динамической настройкой разрядности шины для подключения программно формируемой периферии; – специализированных средств прямого доступа к памяти (DMA) для максимального увеличения пропускной способности и производительности IP-ядра; – одновременный ввод/вывод и доступ к памяти максимально увеличивают скорости передачи данных; – интерфейс контроллера высокопроизводительной выделенной памяти достаточно гибок, чтобы подключиться к заказному или поставленному вендором контроллеру памяти. Разумеется, показатель мощности является определяющим. Например, такие встраиваемые ядра как процессор PowerPC 440 с тактовой частотой 550 МГц, достигают производительности до 2200 DMIPS (более 1100 DMIPS на процессор) на базе FPGA самого последнего поколения, функционируя на частотах, в два раза превышающих показатели программных процессоров и имея значительно меньшую посадочную площадь. Этот конвейерный процессор, одновременно осуществляя множество транзакций, эффективнее выполняет команды и передает данные. Помимо того, аппаратные процессоры обеспечивает намного более эффективный доступ к памяти и шине благодаря в два раза большему кэшу команд и данных, по сравнению с устройствами предыдущих поколений, и 128-разрядной шине данных в многокоординатном переключателе шин. Как и программные, аппаратные процессоры FPGA поддерживают интеграцию заказных сопроцессорных устройств. В случае с процессором PowerPC в FPGA компании Xilinx выполнение кода ускоряется с помощью жестко связанного интерфейса APU с исполнительным блоком процессора. 128-разрядный интерфейс APU допускает передачу четырех слов в одной команде, что позволяет значительно облегчить исполнение на ЦП таких ресурсоемких операций как обработка изображения, сигнала и векторных данных. В структуру программной логики FPGA можно также установить дополнительное устройство для выполнения операций с плавающей точкой, работающее на вполовину меньшей частоте встроенного аппаратного процессора. В отличие от программных процессоров, аппаратные ядра не требуют

Рис. 2. Несколько аппаратных процессоров FPGA обеспечивает сбор данных изображения, обработку и передачу в централизованную систему для отображения

Рис. 3. Многопроцессорная система FPGA для управления полетом и навигации беспилотного летательного аппарата

ПЛИС И СБИС

34

логического синтеза. Разработчикам не придется заниматься синтезом, размещением и разводкой аппаратного ядра — теми важными задачами проектирования, которые имеют определяющее значение. Аппаратные процессоры, выполняющие заданную функцию, занимают меньшую площадь на кристалле, чем программные устройства, за счет чего снижается стоимость решения на системном уровне. Например, в медицинских приложениях по формированию изображения обычно требуется несколько аппаратных процессоров, чтобы справиться с обработкой данных и его передачей. В зависимости от требований на системной уровне, функциональное разделение выполняется несколькими способами. Например, первый процессор может отвечать за сбор данных изображения от удаленной видеокамеры наряду с ее калибровкой и управлением. Собираемые данные первый процессор передает на второй процессор для фильтрации, коррекции искажений и улучшения картинки. Обработанное изображение затем передается на внешнюю централизованную систему для отображения. Второй процессор также запускает операционную систему, отвечающую за управление на системном уровне и передачу данных на внешний хост, включая множественные управляющие каналы Gigabit Ethernet с ускорением протокола TCP/ IP. В этом сценарии требования к размеру процессора, сложности задачи, производительности и времени отклика диктуют необходимость в применении нескольких аппаратных процессоров. На рисунке 2 показана система, в которой FPGA исполь-

WWW.ELCP.RU

зует несколько аппаратных процессоров. ДОПОЛНИТЕЛЬНЫЕ ФУНКЦИИ ПРОЦЕССОРОВ

Несмотря на то, что и программные, и аппаратные процессоры FPGA имеют свои уникальные преимущества, они могут играть дополнительные функции и сосуществовать в одной схеме, обеспечивая более высокие уровни интеграции и параллелизм. Для разработчиков совместное использование тех и других ядер во встраиваемых системах, несомненно, имеет большое значение. При этом требуется определить оптимальное разделение аппаратных и программных функций, чтобы оптимизировать параллелизм процессов наряду с унификацией и механизмом миграции IP на аппаратные и программные процессоры. Кроме того, возникает более тесная интеграция между управляющим и подчиненными процессорами, что позволяет уменьшить задержку (например, минимизировать задержку между командами и движением суставов робота в примере с многоосевой системой). Помимо тех многочисленных преимуществ, которые получают системы на основе аппаратных и программных процессоров, производители предлагают разработчикам реализовать дополнительные предложения, характеризующиеся предсказуемым и оптимизированным набором специализированных технологий, позволяющих ускорить проектирование схем и создать инновационные приложения во встраиваемых системах. Рассмотрим дополнительные возможности использования аппаратных и программных процессоров FPGA на примере приложения по управлению

беспилотным летательным аппаратом (см. рис. 3). Работа каждой подсистемы управления полетом основана на входных сигналах датчиков. Программные процессоры можно использовать для сбора, объединения и задания формата данных с датчика в соответствии с курсом самолета, его высотой, скоростью полета и положением, определяемым системой навигации. Однако дополнительные проблемы, вызванные ошибочными данными с датчика или их отсутствием, а также влиянием рельефа местности на прием сигнала системой навигации, наилучшим образом решаются с помощью аппаратного процессора, имеющего большую производительность. Тем не менее для реализации функций управления полетом рекомендуется использовать как аппаратные, так и программные FPGA-процессоры. Программные процессоры собирают, объединяют и задают формат входного сигнала датчика для системного процессора, включая данные двигателя (о подаче топлива, температурах масла и турбин и т.д.) и сигнал обратной связи от управляющих двигателей. Аппаратный процессор, обрабатывая навигационные данные и информацию с датчика, вычисляет тангаж, крен, рысканье и тягу двигателей. Нагрузку как программных, так и аппаратных процессоров можно уменьшить с помощью сопроцессора. Используя несколько процессоров в FPGA, все функции по навигации и управлению полетом можно реализовать в едином устройстве, что позволяет уменьшить размер платы, снизить стоимость системы и увеличить ее надежность. ВЫВОДЫ

Встраиваемые в FPGA процессоры обеспечивают гибкие и настраиваемые под нужды заказчика платформы. Разработчики могут быстро изменять производительность, функции и стоимость систем обработки данных в соответствии с требованиями конкретного приложения. Разные варианты использования программных и аппаратных ядер позволяют создавать оптимизированные вычислительные подсистемы на одном кристалле. Расширяемые архитектуры процессоров FPGA поддерживают интеграцию таких программновычислительных элементов как блоки выполнения операций с плавающей точкой, конфигурация с оптимальным сочетанием периферии и функций, необходимых для реализуемого приложения. Нагрузку при решении задач, требующих больших вычислительных ресурсов, можно уменьшить за счет сопроцессоров в той же FPGA, чтобы обойти узкие места в программном обеспечении.

САМОСИНХРОННЫЕ СХЕМЫ. ОСОБЕННОСТИ И ПРЕИМУЩЕСТВА АЛЕКСЕЙ БУМАГИН, к. т. н., АЛЕКСЕЙ ГОНДАРЬ, МИХАИЛ КУЛЯС, АЛЕКСАНДР РУТКЕВИЧ, ВЛАДИМИР СТЕШЕНКО, к. т. н., АЛЬ-МЕХДИ ТАЙЛЕБ, ГРИГОРИЙ ШИШКИН, ЗАО «Ди Эс Технолоджи»

В статье рассмотрены особенности построения самосинхронных схем, приведена их классификация и названы основные отличия от синхронного подхода к проектированию. Приводится анализ факторов, влияющих на скорость работы схем. Отдельно рассмотрены преимущества и недостатки самосинхронных схем.

хронной схемотехнике. Синхронизация работы синхронных схем осуществляется при помощи глобальных цепей распространения тактового сигнала (тактового дерева) (см. рис. 2а). С увеличением размера кристалла и сложности схемы разработка такого тактового дерева становится затруднительной. Большое количество буферных элементов и длинные соединительные линии вызывают расфазировку и дрожание фронта тактового сигнала на тактовых входах триггерных элементов схемы, из-за чего в итоге происходит задержка во времени распространения сигналов

зует самосинхронную реализацию матрицы соединений в линейке микросхем, предназначенных для построения высокоскоростных маршрутизаторов. Использование такого подхода позволило значительно улучшить характеристики конечного устройства: уменьшить задержку передаваемых данных в 10 раз, снизить энергопотребление в 4 раза (Scaling the Cloud). ОСНОВЫ ПОДХОДА

Особенностью самосинхронных схем является отсутствие глобальных тактовых сигналов, используемых в син-

35

Рис. 1. Прогноз доли самосинхронной логики в разрабатываемых микросхемах (по данным ITRS)

ПЛИС И СБИС

До настоящего времени традиционным подходом к построению цифровых схем являлся синхронный подход с использованием глобального дерева синхронизации. С переходом к технологическим нормам 45 нм и ниже разработчики синхронных схем столкнулись с рядом проблем, касающихся трудностей построения тактового дерева, дальнейшего увеличения производительности и размеров схемы, снижения энергопотребления кристаллов. При использовании самосинхронного подхода при проектировании схем большинства проблем можно избежать. Так, по данным ITRS (International Technology Roadmap for Semiconductors) [1] наметилась четкая тенденция к сдвигу в сторону самосинхронной парадигмы проектирования (см. рис. 1). В прогнозах ITRS предсказывается, что к 2012 г. применение самосинхронных цепей в проекте составит 20% от всей схемы, а к 2020 г. — уже 40%. Самосинхронные схемы потребляют меньше энергии, характеризуются низким уровнем перекрестных наводок и электромагнитного излучения, имеют большую стойкость к технологическому разбросу параметров элементов, температуры и напряжения питания. Большим преимуществом использования самосинхронных схем является также более высокая защита от взлома устройств на основе анализа электромагнитного излучения и тока потребления. В настоящее время наиболее перспективным вариантом использования самосинхронной схемотехники является реализация каналов передачи данных между синхронными блоками (глобально асинхронное — локально синхронное проектирование). Такое решение позволяет уменьшить размеры тактовых областей, увеличив скорость их работы. Одним из лидеров в данной области является компания Fulcrum Microsystems, которая исполь-

а)

б) Рис. 2. Синхронный (а) и самосинхронный (б) подходы к проектированию схем

Электронные компоненты №1 2010

уровень сигнала на всех входах такого элемента. КЛАССИФИКАЦИЯ САМОСИНХРОННЫХ СХЕМ Рис. 3. Влияние различных факторов на скорость работы схемы

Рис. 4. Определение критического пути

ПЛИС И СБИС

36

от триггера до триггера и снижается быстродействие. Одним из способов решения этой проблемы является использование локальных методов тактирования, к которым относится самосинхронизация. При самосинхронном подходе каждый комбинационный блок после завершения переходных процессов должен вырабатывать сигнал готовности приема следующих данных, по которому осуществляется синхронизация предыдущих блоков, обеспечивая тем самым логическое упорядочивание событий в схеме (см. рис. 2б). Блок, вырабатывающий сигнал окончания переходного процесса, называется блоком индикации. Данные между логическими блоками передаются с применением некоторого протокола передачи, который обеспечивает синхронизацию информации. В задачу протокола входит сопровождение передаваемых данных парой «запрос/подтверждение», которая обеспечивает синхронизацию на локальном участке схемы. Разработчикам синхронных схем не нужно отслеживать порядок прохождения данных через блоки — это делается автоматически при использовании глобального тактового сигнала и проверке соблюдения ограничений проекта. Для самосинхронной схемотехники, где нет глобальной синхронизации, необходимо строго контролировать порядок прохождения данных через модули — это требует дополнительных аппаратных затрат: введения дополнительных маркеров данных и сигналов синхронизации работы отдельных блоков. Задачи синхронизации данных могут решаться как разработчиком при создании описания схемы, так и с помощью специальных программных средств на этапе синтеза схемы из ее высокоуровневого описания на специальном языке описания аппаратуры. Поскольку в самосинхронных схемах отсутствуют тактовые сигналы, такие схемы характеризуются низким

WWW.ELCP.RU

уровнем электромагнитного излучения, которое возникает в синхронных схемах в результате пиков потребления мощности при одновременном переключении большого количества триггеров по фронту тактового сигнала. В самосинхронных схемах переключение элементов происходит не периодически с какой-то частотой, а по мере поступления данных, в различные моменты времени. Кроме того, эта особенность самосинхронных схем приводит к уменьшению пикового тока потребления схемы, что может иметь большое значение для устройств без собственного источника питания, например меток радиочастотной идентификации (RFID). Необходимо также отметить, что самосинхронные схемы обеспечивают более низкое энергопотребление, т.к. переключения логических элементов происходят только при обработке данных, а при их отсутствии — не происходят. Такие схемы могут также работать при критических значениях внешних параметров: напряжения питания и температуры. Единственным условием работоспособности схемы является сохранение переключательных способностей транзисторов. В таких условиях аналогичные синхронные схемы оказываются неработоспособными. По данным компании Achronix [2], некоторые образцы выпускаемых ими микросхем (самосинхронные ПЛИС по технологии 90 нм с напряжением питания ядра 1,2 В) остаются работоспособным при снижении напряжения питания до 0,2 В. Кроме того, снижение этого параметра с 1,2 до 0,6 В приводит к уменьшению энергопотребления на 87%. Одним из базовых элементов построения самосинхронных схем является гистерезисный триггер (G-триггер). Он представляет собой элемент, сигнал на выходе которого появляется только при наличии сигналов на всех его входах. Расширением такого метода построения самосинхронных цепей является использование пороговых элементов NCL (NULL Convention Logic), предложенных компанией Theseus Research [3]. Высокий уровень сигнала на выходе этих элементов появляется только в случае, если на определенном количестве входов также присутствует высокий уровень сигнала, и высокий уровень на выходе держится до тех пор, пока не будет достигнут низкий

Можно выделить следующие типы самосинхронных схем [2]: – строгосамосинхронные схемы. Являются полностью нечувствительными к задержкам (Delay-Insensitive), не создают никаких временных ограничений и задержек распространения сигнала. В индикаторных блоках схемы реализован непосредственный контроль окончания переходных процессов; – квазисамосинхронные схемы. В данном классе схем нет непосредственного контроля окончания переходного процесса. Одним из способов реализации таких схем является использование линий задержки для оценки времени окончания переходного процесса. Задержка должна соответствовать худшему случаю работы части схемы. Такое решение, в отличие от синхронных схем, где скорость работы соответствует наихудшему случаю работы всей схемы, позволяет ограничить скорость работы наихудшим случаем работы только отдельного блока. ПРЕИМУЩЕСТВА САМОСИНХРОННОГО ПОДХОДА

Рассмотрим более подробно преимущества самосинхронных схем по сравнению с синхронными. Скорость работы синхронной схемы определяется следующими параметрами (см. рис. 3): – временем распространения сигнала по самой медленной цепи; – учетом наихудших условий по температуре и напряжению питания; – наихудшим случаем технологического разброса параметров при производстве микросхемы; – нарушением целостности сигнала в результате скачков напряжения и перекрестных наводок; – расфазировкой и дрожанием фронта тактового сигнала [2]. Из рисунка 3 можно сделать заключение, что скорость работы самосинхронной схемы выше в результате отсутствия задержек, вызванных разбросом параметров тактового дерева, и отсутствием необходимости учитывать наихудшие условия работы и возможный технологический разброс параметров. Для определения худшего случая в синхронных схемах выделяют так называемую критическую цепь с наибольшей задержкой и стараются ее оптимизировать. На рисунке 4 показан пример структурной схемы устройства с разветвлением блоков, причем блок В используется редко и имеет большую

Рис. 5. Расфазировка тактового дерева

шее энергопотребление по сравнению со своим синхронным аналогом ARM968E-S при той же производительности. Кроме того, самосинхронный процессор имеет меньшие в 2,4 раза токовые выбросы во время работы. Из-за определенной частоты переключения транзисторов синхронные схемы характеризуются наличием электромагнитного излучения. Такое излучение может влиять на другие устройства, расположенные рядом. В самосинхронных схемах это излучение намного ниже, поскольку нет постоянной частоты переключений, вследствие чего спектр излучения таких схем более плоский. В настоящее время широкое распространение получили смарт-карты и другие устройства защиты персональной информации, имеющие алгоритмы криптозащиты данных. Используя мето-

Рис. 6. Временная диаграмма потребления тока для двух различных команд

ды анализа тока потребления таких устройств [6], можно определить, какая именно инструкция выполняется в данный момент; таким образом, алгоритм шифрования становится уязвимым. На рисунке 6 показаны зависимости тока потребления во времени в про-

37 ПЛИС И СБИС

задержку. Для синхронных схем лимитирующей цепью (по которой будет рассчитан худший случай) является А–В–Г. Самосинхронная схема будет работать в этом случае быстрее, т.к. в большинстве случаев станет использоваться блок Б, и задержка будет определяться цепью А–Б–Г. Еще одним фактором снижения скорости работы синхронных схем является разброс параметров тактового дерева [4]. На рисунке 5 показаны два блока с задержками прихода тактовых сигналов. Как видно из рисунка, при такой расфазировке тактовых сигналов возникает дополнительная потеря времени, которую необходимо учитывать при расчете частоты работы схемы. Самосинхронные схемы обеспечивают низкое энергопотребление в результате того, что переключения в них возникают только по мере поступления данных, а не на каждый такт, как в синхронных схемах. Энергопотребление снижается также за счет отсутствия сильноразветвленных цепей распространения тактового сигнала с высокими требованиями к задержкам. В качестве примера можно рассмотреть процессорное ядро ARM996HS, разработанное фирмой Handshake Solution [5] и имеющее в 2,8 раз мень-

Электронные компоненты №1 2010

цессоре для двух различных команд — с помощью анализа этих данных можно восстановить выполняемую программу. Самосинхронные схемы имеют естественную защиту от такого вида взлома из-за сниженных пиков тока. НЕДОСТАТКИ САМОСИНХРОННОГО ПОДХОДА

К недостаткам самосинхронных схем можно отнести более сложные требования к процессу проектирования схемы. Если при синхронном проектировании работа велась с отдельными сигналами и синхронизация осуществлялась за счет общего тактового сигнала, то в самосинхронных схемах такой подход не применим. При разработке этих схем необходимо использовать канал, через который осуществляется передача данных, сигнала запроса и подтверждения между блоками. С его помощью осуществляется передача данных между двумя блоками и синхронизация их работы. Соединить вместе несколько блоков невозможно без использования специальных компонентов, обрабатывающих сигналы запроса и подтверждения. Кроме того, для синхронизации работы схемы в целом необходимо использовать дополнительные сигналы. Все это требует изменения мышления разработчика. Попытки сделать автоматический синтез самосинхронных схем из синхронного описания не приносят вполне удовлетворительного результата, хотя такой подход тоже возможен.

Дополнительные сложности при проектировании самосинхронных схем вызывает так называемый эффект блокировки (deadlock). Такой эффект наблюдается, если несколько блоков охвачено логическими обратными связями и ждет сигналов подтверждения друг от друга для продолжения работы. Происходит блокировка работы схемы, и для последующей правильной работы необходимо произвести ее сброс. Такие связи могут быть неявными и охватывать большое количество связанных блоков. Ошибки, относящиеся к блокировке работы схемы, обнаруживаются и устраняются на этапе ее проектирования в результате анализа и моделирования работы конкретных блоков. Необходимо также отметить сложности проектирования самосинхронных схем в результате недостаточного количества современных САПР для разработки. Существующие САПР, разработанные для синхронных схем, не позволяют проверить схему на нарушения самосинхронности. Специализированные среды разработки основаны на собственных языках описания аппаратуры, они только начинают появляться, и на данный момент еще нет четких методик проектирования. В заключение стоит отметить, что рассмотренные преимущества самосинхронных схем перед синхронными открывают большие перспективы их применения, но без поддержки современными средствами автоматизированного проектирования процесс разработки и полномасштабного тестирования таких схем становится затруднительным. ЛИТЕРАТУРА 1. International Technology Roadmap for Semiconductors 2007.

Design//www.itrs.net.

2. Alexander Taubin, Jordi Cortadella, Luciano Lavagno, Alex Kondratyev and Ad Peeters. Design Automation of Real-Life Asynchronous Devices and Systems in Foundations and Trends(r) in Electronic Design Automation — Vol.2, No.1, September, 2007., pp.1—133.

3. Karl Fant, Logically Determined Design: Clockless System Design with NULL Convention Logic, Wiley-Interscience, 2005.

4. Endecott P.B., Processor Architectures for Power Efficiency and Asynchronous Implementation, MSc Thesis, Dept. of Computer Science, University of Manchester, 1993.

5. www.arm.com.

6. Zhongchuan Yu. An Investigation into the Security of Self-Timed Circuits. PhD Thesis, Dept. of Computer Science, University of Manchester, 2004.

СОБЫТИЯ РЫНКА

ПЛИС И СБИС

38

| КОНФЕРЕНЦИЯ IR ДЛЯ ДИСТРИБЬЮТОРОВ ЭЛЕКТРОННЫХ КОМПОНЕНТОВ | В начале февраля этого года в Москве прошла конференция компании International Rectifier, организованная российским представительством этой компании. На конференции выступила Линда Кинг (Linda King), вице-президент отдела дистрибуции, контрактного производства и развития бизнеса. Она обрисовала основную деятельность компании, предлагаемую на рынке продукцию и перспективы ее дальнейшего развития. Выступивший вслед за Линдой Волкер Шендел (Volker Schendel), директор отдела по планированию развития бизнеса, рассказал о положении компании на мировом и российском рынках, о новой политике ценообразования, а также дал рекомендации дистрибьюторам по новой продукции, которая показывает в настоящее время максимальную динамику роста.

IR вновь сосредоточила усилия на производстве MOSFET. Компания выводит на рынок ряд новой продукции: укомплектована номенклатура средневольтных устройств; выпускаются приборы логического уровня управления, а также новое семейство DirectFET и PQFN-устройств. Борис Омаров, директор представительства, заявил, что кризис на производственном уровне завершился в июле 2009 г. Спрос на продукцию IR во много раз превышает предложение — все производственные линии загружены на максимальную мощность. На российском рынке компания превзошла уровень продаж в IV кв. 2008 г. После конференции в следующие дни представители IR провели ряд встреч с руководителями дистрибьюторский компаний. www.russianelectronics.ru

WWW.ELCP.RU

Применение новых семейств FPGA Virtex-6 и Spartan-6 фирмы Xilinx ИЛЬЯ ТАРАСОВ, к.т.н., ведущий специалист «Инлайн Груп» В статье рассматриваются вопросы применения новых семейств ПЛИС компании Xilinx.

ВВЕДЕНИЕ

Выпуск новой элементной базы при появлении следующего поколения технологических процессов является ожидаемым событием для микроэлектронной отрасли. В таком направления как проектирование цифровых систем на базе микросхем программируемой логики разработчики традиционно ожидают не только количественных, но и качественных улучшений, связанных с появлением новых функциональных возможностей. Дополнительно к этому появляются и новые подходы к проектированию, а также новые области применения, возникающие в результате добавления новых компонентов на программируемый кристалл. ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Семейства ПЛИС с архитектурой FPGA Virtex-6 и Spartan-6 выпускаются по технологическим процессам с нормами 40 и 45 нм, соответственно. Использование современных технологических процессов позволяет рассчитывать на достижение высоких техникоэкономических показателей, поскольку уже привычным стало то, что переход к следующему поколению технологических процессов вызывает снижение стоимости и повышение производительности цифровых микросхем. Все это наблюдается и в новых FPGA Xilinx, которые продолжают направления, обозначенные сериями Virtex и Spartan, где Virtex представляют собой высокопроизводительные ПЛИС, вбирающие в себя последние достижения цифровой электроники и микроэлектронных технологий, а Spartan являются недорогими микросхемами, предназначенными для серийного выпуска электронных устройств. Размещение компонентов на кристаллах Virtex-6 и Spartan-6 показано на рисунке 1. Видно, что ПЛИС Virtex-6 выполнена по «колоночной» архитектуре ASMBL (Advanced Silicon Modular Blocks), как и предыдущие семейства Virtex, начиная с Virtex-4. Такая архитектура подразумевает выполнение микросхемы в виде вертикальных блоков с компонентами различных типов. Поскольку блоки разрабатываются отдельно, при необходимости из них можно относительно просто составить микросхему с требуемым соотношением ресурсов. Такие подсемейства ПЛИС с разным соотношением основных блоков в терминологии Xilinx носят название платформ. Цветом выделены отдельные компоненты ПЛИС. Кроме программируемых логических ячеек, современные FPGA Xilinx имеют блоки следующих типов: – блочная память; – устройства «умножение с накоплением» XtremeDSP; – модули формирования тактового сигнала; – скоростные последовательные приемопередатчики MGT; – аппаратные блоки Ethernet MAC и PCI Express endpoint; – аппаратные контроллеры памяти DDR2/DDR3 (только FPGA Spartan-6).

Главным отличием нового поколения FPGA является изменение архитектуры логической ячейки, что проиллюстрировано на рисунке 2. Ранее уже был отмечен переход от долгое время считавшейся стандартом 4-входовой таблицы истинности (Look-Up Table, LUT) к 6-входовой. Такая таблица впервые появилась в ПЛИС Virtex-5, и ее появление привело к позитивному эффекту в виде сокращения числа логических ячеек, требуемых для реализации основных цифровых узлов. Таким образом, кроме чисто количественного роста производительности и объема, вызванного переходом к 65-нм технологическому процессу в Virtex-5, разработчики получили и более мощный логический генератор. В то же время было замечено, что большое число существующих компонентов и готовых решений (IP-ядер) не получает выигрыша от нового логического генератора, т.к. они построены с ориентацией на старую, 4-входовую таблицу истинности. Ввиду этого в Virtex-6 была улучшена архитектура за счет второго триггера, как показано на рисунке 2. Дополнительно, логический генератор может выступать не только как 6-входовая таблица истинности, но и как две 5-входовые, что расширяет функциональные возможности ячейки. Весьма интересным шагом стал также переход к точно такой же логической ячейке и в дешевом семействе Spartan-6. Это позволяет разработчикам проводить иссле-

99 Рис. 1. Организация ПЛИС семейств Virtex-6 и Spartan-6

Рис. 2. Архитектура новой логической ячейки в семействах Virtex-6 и Spartan-6

Электронные компоненты №1 2010

Рис. 3. Разновидности высокоскоростных последовательных интерфейсов в семействах FPGA Xilinx

100

дования на полнофункциональной ПЛИС Virtex-6, которая в минимальной степени ограничивает их действия, а затем при необходимости существенно снижать стоимость готовой продукции, перенося полученные решения в более дешевые Spartan-6. ПЛИС Spartan-6 получили еще один тип устройств, ранее присутствовавший только в более дорогих Virtex — аппаратные скоростные приемопередатчики (MGT, MultiGigabit Transceivers). Эти модули могут являться основной для реализации таких интерфейсов как Gigabit Ethernet, PCI Express, Serial ATA и др. В настоящее время выпускаются следующие платформы: Virtex-6 LX/LXT — платформа с большим объемом логики; Virtex-6 SXT — платформа, предназначенная для цифровой обработки сигналов; Virtex-6 HXT — платформа, предназначенная для построения скоростных телекоммуникационных устройств на основе приемопередатчиков GTH с пропускной способностью до 11,2 Гбит/с; Virtex-6 CXT — платформа для замены LXT в системах с пониженной стоимостью и производительностью; Spartan-6 LX — недорогое семейство, предназначенное для реализации устройств преимущественно с помощью логических ячеек; Spartan-6 LXT — семейство с высокоскоростными последовательными приемопередатчиками GTP (до 3,25 Гбит/с). В таблице 1 представлены основные характеристики платформ ПЛИС Virtex-6, а в таблице 2 — ПЛИС Spartan-6. В части последовательных интерфейсов можно отметить два события: анонс платформы Virtex-6 HXT с Таблица 1. Основные характеристики платформ ПЛИС Virtex-6 Платформа Virtex-6 Логических ячеек, тыс. Блочной памяти, Мбит Блоков XtremeDSP Приемопередатчиков

LX/LXT 75—760 5,6—25,9 288—864 12—36

SXT HXT 315—475 250—565 25,3—38,3 18,1—32,8 1344—2016 576—864 24—36 48—72

CXT 75—240 5,6—15 288—768 12—24

Таблица 2. Основные характеристики платформ ПЛИС Spartan-6 Платформа Spartan-6 Логических ячеек, тыс. Блочной памяти, Мбит Блоков XtremeDSP Приемопередатчиков

WWW.ELCP.RU

LX 4—150 0,2—4,8 8—180 —

LXT 25—150 0,9—4,8 38—80 2—8

приемопередатчиками GTH, способными работать на скоростях до 11,2 Гбит/с, и появление платформы Spartan-6 LXT. Последнее событие дает богатый материал для переосмысления роли ПЛИС в практике конструирования, поскольку появляется реальная возможность создания недорогих устройств, содержащих такие интерфейсы как Gigabit Ethernet, SATA и PCI Express, создаваемые на базе гигабитных приемопередатчиков. На рисунке 3 можно видеть, что Spartan-6 содержат блоки GTP, как в ранних платформах семейства Virtex-5, а в Virtex-6 установлены более скоростные блоки GTX. ПРЕИМУЩЕСТВЕННЫЕ ОБЛАСТИ ПРИМЕНЕНИЯ

Из-за объективных особенностей ПЛИС имеют меньшую производительность и более высокую стоимость, чем специализированные микросхемы (ASIC/ ASSP). Поэтому области их применения должны быть такими, чтобы данные особенности не оказывали существенного влияния на общие характеристики изделия. Традиционно к проектам, ориентированным на использование ПЛИС, относятся макеты разрабатываемых ASIC/ASSP, однако в последнее время проявляется еще одна тенденция, связанная с повышением стоимости разработки специализированных микросхем. Дело в том, что стоимость подготовки производства микросхемы с технологическими нормами 90 нм и менее превышает 1 млн долл., поэтому в микроэлектронной промышленности наблюдается целый ряд решений, призванных уменьшить финансовые затраты и риски при выпуске такой дорогостоящей в освоении продукции. В данном случае ПЛИС, являясь неограниченно перепрограммируемыми, предлагают такие полезные свойства как коррекция схемы изделия без замены аппаратной платформы, широкие возможности для распараллеливания вычислений и скоростной коммуникации (за счет большого количества соответствующих аппаратных ядер), возможность выпуска изделий, которые из-за ограниченного объема, востребованного на рынке, не оправдывают разработку специализированной микросхемы. Последнее свойство является тем более актуальным, что, по различным оценкам, нижняя граница объема выпускаемых изделий для возврата вложенных средств находится на уровне 50—300 тыс. микросхем. Такой тираж характерен не для всех областей применения электроники. Можно упомянуть следующие области применения, которые рассматриваются компанией Xilinx в качестве приоритет-

ных. Для этих применений имеются готовые технические решения (IP-ядра), методические рекомендации и готовые проекты.

– Автомобильная электроника (системы видеонаблюдения, парковки, отслеживания дорожной разметки и знаков, системы ночного видения, автомобильные мультимедийные устройства).

– Аудио- и видеоаппаратура (видеоинтерфейсы DVI, HDMI, Display Port, LVDS). Преимуществом новых семейств являются аппаратные сериализаторы, которые требуются для современных интерфейсов, использующих высокоскоростную последовательную передачу данных. Интересно отметить появление аппаратных сериализаторов в FPGA семейства Spartan-6, которое принадлежит к недорогим ПЛИС, с традиционными ограничениями по функциональности.

– Бытовая электроника (ЖК-дисплеи и плазменные панели).

– Обработка и хранение данных (серверы для хранения данных, коммутационные устройства и мосты на основе высокоскоростных приемопередатчиков).

– Промышленная и медицинская автоматика (управление двигателями, системы сбора данных, обработка изображений на основе параллельной обработки сигналов блоками XtremeDSP).

– Проводные коммуникации представлены широким спектром систем, основанных на аппаратных модулях MGT, куда входят системы как уровня платы (Aurora, HyperTransport), так и сети уровня Ethernet или Sonet.

– Беспроводные коммуникации также представлены широким спектром решений, из которых следует отметить различные модификации программно-зависимого радио (SDR). Перечисленными направлениями не исчерпываются области применения ПЛИС, однако они дают основу для представления о том, в каких конкретно сферах возможно применение данной элементной базы. Можно упомянуть, что, в отличие от серийно выпускаемой электроники, системы на базе ПЛИС характеризуются высоким уровнем инженерного труда, поскольку конкурировать с серийно выпускаемой элементной базой они могут только за счет предоставления качественно иных функциональных возможностей. Именно на возможность реализации эксклюзивных функций на базе наукоемких технических решений и следует ориентироваться при использовании данной элементной базы. В дискуссионном порядке можно высказать мнение, что в текущей ситуации на российском рынке именно системы на базе ПЛИС могут быть эффективным способом выхода на мировой уровень разработок для небольших организаций. В пользу этого утверждения говорит то, что при использовании ПЛИС высокая стоимость элементной базы обусловливает поиск областей применения, где при невысоких тиражах большую роль начинает играть собственно суть проекта и его технические возможности. При этом конкуренция производителей элементной базы отходит на второй план, превращаясь в конкуренцию коллективов разработчиков. В этом случае отсутствие собственного производства играет меньшую роль, т.к. для выпуска конкурентоспособного изделия на базе ПЛИС можно ограничиться разработкой конфигурации для готовой микросхемы, выполненной в инженерном центре и не требующей больших капиталовложений. ПОРЯДОК РАЗРАБОТКИ

Достижение высокой производительности и надежности проекта на базе ПЛИС с архитектурой FPGA основывается на следующих подходах.

1. Широкое использование аппаратных ядер, таких как блочная память, аппаратные умножители и блоки

«умножение с накоплением», сериализаторы/десериализаторы и др.

2. Использование синхронного подхода к описанию проектов, что хорошо соответствует архитектуре FPGA, выполняемых по технологическим нормам 90 нм и менее.

3. Настройка параметров синтеза и трассировки в САПР с учетом желаемых характеристик проекта. Аппаратные ядра играют все большую роль в FPGA. Их главным достоинством является то, что и по производительности, и по стоимости они полностью соответствуют аналогичным блокам, выполняемым по такой же технологии в ASIC/ASSP. В то же время проект в ПЛИС, интенсивно использующий аппаратные блоки, может реализовать архитектуру и функциональность, существенно отличающуюся от стандартных микросхем, и, таким образом, разработчик сможет обеспечить характеристики своего изделия, отличающиеся в лучшую сторону за счет принятых им архитектурных решений. В первую очередь, в этой связи можно привести в пример блоки цифровой обработки XtremeDSP и аппаратные скоростные приемопередатчики MGT. Имея возможность изменять схему изделия в процессе проектирования, разработчик может опробовать самые разные варианты построения параллельных схем обработки сигналов (для чего полезны независимые блоки XtremeDSP, которые в семействе Virtex-6 SXT размещены в количестве до 2016) и коммуникационные устройства. Например, ПЛИС семейства Virtex-6 HXT, имея до 64 аппаратных приемопередатчиков, позволяют реализовать такие системы, для которых в настоящее время не существует стандартных решений. Особенностью цифровых систем, выполняющихся с нормами 90 нм и менее, является сильная ориентация на полностью синхронные процессы. Это связано с тем, что периоды тактовых сигналов становятся сопоставимы с временами распространения сигналов по кристаллу, что приводит к нестабильной работе проекта при появлении т.н. «гонок фронтов». Для ликвидации подобных негативных эффектов в цифровые системы, в т.ч. ПЛИС, вводят специальные цепи синхронизации, распространяющие тактовые сигналы по всем модулям микросхемы. Для синхронного проекта наблюдаются следующие свойства: – число тактовых цепей в проекте минимально, в идеальном варианте все модули используют один тактовый сигнал, формируемый аппаратным модулем FPGA (DCM, CMT, MMCM или иным, специфичным для данного семейства); – все модули используют синхронный сброс; – все модули используют только один перепад тактового сигнала (как правило, фронт); – используются триггеры, а не защелки; – при наличии нескольких тактовых сигналов переход данных от одного тактового домена к другому осуществляется через специальные схемы синхронизации; – выводы FPGA являются выходами регистра, входные сигналы записываются в регистры насколько возможно быстро; – критичные цепи конвейеризованы. Приведенные рекомендации не являются исчерпывающими, однако позволяют рассчитывать на формирование хорошей основы для последующего получения надежно функционирующей схемы. Наконец, корректная настройка САПР является мощным инструментом достижения качественных показателей изделия. Следует заметить, что с возрастанием логических объемов и сложности современных FPGA уже

Электронные компоненты №1 2010

101

недостаточно обеспечить корректную электрическую схему для разрабатываемого изделия. В зависимости от настроек алгоритмов синтеза и трассировки, результаты могут существенно различаться. Для разработчика интерес представляют отличия в частоте, перекрывающие один класс скорости (speed grade) или более, поскольку для компенсации такого отличия придется переходить к следующему, более дорогому, классу скорости. В то же время, характеристики многих проектов на базе ПЛИС можно существенно улучшить путем выбора правильных настроек САПР, а также при использовании дополнительных средств проектирования на уровне топологии кристалла. Для больших проектов эффективным способом повышения их производительности является разбиение проекта на субмодули с полуавтоматическим размещением их на кристалле. Для этого используется инструмент PlanAhead, который ранее представлял собой отдельно приобретаемый продукт, а начиная с актуальной на сегодня версии САПР ISE 11.x он интегрирован в маршрут проектирования. PlanAhead представляет собой графический редактор размещения субмодулей на кристалле ПЛИС, требующий определенной квалификации и понимания происходящих процессов, однако позволяющий устранять

снижение производительности, вызванное неэффективной «стратегической» работой автоматических алгоритмов. В практике преподавания автором учебных курсов по программам Xilinx имеются примеры, когда последовательное применение рекомендаций по проектированию цифровых систем повышало тактовую частоту проектов до 3—5 раз. Разумеется, в данном случае речь идет не о повышении частоты «сверх допустимых пределов», а лишь об устранении неэффективных технических решений. Вопросы, связанные с эффективным проектированием на базе ПЛИС, подробно рассмотрены в учебных курсах Xilinx, читаемых в авторизованном учебном центре компании «Инлайн Груп», и, в силу большого объема материала, не могут быть сколько-нибудь подробно освещены в рамках журнальной публикации. В целом можно отметить, что эффективное проектирование современных цифровых систем на базе ПЛИС является достаточно ответственной задачей, где результаты существенно зависят от квалификации разработчика и степени освоения им элементной базы и средств проектирования. С другой стороны, такое положение дел может являться основой для получения конкурентного преимущества теми коллективами, которые соответствующими навыками обладают.

СОБЫТИЯ РЫНКА

102

| РОССИЙСКОЙ МИКРОЭЛЕКТРОНИКЕ НЕ ХВАТАЕТ ПОТРЕБИТЕЛЯ | Российская электронная промышленность сегодня — это 2,5 тыс. предприятий, на которых работает 360 тыс. сотрудников. Примерно столько же, сколько в Ю. Корее, Германии, Израиле или на Тайване. Однако эффективность российских предприятий во много раз ниже. При этом, как ни парадоксально, большая часть российской электронной промышленности находится в частных руках. 500 компаний полностью или частично контролируются государством, около 30 предприятий созданы и контролируются зарубежными компаниями, более 2 тыс. предприятий являются частными. Правда, частные российские «электронные» компании в большинстве случаев являются малыми предприятиями: в среднем, по 30 сотрудников (у госпредприятий — по 700 работников). При этом годовая выработка на сотрудника в частных предприятиях в несколько раз больше, чем на предприятиях с государственным участием. С другой стороны, контролируемые государством компании часто заняты выпуском стратегически важной (военной) продукции. По данным ведущего эксперта УК «Финам Менеджмент» Дмитрия Баранова, доля российских предприятий микроэлектроники составляет всего 2—3% от общего числа промышленных предприятий страны. На мировом рынке доля России не превышает 1%. Иностранные компании занимают около 90% рынка электронных компонентов. Государство в последние несколько лет повернулось лицом к отрасли и надеется изменить ситуацию. Так, была разработана ФЦП «Развитие электронной компонентной базы и радиоэлектроники» на 2008—2015 гг. Объем инвестиций в электронную промышленность должен составить в указанный период 187 млрд руб. При этом из федерального бюджета планируется выделить 110 млрд руб., остальные средства привлекут из внебюджетных источников. К 2025 г. российская радиоэлектроника должна занимать более 50% российского рынка электронной аппаратуры. Перемены произойдут и в структуре отрасли. Минпромторг прорабатывает вопрос объединения «Ангстрема» и «Микрона». По словам замминистра Юрия Борисова, это объединение — процесс непростой, т.к. за двумя проектами стоят частные компании, однако государство в данном случае является серьезным игроком, который может способствовать объединению. Создать массовый спрос на чипы в России трудно, поэтому появилась идея создать вертикально интегрированную компанию, которая будет производить конечные устройства. Для этого требуется наладить не только производство чипов, но и сборку оборудования, производство ПО, установку и техподдержку этих решений у заказчиков. К планирующемуся альянсу «Ангстрем» + «Микрон» + Kraftway предполагается присоединить ряд компаний, занимающихся производством комплектующих, сборкой ПК и разработкой софта. В первое время объединенная компания будет ориентирована на производство продукции для государственных нужд: оборонного комплекса, МВД, МЧС и др. Таким образом, заказ российским производителям ПК будет гарантирован. На втором этапе развития будет налажен выпуск продукции, ориентированной на массовый рынок. По мнению Дмитрия Баранова, для развития российского рынка микроэлектроники следует развивать и рынки сбыта, т.е. в стране должно быть налажено массовое производство конечной продукции. Чтобы выжить в условиях конкуренции с иностранными производителями, наши производители микроэлектроники могут занять уникальные ниши, не охваченные иностранными поставщиками. Дмитрий Баранов считает, что у нашего рынка хорошие перспективы: он растет на 18—23% в год, по сравнению с 10—12% зарубежных рынков, что делает его привлекательным для прихода иностранных компаний. www.russianelectronics.ru

WWW.ELCP.RU

ШИРОКОПОЛОСНАЯ PLC-ТЕХНОЛОГИЯ: ПРОБЛЕМЫ И РЕШЕНИЯ ВИКТОР ОХРИМЕНКО, нач. отд., Государственный НИЦ прикладной информатики В статье рассмотрены особенности широкополосной технологии передачи данных по электросети. Для достижения высокой пропускной способности (до 200 Мбит/с) и приемлемой достоверности данных в этой технологии применяются многие из тех решений, которые используются в других проводных и беспроводных технологиях, в т.ч. метод модуляции с мультиплексированием и ортогональным частотным разделением, современные высокоэффективные алгоритмы помехоустойчивого кодирования данных, что, несмотря на множество существующих проблем, позволяет, в конечном счете, обеспечить надежный прием/передачу данных. ВВЕДЕНИЕ

По многим хорошо известным причинам параметры линий электропередачи (затухание сигнала, частотные и фазовые искажения и др.) изменяются во времени в зависимости от текущего уровня энергопотребления, числа подключенного оборудования и т.д., в то время как для традиционных физических сред передачи данных эти параметры сохраняются более или менее стабильными. Поэтому при использовании электросети для высокоскоростной передачи данных требуются различные методы компенсации ошибок, возникающих в канале передачи, помехоустойчивые методы обработки сигналов и кодирования данных. При передаче высокочастотного сигнала по электрическим сетям приходится сталкиваться со многими проблемами, основными из которых являются: – искажение сигнала вследствие многолучевого распространения; – затухание сигнала; – большие помехи и межсимвольная интерференция. Все эти проблемы накладывают существенные ограничения при практическом использовании технологии передачи данных по электросети [1—6].

родностей в электрической сети в точку приема поступает не только прямой сигнал, но и многочисленные задержанные во времени отраженные сигналы (явление многолучевого отражения). Поскольку неоднородности в линии имеют разные коэффициенты отражения, задержанные сигналы в точке приема имеют разную амплитуду, а т.к. спектр передаваемого сигнала достаточно широк, фазы принимаемых отраженных сигналов также сильно различаются. На рисунке 1 приведен пример схемы распространения сигналов от розетки А к розетке В и от С — к В. Кроме прямого сигнала (красная линия), в точке приема (в данном случае — розетке В) имеется отраженный задержанный сигнал, поступивший от розетки С (красная пунктирная линия). Результирующий сигнал, принимаемый в точке В, является сложным составным сигналом.

На рисунке 2 приведены амплитудно-фазовые характеристики результирующих сигналов в точке приема В. Векторные диаграммы приведены для сигналов частотой (f) 4,49; 12,50 и 20,70 МГц. Эти частоты выбраны из рабочего спектра, предусмотренного спецификациями HomePlug 1.0. Для примера расчета расстояние между В и С принято равным 3 м. Скорость (V) распространения сигнала составляет около 2,4.108 м/с. Предполагается, что коэффициент отражения равен 0,5. В общем случае коэффициент отражения зависит от параметров нагрузки, подключенной к розетке С. Длина волны для сигнала частотой 4,49 МГц равна 53,45 м (V/f). При расстоянии между розетками 3 м фазовая ошибка равна примерно 13°, а амплитуда результирующего сигнала увеличивается на 3 дБ. Для результирующих сигналов частотой 12,5 и 20,7 МГц фазовая

ИСКАЖЕНИЯ

43

Рис. 1. Пример схемы распространения сигналов между розетками

Рис. 2. Векторные диаграммы сигналов частотой 4,49, 12,50 и 20,70 МГц

Электронные компоненты №1 2010

СЕТИ И ИНТЕРФЕЙСЫ

Структура электросетей и, в частности, домашней электропроводки изначально не предназначалась для высокоскоростной передачи данных. В ней содержится множество электрических розеток, переключателей, разделительных трансформаторов и устройств защиты от перегрузки по току (предохранителей). Путь прохождения сигнала от передающего устройства к приемному зависит от многих факторов. В первую очередь, от топологии электросети (т.е. пути прокладки проводов в конкретной квартире или офисе). Во-первых, из-за разветвленности сети всегда существует несколько путей распространения сигнала от источника к приемнику. Во-вторых, из-за наличия многочисленных неодно-

а)

б)

Рис. 3. Графики зависимости амплитуды результирующего сигнала в точке В от частоты при расстоянии между розетками 3 (а) и 12 м (б)

Рис. 4. Пример схемы электрической проводки

ошибка равна, соответственно, 30 и 186°, а длина волны, соответственно — 19,2 и 11,6 м, что приводит уже к существенному искажению результирующего сигнала в точке В на этих частотах. Графики зависимости амплитуды результирующего сигнала в точке В от расстояния между розетками В и С приведены на рисунке 3. По сути, спектральные характеристики принимаемого в каждой розетке сигнала кроме изначальных существенных различий между собой изменяются еще и с течением времени в зависимости от типа подключаемых нагрузок. ЗАТУХАНИЕ

СЕТИ И ИНТЕРФЕЙСЫ

44

При распространении сигнала по линии электросети вследствие затухания происходит снижение его уровня. Еще одной причиной, вызывающей существенное уменьшение сигнала, является наличие в структуре реальной электросети коммутационных элементов. Как правило, электрическая цепь содержит разного рода рубильники, выключатели и низкочастотные (50 Гц) трансформаторы, которые являются основным препятствием для прохождения ВЧ-сигнала. На рисунке 4 приведен пример схемы электрической проводки в обычном доме. Такая схема электропроводки характерна для использования в домах Северной Америки. В широкополосной технологии передачи данных по электросети используется ВЧ-сигнал в диапазоне 4…21 МГц (HomePlug 1.0) или 2…30 МГц (HomePlug AV), поэтому

WWW.ELCOMPJOURNAL.RU

из-за того, что переключатель разрывает цепь прохождения сигнала, его распространение через разного рода переключатели, а также электрические щиты и НЧ-трансформаторы осуществляется благодаря сильной емкостной связи (см. рис. 4). Однако при этом ослабление сигнала на частотах ниже 1 МГц может достигать более 20 дБ. ПОМЕХИ

Источниками помех в обычных квартирах и помещениях офисов могут быть стандартные устройства для зарядки аккумуляторов мобильных телефонов, регуляторы яркости свечения галогенных ламп, а также другие бытовые приборы. В результате работы приборов уровень помех в электросети в полосе частот 4…21 МГц увеличивается примерно на 25 дБ по сравнению с уровнем теплового шума проводов [1]. Компрессоры систем отопления, вентиляции и кондиционирования воздуха, устройства потребительской электроники и т.д. генерируют помехи в частотном диапазоне ниже 500 кГц. Уровень этих помех существенно выше. Кроме того, широко распространенное низкоскоростное оборудование домашней автоматизации, к примеру, разного рода бытовые приборы на базе уже устаревшей технологии X10, также увеличивает уровень помех на частотах до 500 кГц. В технологии Х10 для кодирования данных используются радиоимпульсы с частотой несущей 120 кГц и длительностью 1 мс

(www.x10pro.com; www.smarthomeusa. com/info/x10theory). Следует также учитывать то, что многие источники генерируют помехи, синхронизированные с напряжением электросети. Эти помехи небольшой длительности возникают в моменты, когда амплитуда синусоидального напряжения частотой 50/60 Гц достигает максимумов.

OFDM

В основе широкополосной технологии передачи данных с использованием в качестве физической среды проводов электросети лежит метод передачи, при котором высокоскоростной поток данных разделяется на несколько относительно низкоскоростных потоков, каждый из которых передается на отдельной поднесущей. Этот метод модуляции получил название OFDM (Orthogonal Frequency Division Multiplexing — мультиплексирование с ортогональным частотным разделением). Пропускная способность системы передачи цифровой информации тем выше, чем больше мощность модулированного сигнала и шире частотный спектр. На практике, чтобы обеспечить электромагнитную совместимость оборудования, мощность сигнала ограничивается соответствующими нормативными документами. Например, в США действует стандарт FCC (Federal Communication Commission — Федеральной комиссии США по средствам связи), в странах Европы — CENELEC (Commission Européenne de Normalisation Électrique — Европейского комитета по электротехническим стандартам). Поэтому, чтобы достичь оптимальной пропускной способности при заданной ширине спектра, необходимо использовать эффективные способы модуляции. Если увеличение объема передаваемой информации достигается за счет роста скорости модуляции одной несущей (другими словами, за счет уменьшения длительности символов), это приводит к расширению спектра. Однако при малой длительности символов увеличивается искажение сигнала, вызванное межсимвольной интерференцией, поскольку длительность символов становится соизмеримой и даже может оказаться меньше времени задержки распространения. При использовании OFDM-модуляции увеличение пропускной способности происходит не за счет сокращения длительности передаваемых символов, а благодаря существенному увеличению числа информационных каналов (поднесущих). В случае использования OFDMмодуляции длительность передаваемых на поднесущей символов увеличивается, но при этом для их передачи не требуется широкая полоса частот. Соотношения между спектрами широкополосного и

а)

а)

б) Рис. 6. Набор поднесущих до адаптации (а) и после адаптации (б) б) Рис. 5. Соотношения между шириной спектра и длительностью символов при широкополосном сигнале с одной несущей (а) и OFDM-сигнале (б)

Во-первых, он позволяет повысить помехоустойчивость передачи. Как уже было показано, сигнал в каждой точке приема (по сути, розетке), отличается индивидуальными спектральными характеристиками. Поэтому выбор поднесущих частот зависит от параметров канала (т.е. АЧХ и помех в рабочей полосе частот). При узкополосных помехах в канале искажается только часть поднесущих, а не весь сигнал. Периодически переда-

вая через канал сигнал с известными характеристиками, можно достаточно просто и с малой погрешностью вычислить амплитудные и фазовые ошибки и затем скорректировать сигнал на приемной стороне. В результате мониторинга параметров канала связи можно скорректировать значения поднесущих частот и, в случае необходимости, отключить некоторые из них. Результат адаптации к параметрам канала проиллюстрирован на рисунке 6. Отключение некоторых из поднесущих может привести к снижению скорости передачи данных, однако информация при этом не будет утеря-

45 СЕТИ И ИНТЕРФЕЙСЫ

OFDM-сигнала, а также длительностью передаваемых символов приведены на рисунке 5. В рабочем диапазоне частот, в зависимости от используемой технологии, формируются 84 (HomePlug 1.0), 1155 (HomePlug AV) или 1536 (UPA) поднесущих. При этом в соответствии с определенной технологией и скоростью передачи символов на поднесущей применяются разные виды модуляции. Например, в стандарте HomePlug 1.0 (максимальная скорость 14 Мбит/с) — это BPSK (Binary Phase Shift Keying), DBPSK (Differential Binary Phase Shift Keying) и DQPSK (Differential Quadrature Phase Shift Keying). В стандарте HomePlug AV (200 Мбит/с) — BPSK и разновидности QAM (Quadrature Amplitude Modulation). Для модуляции поднесущей в спецификациях UPA (Universal Powerline Association) рекомендуется использовать модуляцию типа 1024/512/256/128/64/32/16/8 ADPSK (Amplitude Differential Phase Shift Keying) [4]. Максимальная скорость передачи при использовании стандарта UPA равна 200 Мбит/с.

OFDM — широкополосная технология передачи данных, отличающаяся высокой частотной избирательной способностью (другими словами, спектральной эффективностью). Преимущества метода OFDMмодуляции заключается в следующем.

Электронные компоненты №1 2010

Рис. 7. Взаимное расположение отраженного (а) и прямого (б) OFDM-сигналов

эффективно использовать его в широкополосных технологиях передачи данных по электросети. Однако из-за пропадания и искажения сигнала в линии вследствие многолучевых отражений, большого уровня помех, а также коротких по длительности, но мощных импульсных помех в электросети, являющихся причиной ошибок в пакетах данных, одной только OFDM-модуляции недостаточно для надежной передачи информации. Чтобы обеспечить приемлемую достоверность данных, необходимо принять и другие меры. Структурная схема передатчика в технологии HomePlug 1.0 приведена на рисунке 9 [1]. Перед процессом OFDMмодуляции поток цифровых данных подвергается ряду последовательных преобразований: – скремблированию; – помехоустойчивому кодированию; – уплотнению (puncturing); – перемежению (interleaving).

Рис. 8. Представление поднесущих в частотной области СКРЕМБЛИРОВАНИЕ

Рис. 9. Структурная схема передатчика

СЕТИ И ИНТЕРФЕЙСЫ

46

на. Другими словами, использование метода OFDM-модуляции позволяет адаптироваться к параметрам физической среды передачи. Во-вторых, возможность селекции поднесущих частот позволяет выбирать только те частоты из рабочего диапазона, которые разрешены к использованию в соответствии с нормативными документами, принятыми в той или иной стране. Меры, принимаемые при формировании OFDM-сигнала, позволяют избежать как искажений, вызванных межсимвольной интерференцией (ISI), так и искажений, обусловленных взаимным влиянием поднесущих (Inter Carrier Interference — ICI). Чтобы устранить влияние межсимвольной интерференции, длительность OFDM-символа увеличивается на время т.н. защитного интервала (Guard Interval — GI). Его длительность выбирается больше, чем значение наибольшей ожидаемой задержки отраженных сигналов. Таким образом, OFDM-символ содержит собственно информационный компонент (FFT-интервал длительностью 5,12 мкс) и вспомогательный

защитный интервал длительностью 3,44 мкс. На рисунке 7 показан пример взаимного расположения отраженного и принятого прямого OFDM-символов. В случае если длительность защитного интервала выбрана достаточно большой, отсутствуют наложения прямого и отраженных символов в области FFTинтервала. При этом информационная область символа не искажается соседними символами, что позволяет в дальнейшем достаточно точно с помощью прямого FFT-преобразования восстановить сигнал на поднесущих. Чтобы избежать взаимовлияния поднесущих, величина разноса частот (Δf) между ними выбрана равной 1/FFTИНТЕРВАЛ, что приводит к тому, что нулевые значения функций sinx/x, которыми представлены соседние поднесущие в частотной области, совпадают с максимальным значением каждой из выбранных поднесущих, что и показано на рисунке 8. Строгое соблюдение условия 1/Δf = FFTИНТЕРВАЛ, с одной стороны, позволяет минимизировать взаимное влияние соседних поднесущих, а, с другой, эффективнее использовать выделенную полосу частот. В технологии HomePlug 1.0 при 84-х поднесущих разнос частот составляет 195,3125 кГц, в HomePlug AV при числе поднесущих 1155 — 24,4 кГц. ПЕРЕДАТЧИК

Рис. 10. Структура скремблера

WWW.ELCOMPJOURNAL.RU

Метод OFDM-модуляции имеет множество преимуществ, что позволяет

В результате скремблирования в потоке данных устраняются длинные последовательности, содержащие только 0 или 1. При обработке данных в некоторых устройствах вследствие особенностей обрабатываемой информации на их выходе (к примеру, в факсимильном аппарате) могут формироваться очень длинные последовательности из 0 и 1. Следствием этого могут быть изменения спектральных характеристик передаваемого сигнала, что, в свою очередь, может привести к нарушению существующих соглашений и невыполнению требований нормативных ограничительных документов по использованию выделенного частотного диапазона. Скремблирование осуществляется достаточно просто с использованием сдвигового регистра и логических элементов XOR (исключающее ИЛИ). Пример возможной структуры скремблера приведен на рисунке 10. КОДИРОВАНИЕ

Использование прямых корректирующих кодов (Forward Error Correction — FEC) позволяет увеличить достоверность данных и во многих случаях избежать их повторной передачи в процессе обмена данными. Для исправления ошибок на приемной стороне в передаваемый поток данных вводится дополнительная контрольная информация. Применение корректирующих кодов вносит избыточность в передаваемое сообщение, что, в конечном счете, снижает скорость передачи информации. В стандарте HomePlug 1.0 предусмотрено использование двух классов корректирующих кодов — это коды

вестно. В результате использование кода с уплотнением 3/4 может оказаться более эффективным, в сравнении со стандартным кодом без уплотнения. В таблице 1 приведены соотношения между пропускной способностью, видом модуляции и способом кодирования (HomePlug 1.0) [3]. Рис. 11. Структурная схема кодера

СЕТИ И ИНТЕРФЕЙСЫ

48

ПЕРЕМЕЖЕНИЕ

Рида-Соломона и сверточные коды. При формировании потока данных на передающей стороне вначале осуществляется кодирование с применением кодов Рида-Соломона, а затем используется сверточное кодирование. Коды Рида-Соломона относятся к классу блочных кодов. В результате кодирования к последовательности из n байтов добавляется k–n дополнительных контрольных байтов. В результате этого последовательность из n байтов преобразуется в последовательность k байтов. Использование кодов РидаСоломона позволяет восстанавливать до (k-n)/2 «искаженных» байтов. К примеру, код Рида-Соломона (типа 255,239) может восстанавливать до восьми ошибочных байтов. Как правило, применение блочных кодов позволяет устранить достаточно редкие ошибки в пакетах (блоках) данных. При многочисленных битовых ошибках эти коды менее эффективны. При сверточном кодировании плохо исправляются ошибки, вызванные искажениями пакетов данных, однако этот тип кодирования более эффективен при устранении одиночных битовых ошибок. При сверточном кодировании информационная последовательность, в отличие от кодирования по РидуСоломону, не разбивается на блоки (байты). Пример структурной схемы формирования сверточного кода приведен на рисунке 11. Цифровые данные с соответствующих выходов сдвигового регистра поступают на сумматоры по модулю 2, на выходах которых образуются два потока уже преобразованных данных (X и Y). При использовании приведенного алгоритма кодирования скорость потока данных снижается в два раза. В стандарте HomePlug AV, регламентирующем пиковую пропускную способность 200 Мбит/с, для избыточного кодирования применяются сверточные

турбокоды (Turbo Convolutional Codes). Этот класс кодов в настоящее время широко применяется в технике связи, а патент на него выдан французской компании France Telecom. В спецификациях HD-PLC (High-Definition Powerline Communications), продвигаемых Альянсом с одноименным названием, в алгоритмах прямой коррекции ошибок используются коды LDPC (Low-Density Parity-Check Codes — коды с малой плотностью проверок на четность). Применение корректирующих кодов при передаче данных по каналам с пропаданием сигнала еще не может гарантировать высокую достоверность приема. Основная причина заключается в резком снижении эффективности корректирующих кодов при возникновении в канале пакетов ошибок, вызванных большими импульсными помехами, и, как следствие, частичным пропаданием сигнала. Для борьбы с ошибками такого вида используется другой подход — перемежение данных. УПЛОТНЕНИЕ

В теории кодирования под термином puncturing (уплотнение) подразумевается процесс удаления заранее известным способом некоторых из контрольных битов, полученных в результате сверточного кодирования. Это делается для того, чтобы уменьшить избыточность передаваемого сообщения и тем самым увеличить скорость передачи данных. Вместе с тем, в этом случае при декодировании можно использовать тот же декодер, что и без уплотнения. Это позволяет увеличить гибкость системы, не повышая ее сложность. Оказывается, зачастую намного проще восстановить отсутствующие биты, зная порядок их расположения в потоке данных, чем идентифицировать и исправить случайную ошибку, месторасположение которой в потоке неиз-

Таблица 1. Соотношения между пропускной способностью, видом модуляции и способом кодирования (HomePlug 1.0) Обозначение DQPSK 3/4 DQPSK 1/2 DBPSK 1/2 ROBO

Вид модуляции DQPSK DBPSK

Способ кодирования Код Рида-Соломона + сверточный код 3/4 Код Рида-Соломона + сверточный код 1/2 Код Рида-Соломона + сверточный код Код Рида-Соломона + сверточный код 1/2 + повторение каждого бита 4 раза

WWW.ELCOMPJOURNAL.RU

Пропускная способность, Мбит/с 13,78 9,19 4,59 1,02

Согласно структурной схеме передатчика, перед OFDM-модулятором располагается блок перемежения (interleaver). Назначение этого блока — распределение закодированного потока двоичных данных между поднесущими с учетом их числа, вида модуляции и длины пакета для обеспечения высокой достоверности принятой информации. Как правило, наличие мощных помех небольшой длительности приводит к большим искажениям или пропаданию части сигнала. При этом при правильно сформированных пакетах (блоках) искажается или «теряется» только часть данных. К таким же последствиям приводит появление узкополосных помех, блокирующих только некоторые из поднесущих. Использование алгоритмов помехоустойчивого кодирования позволяет восстановить «утерянные» данные на приемной стороне без их повторной передачи. Блок перемежения — это устройство, в котором осуществляется перемежение (interleaving) или, иными словами, перестановка символов (бит), которая эффективно используется для увеличения достоверности принимаемой информации. В передатчике данные из потока распределяются по известному закону между пакетами, а затем с учетом этого же закона восстанавливаются на приемной стороне. Перестановка позволяет разнести биты, стоящие рядом в потоке данных, таким образом, чтобы они оказались разделенными группой других данных, передаваемых в том же блоке. Такая процедура не вносит избыточности, а лишь изменяет порядок следования символов или битов. В этом случае возникающие импульсные помехи искажают не пакет целиком, а только часть данных в пакете. Однако чем больше глубина перемежения (т.е. максимальное расстояние, на которое разносятся соседние биты), тем больше результирующая задержка выходных данных. Этот метод борьбы с помехами широко используется в технике связи, в т.ч. и в цифровом телевидении. В стандарте HomePlug 1.0 предусмотрены два различных алгоритма перемежения [1]. Первый — стандартный, второй используется только в режиме ROBO (ROBust OFDM — специальный режим перемежения, предназначенный для высоконадежной передачи данных при большом уровне помех в линии

Таблица 2. Основные параметры интерфейса физического уровня стандарта HomePlug 1.0 Число поднесущих Разнос поднесущих частот (Δf), кГц Период OFDM-символов, мкс FFT-интервал, мкс

Пропускная способность, Мбит/с Рис. 12. Формирование OFDM-символа

электросети). В стандарте HomePlug 1.0 определено, что блок передачи на физическом уровне (PHY) включает такое число бит, которое можно передать с использованием точно заданного количества OFDM-символов. PHY-блок содержит 20 или 40 символов. При формировании пакета данных в зависимости от объема передаваемых данных можно использовать разные размеры PHY-блоков. К примеру, пакет данных, для передачи которого необходимо 130 OFDM-символов, может содержать три PHY-блока по 40 символов и один 20-символьный блок. В пакетах ROBO используются только 40-символьные PHY-блоки. Объем блока PHY равен произведению числа OFDM-символов (20 или 40), числа битов, передаваемых на поднесущей (1 бит при модуляции типа BPSK/DBSK или 2 — DQPSK), и количества используемых поднесущих. Хотя в стандарте HomePlug 1.0 допускается одновременное использование 84-х поднесущих, как правило, некоторые из них можно отключить из-за помех, вероятности больших искажений сигнала или в соответствии с нормативными документами по использованию частотного диапазона. Объем блока = число символов × × число битов на поднесущей × × число несущих. Для примера, при 40 символах и 84 поднесущих объем блока PHY составляет 3360 бит (40×84). В результате не очень сложной процедуры перемежения каждая из поднесущих последовательно используется для передачи вполне определенного набора битов из передаваемой последовательности в 3360 битов.

OFDM-МОДУЛЯЦИЯ

На завершающей стадии преобразования данных в OFDM-модуляторе выполняются следующие операции: – модуляция поднесущих; – синтез OFDM-символов; – расширение OFDM-символов; – сглаживание OFDM-символов. После модуляции поднесущих сигнал в частотной области представляется как набор независимых модулированных по фазе несущих с разносом

управление/контроль передача данных режим ROBO пиковая минимальная

по частоте 195,3125 кГц (HomePlug 1.0). Синтез OFDM-сигнала выполняется с использованием инверсного быстрого преобразования Фурье (FFT). В результате этого преобразования во временной области OFDM-символ представляется набором синусоид длительностью 5,12 мкс. Результат FFT-преобразований из частотной области во временную и обратно приведен на рисунке 12. В отличие от принятого в технологиях HomePlug 1.0, HomePlug AV и др. способа формирования OFDM-сигнала с помощью преобразования Фурье, в технологии HD-PLC применяются Waveletпреобразования. Как утверждают авторы этой технологии, использование метода Wavelet-преобразований минимизирует уровень боковых лепестков поднесущих и, как следствие, улучшает параметры ортогональности как в частотной, так и во временной областях. По сравнению с методом FFT, OFDM-модуляция типа Wavelet OFDM отличается лучшими параметрами фильтрации и обеспечивает более глубокую режекцию сигналов помех [6]. Основная цель расширения OFDMсимвола — увеличение его длительности на величину защитного интервала. В стандарте HomePlug 1.0 длительность информационного интервала составляет 5,12 мкс (FFT-интервал). После расширения длительность символа равна 8,56 мкс. Благодаря этому устраняются искажения, вызванные межсимвольной интерференцией. Заключительный этап формирования OFDM-символа — его сглаживание. В противном случае быстрые изменения сигнала в границах символа приводят к расширению спектра, что крайне нежелательно. При сглаживании формируются плавные переходы между символами, что минимизирует ширину спектра передаваемого сигнала. В таблице 2 приведены основные параметры интерфейса физического уровня (HomePlug 1.0) [1]. ЗАКЛЮЧЕНИЕ

В настоящее время наибольшее распространение получили три технологии широкополосной передачи данных по электросети: HomePlug AV (HomePlug 1.0), HD-PLC и UPA. Во всех этих технологиях реализован метод

OFDM-модуляции. Однако подходы и решения для реализации интерфейса на физическом уровне при использовании этих технологий существенно отличаются. Главные отличия заключаются в использовании разных методов синтеза OFDM-сигнала и применении несовместимых между собой алгоритмов помехоустойчивого кодирования. Применение в этих технологиях высокоэффективных способов модуляции и алгоритмов кодирования данных позволило достичь, по сравнению с другими проводными и беспроводными технологиями, большой скорости передачи (до 200 Мбит/с) и высокой помехоустойчивости, что, в конечном счете, и определяет постоянно растущий интерес к этим методам. Технология широкополосной передачи данных по электросети, другими словами, технология BPL (Broadband PowerLine) или PLC (Powerline Communication), — это сравнительно новая телекоммуникационная технология, вобравшая передовые достижения в области цифровой обработки сигналов и помехоустойчивого кодирования, что позволило достичь нового качественного уровня передачи данных. Благодаря такому уровню, широкополосная PLC-технология в настоящее время уже достаточно широко применяется в разнообразных приложениях и во многих из них на равных конкурирует с другими высокоскоростными проводными и беспроводными технологиями передачи данных. Более полную информацию о характеристиках, особенностях и преимуществах PLC-технологии см. в [1—6]. ЛИТЕРАТУРА 1. HomePlug 1.0 PHY for Smart Grid and Electric Vehicle Applications. — Intellon, 2008 (www.intellon.com).

2. HomePlug Standard Brings Networking to the Home. — CommsDesign. 2009 (www. commsdesign.com/main/2000/12/0012feat5. htm#reference).

3. HomePlug 1.0 Technology White Paper. — Intellon, 2008 (www.intellon.com).

4. First Draft of the OPERA Specification Version 2. — OPERA, June 2007 (www.ist-opera. org).

5. http://en.wikipedia.org.

6. www.hd-plc.org.

Электронные компоненты №1 2010

49 СЕТИ И ИНТЕРФЕЙСЫ

Вид модуляции

84 195,3125 8,4 5,12 BPSK DBPSK, DQPSK DBPSK 14 1

ПОВЫШЕНИЕ ТОЧНОСТИ СИНХРОНИЗАЦИИ С ПОМОЩЬЮ ПРОЗРАЧНЫХ ЧАСОВ СЕРГЕЙ ПОНОМАРЕВ, научн. консультант, «ИД Электроника»

Статья посвящена проблеме синхронизации часов в сети. Проблема синхронизации двух устройств не так проста, как может показаться на первый взгляд. При более тщательном рассмотрении становится ясно, что необходимо не только точно фиксировать моменты времени, но и учитывать его промежутки, потраченные на процедуру считывания и записи показаний, на пересылку и коррекцию данных. Кроме того, следует понять, какова должна быть точность синхронизации (порядка секунд, микросекунд или еще точнее). Стандарт IEEE-1588 определяет процедуру передачи текущего времени с помощью т.н. прозрачных часов (Transparent Clocks). Однако прежде чем перейти к рассмотрению этого решения, вспомним суть проблемы. СМЕЩЕНИЕ И ЗАДЕРЖКИ

Разность между показаниями двух часов называется смещением. Для обеспечения требуемой точности синхронизации смещение не должно превышать установленный порог. В первом приближении процесс синхронизации происходит следующим образом: главные часы посылают подчиненным текущие показания. Схематично эта процедура изображена на рисунке 1. Подчиненные часы устанавливают полученное значение с уче-

том поправки на задержку распространения сигнала и времени установления нового значения. СИММЕТРИЧНЫЕ И АСИММЕТРИЧНЫЕ ЗАДЕРЖКИ

Главная причина неточности синхронизации двух часов — задержка на передачу сигнала времени и ошибки ее компенсации. В сетях с пакетной передачей (например, Ethernet) между главными и подчиненными часами периодически происходит обмен пакетами, содержащими текущие показания. Это позволяет вычислить смещение в обоих направлениях. Если они равны (т.н. симметричная задержка), то они взаимно уничтожаются при вычислении смещения. К сожалению, в большинстве систем времена задержки распространения сигнала от главных часов к подчиненным, и наоборот, не равны, особенно если в сети имеются маршрутизаторы или коммутаторы. Более того, эти задержки сложно детерминировать и, следовательно, скорректировать. ОЧЕРЕДИ

Коммутаторы и маршрутизаторы увеличивают задержку передачи пакета, поскольку они направляют пакет далее по линии не сразу после его получения. Необходимо некоторое время

СЕТИ И ИНТЕРФЕЙСЫ

50

Рис. 1. Задержка распространения сигнала между двумя устройствами

Рис. 2. Одновременная пересылка двух сообщений коммутатором

WWW.ELCP.RU

для того, чтобы выбрать подходящий порт. Получив пакет, коммутатор помещает его в буфер соответствующего порта, где пакет ожидает своей очереди на передачу (см. рис. 2). Если сеть не перегружена, то время буферизации очень мало. Поскольку длина очереди постоянно меняется, то непостоянна и задержка передачи пакета синхронизации (Packet Delay Variation — PDV). Именно из-за этой переменной составляющей возникает проблема точной синхронизации. РЕШЕНИЕ ПРОБЛЕМЫ

Поскольку часы физически удалены друг от друга на некоторое расстояние, то сигнал между ними всегда будет распространяться с задержкой, к которой необходимо прибавить время PDV, о котором мы говорили выше. Очевидный способ коррекции этих задержек — обмен большим количеством пакетов, среди которых отбираются наиболее удачные, пришедшие за минимальное время. Если критерий точности синхронизации не слишком строг, то этот способ пригоден. Однако для микросекундного диапазона такой подход предполагает существенное увеличение скорости передачи и фильтрации пакетов, а также очень сложные алгоритмы расчета смещения и регулировки подчиненных часов. Стандарт IEEE-1588 предлагает альтернативные пути. Во-первых, можно использовать промежуточные коммутаторы (Boundary clock — граничные часы) для передачи сигнала текущего времени. Второй способ заключается в том, что в коммутаторе для каждого пакета измеряется его индивидуальная задержка, которая затем учитывается при вычислении смещения. В этом случае задержка, вносимая самими коммутаторами, становится «прозрачной» при расчете смещения, поэтому устройства с такой функцией получили название transparent clock — «прозрачные часы».

отправки синхронизационного пакета) и Delay_Response (момент получения главными часами пакета Delay_Request). Таким образом, для вычисления текущего времени имеются четыре точки. ПРОЗРАЧНОСТЬ КОММУТАТОРА

Рис. 3. Двухступенчатый алгоритм синхронизации ПАКЕТЫ С ВРЕМЕННОЙ ОТМЕТКОЙ

Стандарт IEEE-1588 редакции 2008 г. поддерживает очень высокую скорость обмена пакетами. Однако и этого не достаточно для полноценного решения проблемы синхронизации в субмикросекундном диапазоне. В связи с этим было предложено обратиться к матрицам FPGA, с помощью которых можно избавиться от задержек, вносимых стеком ОС, и тем самым уменьшить общее время PDV. Стандартом определено два метода фиксации времени: пакеты Sync и Delay_Request (сообщение о событии). Это два типа пакетов, которые используются для измерения задержки распространения между главными и подчиненными часами. Пакеты Sync направляются от главных часов к подчиненным, а Delay_Request — в обратном направлении.

Любой коммутатор вносит задержку распространения сигнала. Однако существует разница между обычными коммутаторами и коммутаторами с функцией фиксации времени. Прозрачным коммутаторам не требуется знать точное время, они лишь измеряют промежуток времени, в течение которого сообщение о событии находилось в коммутаторе. Этот промежуток измеряется матрицей FPGA, фиксирующей моменты получения сообщения и его отправки в порт. Длительности задержки для пакетов Sync и Delay_Request запоминаются в прозрачных часах. Когда приходят соответствующие пакеты Follow_Up и Delay_Response, прозрачные часы изменяют информацию в них с учетом этих задержек. Таким замысловатым образом информация о задержке в очереди поступает в подчиненные часы. Эти задержки учитываются в расчете и либо слабо, либо вовсе не влияют на точность синхронизации. ВЛИЯНИЕ ЗАДЕРЖЕК

Рассмотрим погрешность синхронизации, связанную с задержкой пакета в очереди. Для этого сначала синхронизуем часы без коммутатора напрямую (с помощью только переходных кабелей). Самый удобный способ сравнить время на подчиненных часах со временем на главных осуществляется с помощью выходного сигнала, содержащего 1 импульс в секунду. Для измерения смещения между сигналами часов используется счетчик, осциллограф или встроенное в главные часы устройство, измеряющее временные интервалы. Измерения следует производить в течение длительного интервала,

АЛГОРИТМЫ ОБМЕНА ПАКЕТАМИ

В настоящее время существует множество источников, в которых подробно рассмотрены механизмы обмена пакетами синхронизации. Мы рассмотрим лишь общий принцип. Подчиненные часы могут рассчитать свое смещение по четырем отметкам времени. Поскольку вычисления производятся подчиненными часами, то главные периодически посылают дополнительные пакеты с данными, полученными в главных часах. Стандарт IEEE-1588 редакции 2008 г. определяет два метода обмена пакетами, содержащими текущие показания часов. Оба метода основаны на фиксации точного момента, когда пакет был послан часами в сеть, и реализуются на FPGA. Рассмотрим одноступенчатый алгоритм. Главные часы записывают момент отправки в тело пакета, а подчиненные часы фиксируют точный момент, когда они получили пакет. Смещение вычисляется в подчиненных часах напрямую. Второй, двухступенчатый, алгоритм предполагает наличие некоего датчика, который фиксирует моменты отправки и принятия пакета. В этом случае главные часы отсылают в подчиненные данные о моменте передачи пакета. Этот алгоритм больше похож на обмен пакетами Sync и Delay_Request, чем предыдущий. Для наглядности рассмотрим рисунок 3. Когда сообщение о событии отсылается центральным процессором в сеть, FPGA фиксирует точный момент этого события и посылает данные в сеть. Помимо двух пакетов от ЦП, подчиненные часы получают два пакета с матрицы FPGA моментами: Follow_Up (момент

СЕТИ И ИНТЕРФЕЙСЫ

51

Электронные компоненты №1 2010

Таблица 1. Точность хода подчиненных часов Без трафика

С трафиком

ИспользоваСреднее, Станд. откло- Среднее, Станд. отклоние полосы нс нение (р-р), нс нс нение (р-р), нс 100 Base-T, % Переходный кабель 60 7 (85) — — — 2 стандартных коммутатора 58 59 (3000) 24715 82190 (1.106) 4 2 прозрачных часов 76 10 (126) 76 9 (85) 97 Конфигурация

Рис. 4. Схема для измерения задержки, вносимой двумя коммутаторами

чтобы повысить их точность. Результат измерений обычно представляется в виде среднего значения ошибки и ее отклонения. ОЧЕРЕДИ В ДВУХ КОММУТАТОРАХ

Поскольку очередь образуется тогда, когда, по крайней мере, две линии соединяются в одну, то два коммутатора, соединенных одной линией, также создадут очереди и задержки. В этом случае коммутаторы должны быть стандартными и класса Enterprise. Изначально трафик формируется только синхронизационными пакетами между часами.

Затем активируются абоненты, и точность подчиненных часов измеряется еще раз (см. рис. 4). Таким образом учитывается ряд факторов, влияющих на точность хода часов, например схемы очередности в коммутаторе, природа потока данных (трафика), чувствительность подчиненных часов к PDV. Далее стандартные коммутаторы класса Enterprise заменяются прозрачными часами, и измерения повторяются (без информационного трафика и в его присутствии). Результаты пяти перечисленных измерений приведены в таблице 1. Видно, что при отсутствии информационного трафика ухудшение точности хода подчиненных часов незначительно зависит от типа используемых устройств. Однако влияние информационного трафика велико. С другой стороны, видно, что с прозрачными часами и почти 100-% загрузкой сети синхронизация практически не сбилась. Измерения различаются менее чем на 100 нс и только на 15 нс отклоняются от основных изме-

рений напрямую. При использовании стандартных коммутаторов точность, наоборот, низка. ЗАКЛЮЧЕНИЕ

Переходя на стандарт IEEE-1588, следует четко определиться с уровнем точности синхронизации, который требуется для работы системы, и проверить работу подчиненных часов без использования устройств, соответствующих этому стандарту. Также следует учитывать, что в технической документации производитель указывает лучшие результаты, т.е. полученные, скорее всего, в отсутствие трафика. После установки подчиненных часов стандарта IEEE-1588 следует убедиться, что их реальные характеристики удовлетворяют требованиям сети. ЛИТЕРАТУРА 1. Paul Skoog. Using IEEE-1588 transparent clocks to improve system time synchronization accuracy//www.embedded.com/columns/ a rc h i ve / ?ho wM a ny =10 0 & so r t= p u b l ish _ date+sort+desc&content_type=ti.

СОБЫТИЯ РЫНКА

СЕТИ И ИНТЕРФЕЙСЫ

52

| EAGLE, HERON И MERLIN: ТРИ НОВЫХ ПРОЦЕССОРНЫХ ЯДРА ARM В 2010 г. | Отчитываясь о финансовых результатах ушедшего года, компания ARM сообщила, что в 2010 г. выпустит три процессорных ядра в дополнение к семейству Cortex. Как заявил президент ARM Уоррен Ист (Warren East), лицензии на ядра с кодовыми названиями Eagle, Heron и Merlin будут доступны партнерам к концу этого и началу следующего года.

Eagle продолжит высокопроизводительную линейку ядер класса Cortex-A; Heron позиционируется как ядро процессоров Cortex-R для встраиваемых систем, а Merlin — как новое ядро группы Cortex-M. В случае с Eagle Ист отметил, что новое ядро разрабатывается как замена популярному Cortex-A9, которое используется, в частности, в NVIDIA Tegra 2 и четырехъядерном Marvell ARMADA. Областью применения Eagle станут смартфоны, мобильные компьютеры, цифровое телевизионное и коммуникационное оборудование. Суммарный рынок в этой категории оценивается аналитиками почти в 3 млрд устройств в год. Процессоры с ядрами Heron нацелены на рынок автомобилестроения и управляющих систем в производстве жестких дисков (10 млрд устройств в год). Ядро Merlin будет использоваться в системах управления двигателями, промышленными установками и в аудиопроцессорах (16 млрд в год). www.russianelectronics.ru

НОВОСТИ СИСТЕМ НАВИГАЦИИ | FRONT-END-МОДУЛЬ GPS | GPS-модуль BGM781N11 компании Infineon является, по данным производителя, самым миниатюрным в мире. В модуле интегрированы все важные функции, требующиеся для усиления и фильтрации сигнала GPS. Размеры модуля 2,5×2,5×0,7 мм. Модуль содержит GPS-LNA-чип и два ПАВ-фильтра (входной и выходной фильтры) с высокой устойчивостью к электростатическим разрядам в корпусе TSNP11-2. В типичном применении BGM781N11 требуются всего два внешних пассивных компонента. Потребляемая мощность BGM781N11 hat составляет 5,94 мВт; диапазон напряжения питания 1,5…3,6 В. Усиление приемника на входе — 18,6 дБ, тогда как современные конкурирующие решения обеспечивают лишь 16,5 дБ. www.russianelectronics.ru

WWW.ELCP.RU

БЕСПРОВОДНОЙ ДОСТУП ПОСЛЕДНЕЙ МИЛИ ЮЛИЙ КРЫЛОВ, к.т.н., гл. конструктор, ЗАО «Т&Т Телеком» ВЛАДИМИР ТИХОНОВ, к.т.н., член-корр. РАЕН, ген. директор ЗАО «Тольятти телеком» НИНА ШАРУК, дизайнер .

Данный информационный материал является продолжением статьи «Технология Ethernet + WLAN Plus» (см. ЭК2, 2008 г.), в которой на практическом примере был дан краткий обзор перспектив развития телекоммуникационных технологий с высоким уровнем интеграции комплексных услуг. В этой публикации приводятся данные о внедрении беспроводного доступа последней мили на базе конкретного оператора.

– повысить общую безопасность и степень защищенности граждан; – стимулировать рост и массовость широкополосного доступа, т.е. использование интернета; – снизить расходы операторов и поставщиков услуг; – создать инфраструктуру многоцелевой универсальной службы городской администрации. КОНЦЕПЦИЯ

Абонентская сеть доступа — структура, соединяющая поставщика услуг с пользователем. Аппаратура связи определяет маршруты и коммутирует информацию в городской сети. На этот узел приходится большая часть средств финансирования оператора. Методы и решения с использованием технологии передачи DSL, E1/E3 сегодня уже не устраивают операторов в силу отсутствия ее гибкости в наращивании емкости передаваемой информации. Выходом из такого положения может служить применение технологии Ethernet, поддерживающей все виды информации — видео, данные, голос — и позволяющей программно изменять скорость доступа. Технология Ethernet не ограничена средой передачи и работает как по медному и оптическому кабелям, так и в радиоканале. Кроме того, обеспечивается совместимость оборудования

различных компаний изготовителей, что удобно для поставщиков услуг. Доступ определен тремя основными видами этой технологии: – точка-точка по медной линии; – точка-точка по оптоволокну и радиоканалу; – точка-многоточка по оптоволокну и радиоканалу. Современный стандарт GEPON является примером решения многоточечного режима. Один порт GEPONкоммутатора позволяет подключить по одному волокну до 32 GEPON-модемов со скоростью передачи до 1 Гбит/с. Основные преимущества оптоволоконной сети GEPON, по сравнению с традиционной технологией DSL, E1/E3: 1. Модульность конструкции, что позволяет менять интерфейсы при изменении функций.

2. Развитое ПО с обширным меню.

3. Поддержка высоких скоростей входного информационного потока.

4. Работа с более информационными видами модуляции.

5. Наличие встроенных измерителей достоверности приема.

6. Возможность дистанционного (через интернет) управления или замены ПО через спутниковый канал.

7. Повышенная надежность и наработка на отказ.

8. Меньшая излучаемая мощность, необходимая для обеспечения той же

ТЕРМИНОЛОГИЯ GEPON (Gigabit Ethernet Passive Optical Network) — пассивная оптическая сеть, функционирующая в режиме «точка – много точек».

BPON (Broadband Passive Optical Network) — широкополосная пассивная оптическая сеть.

EPON (Ethernet Passive Optical Network) — пассивная оптоволоконная сеть на основе Ethernet.

OLT (Optical Line Termination) — оконечное оборудование оптической линии.

ONU (Optical Network Unit) — блок сети оптической связи. МАС — уникальный идентификатор сетевого устройства Ethernet.

HDTV (High Definition Television) — телевидение высокой четкости.

802.11а/g, 802.11n — набор стандартов связи в беспроводной локальной сетевой зоне частотных диапазонов 2,4; 3,6 и 5 ГГц.

ATM (Asynchronous Transfer Mode) — асинхронный режим передачи.

TDM (Time Division Multiplexing) — мультиплексирование с разделением времени. Сплиттер — устройство, предназначенное для разделения сигнала на первой промежуточной частоте.

Электронные компоненты №1 2010

53 БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ

ВВЕДЕНИЕ

Цифровые города развиваются во всем в мире. Они обеспечивают населению информационную среду для повседневного пользования. Ключевым элементом развития городов и улучшения качества жизни являются широкополосные услуги. Местное самоуправление играет все более значительную роль в совершенствовании устойчивых широкополосных услуг, особенно в сельских местностях, которые не очень привлекательны для коммерческих операторов из-за нерентабельности капиталовложений в широкополосную инфраструктуру. Следовательно, именно местное самоуправление должно поощрять развитие широкополосного доступа, обеспечивая гражданам информационные услуги и определяя политику и программы, стимулирующие введение приемлемых широкополосных услуг на местном уровне. Предлагаемая компанией «Тольятти Телеком» сеть доступа с доведением оптического кабеля до жилых зданий, производственных и отдельных строений может оказать помощь городским властям и коммунальным предприятиям в реализации оптоволоконных сетей доступа, которые позволят создать конкурентные условия между всеми поставщиками услуг на рынке телекоммуникаций. Построение цифрового города позволит местному самоуправлению добиться следующих целей: – уменьшить расходы городской власти, повысив эффективность ее работы; – повысить удовлетворенность и качество жизни граждан; – обеспечить большее число услуг для граждан и деловых субъектов; – ускорить экономическое развитие городов; – увеличить конкурентоспособность городов;

зоны покрытия (или большая устойчивость к шумам и помехам при той же мощности).

9. Лучшее качество передачи.

10. Возможность одновременной передачи вспомогательной информации.

11. Масштабируемость.

12. Гибкость архитектуры.

13. Обеспечение качества обслуживания.

14. Управление сервисами. В сети GEPON присутствуют два основных звена: линейный терминал на стороне оператора (OLT) и сетевое устройство на стороне абонента (ONU). Переданные от терминала кадры получают все абонентские устройства, а извлекаются из сети только те, МАСадрес которых совпадает с указанным в кадре МАС-адресом (специальный идентификатор). Типовая схема обмена состоит из трех звеньев: OLT, сплиттера, ONU. Обратный поток образуется из потоков данных, которые генерируются различными абонентскими устройствами (см. рис. 1 и 2).

Рис. 1. Прямой поток

Рис. 2. Обратный поток

ВНЕДРЕНИЕ

Рис. 3. Беспроводная система доступа на объекте Таблица 1. Сравнительные характеристики сетевых технологий

БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ

54

BPON

EPON

GPON

Терм-027 Терм-027.1

Стандарт

ITU-T G.983

IEEE 803.2ah

ITU-T G.984

802.11n 802.11a/b/g

Емкость

Входящее направление до 622 Мбит/с

Симметрично до 1,2 Гбит/с

Входящее направление до 2,5 Гбит/с; исходящее направление до 2,5 Гбит/с

Исходящее направле- Симметрично Входящее направление ние 155 Мбайт/с до 1,2 Гбит/с до 2,5 Гбит/с

Исходящее направление до Гбайт/с Длина волны во входящем направлении, нм*

1490 и 1550

802.11a — 6...54 Мбит/с 802.11b — 1...11 Мбит/с 802.11g — 6...54 Мбит/с 802.11n — до 300 Мбит/с

1310

1490 и 1550

1550

1490 и 1550 4,900…5,950 ГГц

Длина волны в исходящем направлении, нм* Передача

WWW.ELCP.RU

1310 ATM

Ethernet

ATM, Ethernet, TDM

Ethernet

Технология GEPON применяется для организации оптических каналов, связанной с прокладкой оптоволоконного кабеля вплоть до конкретного абонента. Эффективность этого решения зависит от многих факторов, и главный из них — себестоимость подключения абонентов по оптической линии. Стоимость прокладки волокна по дому может достигать 500 долл. Цель этой статьи — показать, как на практике оператор «Тольятти Телеком» обеспечивает доставку информации к абоненту в беспроводном варианте. В данном случае в качестве беспроводного устройства ONU выступает «Терминал-017». На рисунке 3 показана его схема доступа. Устройства Терм-027 и Терм-027.1 разработаны на базе микросхем MtW817x — MIMO 2×3 MAC/BB и MtW815x — MIMO 2×3 RFIC. С распространением Ethernet в городских сетях проблема последней (или первой, если смотреть со стороны абонента, а не поставщика услуг) мили, узкого места между локальными и магистральными сетями или частными клиентами и сетями общего пользования, приобретает еще один аспект, связанный с необходимостью преобразования в иные формы трафика, который нередко начинается и заканчивается в сети Ethernet. Зачем нужны массовые (домашние) локальные сети с пропускной способностью свыше 100 Мбит/с? Ответ очевиден — для трансляции мультимедийных данных. В настоящее время востребованы беспроводные сети с возможностью передачи высокоскоростных видеопо-

УЧАСТНИКИ конференции – российские и зарубежные компании-производители: • • • •

полупроводниковых источников света; светотехнических изделий; силовой электроники для светотехнических изделий; систем управления освещением.

ПРОГРАММА КОНФЕРЕНЦИИ 10:00 – 13:00 Пленарная часть • Обзор российского и зарубежного рынков светотехники. Александр Полищук, технический директор, Полупроводниковая светотехника • Концепция развития российских производителей светотехнических приборов: стратегии и аналитические прогнозы отечественного светотехнического рынка. Юрий Косминский, главный специалист группы по светотехнике и источникам света, ИНТЕРЭЛЕКТРО • Основные направления создания энергосберегающих систем на основе полупроводниковых источников света. Проблемы явных и скрытых энергетических потерь. Геннадий Терехов, технический директор, Светотроника • Опыт и проблемы стандартизации и сертификации светотехнических изделий. Анатолий Черняк, зав. лабораторией, ВНИСИ им. С.И. Вавилова Ольга Пасынкова, руководитель органа по сертификации, СветоС • Светодиодные источники света: продукция компаний – мировых лидеров • Системы управления освещением: продукция компаний – мировых лидеров • Особенности проектирования и эксплуатации современных источников света • Силовая электроника для светотехнической продукции.

13:00 – 14:00 Обед. Работа выставки 14:00 – 18:00 Работа секций 1. Светодиоды. Производство светотехнических приборов 2. Силовая электроника для светотехники. Системы управления освещением.

18:00 – 22:00 Фуршет

За более подробной информацией обращайтесь в оргкомитет конференции. Контактное лицо: Динара Бараева Тел.: (495) 741-7701, доб.2233 E-mail: conf@ecomp.ru

Просим Вас заполнить бланк заявки и направить его по факсу (495) 741-77-02 или по эл.почте conf@ ecomp.ru. На основании заявки будет выставлен счет, который необходимо оплатить до 15 марта 2010 г. ВНИМАНИЕ! Заявки на конференцию принимаются до 12 марта 2010 г.

СОВРЕМЕННАЯ СВЕТОТЕХНИКА 18 марта 2010 г., Москва

Компания: ............................................................................................................................................................................................................

1. Ф.И.О.: .............................................................................................................................................................................................................. Должность: .........................................................................................................................................................................................................

2. Ф.И.О.: .............................................................................................................................................................................................................. Должность: ........................................................................................................................................................................................................

3. Ф.И.О.: ............................................................................................................................................................................................................... Должность: ......................................................................................................................................................................................................... Телефон: ................................................ Факс: ............................................................... Эл. почта: ................................................................ ............................................................................................................................................................................................................................ Юридический адрес компании*: .......................................................................................................................................................................... ............................................................................................................................................................................................................................ Почтовый адрес*: .............................................................................................................................................................................................. ............................................................................................................................................................................................................................ ИНН*: ....................................................

КПП*: .....................

* Для оформления счета-фактуры и акта сдачи-приемки

СТОИМОСТЬ УЧАСТИЯ В КОНФЕРЕНЦИИ:

7 000 рублей за одного представителя компании; 13 000 рублей за двух представителей компании; 17 000 рублей за трех представителей компании. СКИДКИ (отметьте пункты, относящиеся к Вашей компании; скидки суммируются):

подписчик «ИД Электроника» (5% от стоимости участия); рекламодатель «ИД Электроника» (5% от стоимости участия); участник прошлых конференций «ИД Электроника» (5% от стоимости участия);

Дополнительную информацию о программе конференции, условиях участия в выставке и возможностях выступления с докладом мы предоставим Вам по запросу. Получить бухгалтерские документы и отметить командировочное удостоверение представители фирм-участников смогут в день работы конференции у стола регистрации. ВНИМАНИЕ! Для получения финансовых документов необходимо иметь при себе доверенность от организации-плательщика на право подписи.

токов, в т.ч. в формате HDTV, причем в пределах всей квартиры/дома, а не одной комнаты. Современные мультимедийные приложения уже требуют скоростей передачи порядка 60 Мбит/с (для трансляции трех потоков HDTV) и, что немаловажно, с высокой надежностью и качеством. Существующие WiFiтехнологии с этой задачей не справляются. Несмотря на то, что номинальная скорость стандартов IEEE 802.11а/g — 54 Мбит/с, реальная пропускная способность таких сетей не превышает 25 Мбит/с, причем на расстояниях не более 10 м в зоне прямой видимости. А в квартире или офисе скорость передачи современных беспровод-

ных сетей зачастую не превосходит 10 Мбит/с. Стандарт 802.11n (ТЕРМ-027) предполагает использование беспроводной связи для передачи, например, от телевизионной приставки (STB) к ТВ-приемнику. Метод доставки ТВ-сигнала является хорошей альтернативой кабельному, эфирному ТВ и при определенных условиях может оказаться конкурентоспособным. Одним из преимуществ является то, что абонент имеет возможность принимать независимое решение, заказав себе большее число каналов. Еще одним преимуществом является интерактивный доступ — видео по запросу.

Система ТЕРМ-027, в отличие от предыдущих технологий — 802.11a/b/g ТЕРМ-027, доставляет видеосигнал по беспроводной локальной сети. В таблице 1 приводятся сравнительные характеристики нескольких современных сетевых технологий. ЗАКЛЮЧЕНИЕ

Таким образом, можно сделать вывод, что разработка и серийное изготовление предлагаемой цифровой системы передачи информации экономически целесообразно, поскольку на рынке существует большая потребность в подобных устройствах.

СОБЫТИЯ РЫНКА | УТВЕРЖДЕНЫ ОТЕЧЕСТВЕННЫЕ СТАНДАРТЫ В ОБЛАСТИ ESD-ЗАЩИТЫ | Федеральное агентство по техническому регулированию и метрологии утвердило стандарты ГОСТ Р 61340-5-1 «Электростатика. Часть 5-1. Защита электронных устройств от электростатических явлений. Общие требования» и ГОСТ Р 61340-5-2 «Электростатика. Часть 5-2. Защита электронных устройств от электростатических явлений. Руководство пользователя». Несмотря на то, что уже многие годы передовые российские производители электроники применяют на своих предприятиях комплекс мер по ESD-защите, в России до последнего времени не существовало государственных стандартов, регламентирующих защиту электронных устройств от электростатических явлений. Де-факто предприятия электронной промышленности России в своей деятельности были вынуждены опираться на мировую практику и международные стандарты IEC 61340-5-1 и 61340-5-2. В настоящий момент благодаря разработке и утверждению отечественных нормативных документов в этой области данный разрыв устранен. Новые российские стандарты соответствуют международным аналогам с учетом адаптации к существующей системе государственной и отраслевой нормативной документации и другим отечественным реалиям. Новые стандарты явились следствием работы созданного в 2008 г. технического комитета (ТК) по стандартизации «Электростатика» (ТК 72). В состав ТК входят организации по стандартизации, по технологии электронного производства, изготовлению антистатического оборудования, испытательные организации и высшие учебные заведения. Головной организацией комитета является НПФ «Диполь» (www.dipaul.ru) — российский производитель антистатической мебели, оборудования и принадлежностей, а также признанный эксперт в разработке решений по ESD-защите. В настоящее время технический комитет продолжает разработку и внедрение других стандартов в области электростатики. «Утверждение отечественных стандартов в области электростатической защиты является важнейшим событием для радиоэлектронной промышленности России, — заявил Дмитрий Трегубов, ген. директор компании «ESD Эксперт» (www.esd-expert.ru), одной из членов ТК72 и разработчиков новых стандартов. — Нет никаких сомнений, что следствием внедрения данных стандартов станет повышение качества и надежности российской электроники, что особенно важно в свете стремления государства к созданию конкурентной отечественной экономики». www.dipaul.ru

www.microchip.com

Электронные компоненты №1 2010

57 БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ

| MICROCHIP ПРИОБРЕТАЕТ КОМПАНИЮ ZEROG WIRELESS | Microchip Technology Inc., ведущий производитель микроконтроллеров и аналоговых микросхем, заявила о приобретении компании ZeroG Wireless, Inc. — инновационного разработчика маломощных встраиваемых Wi-Fi-решений. Штаб-квартира компании находится в г. Саннивэйл, Калифорния. ZeroG является частной fabless-компанией, разрабатывающей трансиверы Wi-Fi и законченные сертифицированные модули. Это приобретение позволит укрепить позиции Microchip в области беспроводных предложений и поможет разработчикам легко интегрировать решения на основе 8-, 16- и 32-разрядных PIC-микроконтроллеров в современные беспроводные сетевые инфраструктуры. Условия сделки являются конфиденциальными. «Мы видим растущую необходимость применения Wi-Fi во встраиваемых системах, а решения ZeroG созданы специально для этого рынка», — сказал Стив Калдвелл, директор отдела RF компании Microchip. «Это приобретение облегчает клиентам Microchip получение сертифицированных модулей и необходимого ПО для того, чтобы обеспечить их разработки функциями Wi-Fi». Клиенты ZeroG могут обращаться в компанию по обычным каналам связи, которые действовали до объявленного решения. Дополнительную информацию можно получить на странице www.microchip.com/get/9B6V или позвонить в ZeroG по телефону +1 408-738-7600.

Wi-Fi-модули ZeroG Wireless ZG2100M и ZG2101M, набор разработчика ZeroG IEEE 802.11 Development Kit for Explorer 16 (#AC164136) и плата ZeroG Wi-Fi PICtail™/PICtail Plus Daughter Board (номер #AC164136-2) также доступны для продажи. Также можно связаться с представителями Microchip или посетить сайт www.microchip.com/get/NRR5.

Применение схем электронного балласта в резонансных источниках питания ТОМ РИБАРИХ (TOM RIBARICH), руководитель группы разработки микросхем для систем освещения, International Rectifier . В статье описана типовая схема электронного балласта, построенная по резонансной топологии. Рассмотрены особенности применения резонансной топологии в схемах источников питания. Описано типовое решение для резонансного источника питания с использованием стандартной микросхемы управления электронного балласта. Показаны экспериментальные результаты, полученные при измерении данной схемы резонансного источника питания. Статья представляет собой перевод [1].

58

Топология источника питания с резонансным режимом работы обеспечивает немало преимуществ по сравнению с топологией понижающего, повышающего и обратноходового преобразователей. В число этих преимуществ входит мягкое включение, более высокая рабочая частота, плотность мощности и КПД. В схемах электронных балластов для люминесцентного освещения резонансная топология уже с успехом используется в течение десятков лет, в то время как в обычных схемах источников питания такое решение применяется редко. Изучение работы схем электронных балластов позволит использовать резонансную топологию для построения источников питания. Кроме того, микросхемы контроллеров для электронных балластов находят все более частое применение в приложениях с резонансными источниками питания. Для работы люминесцентной лампы требуется обеспечить предварительный нагрев нитей накала лампы с помощью пропускания тока определенной величины, высокое напряжение для поджига лампы и переменный ток высокой частоты во время свечения лампы. Схемы электронного балласта, используемые для управления люминесцентными лампами, содержат выходной резонансный контур с последовательно включенной индуктивностью L и параллельно включенными сопротивлением R и емкостью C, который возбуждается полумостовой схемой коммутации (см. рис. 1). Данная резонансная топология обеспечивает требования по предварительному нагреву, зажиганию и горению лампы благодаря возможности регулировки рабочей частоты полумостовой схемы. Во время предварительного нагрева и поджига лампа не включена в схему, т.е. индуктивность L и конденсатор C включены последовательно, и схема имеет высокую добротность (см. рис. 2). Величина тока, протекающего по нитям накаливания во время режима предварительного нагрева, определяется рабочей частотой, которая обычно намного выше резонансной частоты контура. После режима предварительного нагрева частота падает до резонансной, и напряжение на лампе увеличивается. Когда напряжение на лампе достигает некоторого порогового значения, лампа зажигается, и в схему кроме индуктивности L и конденсатора C входит параллельно включенное сопротивление R. Такая схема имеет низкую добротность из-за включения лампы в качестве нагрузки. Рабочая частота затем еще более уменьшается до величины, соответствующей номинальному значению тока лампы. В схему включен также дополнительный конденсатор CDC для блокировки постоянного тока, так что через лампу течет только переменный ток. Полумостовая схема работает в режиме включения при нулевом напряжении, что обеспечивает низкие потери на переключение и высокую эффективность (в лм/Вт). Для работы устройства требуется также дополнительная схема

WWW.ELCP.RU

защиты на случай возникновения отказов и сбоев в цепи питания и в нагрузке, например, таких как падение напряжения в сети, невозможность поджига лампы, отсутствие лампы в контактах и оголенные нити накала. Требования к источникам питания отличаются от требований, предъявляемых к люминесцентным лампам, однако и в источниках питания может с успехом применяться резонансная топология. В источнике питания выходное напряжение должно быть изолировано и стабилизировано на фиксированном уровне с заданной точностью при всех видах нагрузки. Резонансная выходная схема, используемая в источниках питания, имеет топологию с последовательно включенными индуктивностями и конденсатором (L-L-C), которая также возбуждается обычной полумостовой схемой (см. рис. 3). Трансформатор имеет индуктивность утечки LS и индуктивность намагничивания LP, которые формируют две последовательные катушки индуктивности в цепи. Добротность схемы зависит от приведенной к цепи первичной обмотки величины параллельного сопротивления. Данная топология характеризуется более сложными резонансными кривыми (см. рис. 4), однако она также позволяет обеспечить все требования к нагрузке с помощью регулировки частоты. Сопротивление нагрузки может уменьшаться или увеличиваться, поэтому, чтобы поддерживать постоянный коэффициент усиления контура с целью стабилизации выходного напряжения на заданном уровне, рабочую

Рис. 1. Выходной каскад схемы электронного балласта

Рис. 2. Логарифмические частотные характеристики режимов работы схемы, изображенной на рисунке 1

Рис. 3. Схема выходного каскада источника питания

частоту можно также увеличивать или уменьшать. Рабочая точка для каждой величины сопротивления нагрузки располагается на соответствующей нагрузочной кривой, так что все рабочие точки лежат на линии постоянного усиления. Источники питания не требуют предварительного нагрева или поджига, зато для них важен мягкий старт. Резонансная топология для источника питания отличается от резонансной топологии электронного балласта, но обе схемы возбуждаются полумостовой схемой и управляются частотой. Кроме того, источники питания требуют подобную схему защиты от понижения напряжения сети переменного тока, открытой нагрузки и короткого замыкания. Сравнение требований к схемам электронных балластов и источников питания приведено в таблице 1. На рисунке 5 показана типовая схема электронного балласта с использованием микросхемы управления балластом IRS21571D.

Микросхема IRS21571D содержит все необходимые узлы для предварительного нагрева, поджига и свечения лампы. Архитектура генератора является весьма гибкой и допускает возможность программирования минимальной и максимальной частоты, времени перестройки частоты и времени задержки. Кроме того, в микросхему встроена защита от снижения напряжения сети и превышения допустимого значения тока, а также драйвер верхнего и нижнего плеча для управления 600-В MOSFET (MHS и MLS) без необходимости использования внешнего формирователя сигнала управления. Минимальная частота программируется через вывод 4 с помощью резистора RT и через вывод 6 с помощью конденсатора CT. Время задержки сигнала между выходами драйвера верхнего и нижнего плеча программируется на выводе 7 с помощью резистора RDT. Во время предварительного нагрева лампы конденсатор CPH на выводе 2 заряжается от внутреннего источника тока, а вывод 3 внутренне соединяется с выводом COM для того, чтобы подсоединить резистор RPH параллельно с резистором RT. Это параллельное включение программирует рабочую частоту предварительного нагрева (см. рис. 2). Когда напряжение на выводе 2 достигает 4 В, режим пред-

59 Рис. 4. Логарифмические частотные характеристики режимов работы схемы, изображенной на рисунке 3 Таблица 1. Требования к схемам электронных балластов и источников питания Параметр Топология резонансной схемы Изоляция Ключевая схема Управляющий параметр Мягкий старт Предварительный нагрев Поджиг Требования к нагрузке Защита от открытой цепи/короткого замыкания Защита от снижения напряжения в сети

Электронный балласт Источник питания Последовательно-параллельное Последовательное включение L-L-C включение R-C-L Нет Есть Полумостовая схема с переключением при нулевом напряжении Регулируемая частота Регулируемая частота Есть Есть Нет Постоянное значение AC-тока

Постоянное значение DC-напряжения Есть

Электронные компоненты №1 2010

Рис. 5. Схема электронного балласта с использованием микросхемы управления IRS21571D

60

Рис. 6. Схема источника питания с использованием микросхемы управления IRS21571D

варительного нагрева завершается, и вывод 3 отсоединяется от COM. Напряжение на выводе 3 заряжает до уровня 2 В напряжение на выводе RT со скоростью, программируемой с помощью конденсатора CRAMP и резистора RPH. Эта скорость определяет время перестройки частоты от максимального до минимального значения, необходимого для поджига лампы. После поджига лампы минимальная частота задает необходимое значение переменного тока лампы. Вывод 1 используется для детектирования снижения напряжения сети и сброса, а вывод 8 программирует пороговое значение превышения тока, измеряемого на выводе 10, для защиты от подключения открытой нагрузки и короткого замыкания. Наконец, вывод 9 контролирует удаление лампы из контактов и автоматически осуществляет сброс балласта, когда лампа возвращается обратно.

WWW.ELCP.RU

СХЕМА ИСТОЧНИКА ПИТАНИЯ

На рисунке 6 показана схема резонансного источника питания, которая использует ту же микросхему для управления изолированного выходного каскада LLC-типа. В данной конфигурации выходное напряжение через обратную связь попадает на схему генератора микросхемы IRS21571D через оптопару. Таким образом можно непосредственно управлять частотой для того, чтобы поддерживать постоянным выходное напряжение при изменении условий в нагрузке или сети. Схема генератора была слегка модернизирована по сравнению со схемой, используемой в электронном балласте. Выводы 3 и 4 не используются, а функция мягкого старта реализована с помощью вывода RT с использованием конденсатора CSS, резистора RSS и

ЭКСПЕРИМЕНТАЛЬНЫЕ РЕЗУЛЬТАТЫ

Рис. 7. Напряжение полумоста (зеленая линия, 100 В/ деление), первичный ток (синяя линия, 2 A/деление) и выходное напряжение (коричневая линия, 2 В/деление) во время запуска при полной нагрузке (220 Вт) и постоянном напряжении 350 В. Временная шкала: 5 мс/деление

Рис. 8. Напряжение полумоста (зеленая линия, 100 В/ деление), первичный ток (синяя линия, 1 A/деление) и выходное напряжение (коричневая линия, 2 В/деление) во время установившегося режима при полной нагрузке (220 Вт) и постоянном напряжении 350 В. Временная шкала: 5 мкс/деление

Рис. 9. Напряжение полумоста (зеленая линия, 100 В/ деление), первичный ток (синяя линия, 1 A/деление) и выходное напряжение (коричневая линия, 2 В/деление) во время установившегося режима при полной нагрузке (220 Вт) и постоянном напряжении 420 В. Временная шкала: 5 мкс/деление

Рис. 10. Напряжение полумоста (зеленая линия, 100 В/ деление), первичный ток (синяя линия, 1 A/деление) и выходное напряжение (коричневая линия, 2 В/деление) во время установившегося режима без нагрузки при постоянном напряжении 420 В. Временная шкала: 5 мкс/деление

диода DSS. Резистор RT устанавливает минимальную частоту, а цепь обратной связи от оптопары OPTO1 при необходимости увеличивает или уменьшает частоту за счет вытекания тока от вывода RT через резистор RMAX. Опорная схема на диоде U1 используется для стабилизации 12-В выходного напряжения, а напряжение ошибки используется для увеличения или уменьшения тока светодиода оптопары. Цепь компенсации (Cf, Rf) используется для обеспечения стабильности обратной связи при всех условиях в нагрузке и сети.

Была собрана и протестирована при различных нагрузках и постоянном напряжении схема источника питания мощностью 300 Вт. Во время запуска функция мягкого старта обеспечивает линейное снижение частоты от максимального до рабочего значения примерно за 10 мс (см. рис. 7). Это позволяет уменьшить нежелательные воздействия переходного напряжения и тока на выходной каскад и обеспечивает постепенное снижение первичного тока и выходного напряжения до установившегося значения. При работе на полную нагрузку в установившемся режиме полумостовая схема переключается с 50-% рабочим циклом и частотой, управляемой по обратной связи, поддерживая выходное напряжение на уровне 12 В (см. рис. 8). Первичный ток опережает напряжение полумоста, что означает, что схема работает в режиме индуктивного резонанса. Это позволяет полумосту осуществлять переключение при нулевом напряжении. Когда постоянное напряжение шины увеличивается с 350 до 420 В, обратная связь увеличивает рабочую частоту (см. рис. 9). Это вызывает уменьшение первичного тока, что обеспечивает стабилизацию выходного напряжения на уровне 12 В. В режиме без нагрузки обратная связь увеличивает рабочую частоту еще больше, что снижает первичный ток и поддерживает выходное напряжение в допустимых пределах (см. рис. 10). Общие свойства электронных балластов и источников питания позволяют использовать одинаковую микросхему управления для обоих приложений. На базе микросхемы IRS21571D можно построить простое и гибкое решение, которое обеспечивает управление затворами 600-В транзистора верхнего и нижнего плеча, защиту от всех видов отказов в линии и нагрузке, а также возможность использования генератора в различных конфигурациях в зависимости от метода управления. Хотя резонансные топологии различаются, оба решения используют одинаковую полумостовую ключевую с управлением рабочей частотой. Самым важным является то, что в обоих решениях резонансная топология обеспечивает более высокую эффективность и плотность мощности.

ЛИТЕРАТУРА 1. Tom Ribarich. Electronic ballast circuits enhance resonant-mode power supplies// www.edn.com.

Электронные компоненты №1 2010

61

ТЯГОВЫЙ ЭЛЕКТРОПРИВОД В ГИБРИДНЫХ ТРАНСПОРТНЫХ СРЕДСТВАХ. Часть 3. Разработки КТЭО для гибридных транспортных средств в Концерне «РУСЭЛПРОМ» СТАНИСЛАВ ФЛОРЕНЦЕВ, ген. директор, ООО «Русэлпром-электропривод», ДМИТРИЙ ИЗОСИМОВ, зам. ген. директора по науке, ООО «Русэлпром-электропривод», ДМИТРИЙ ГАРОНИН, техн. директор, дивизион «Русские автобусы группа ГАЗ» ИВАН УСС, ген. конструктор, РУП «Минский тракторный завод», ЛЕВ МАКАРОВ, ген. конструктор, ООО «Русэлпром», АНДРЕЙ ЗАЙЦЕВ, гл. конструктор, ОАО «Русэлпром-НИПТИЭМ»* ООО «Русэлпром-электропривод» совместно с предприятиями-изготовителями транспортных средств выполнило ряд разработок транспортных средств. Все транспортные средства и КТЭО создавались и создаются на коммерческой основе с заводамиизготовителями транспортной техники; бюджетные средства в рамках инновационных программ не использовались.

1. КТЭО СЕЛЬСКОХОЗЯЙСТВЕННОГО КОЛЕСНОГО ТРАКТОРА КЛАССИЧЕСКОЙ КОМПОНОВКИ МОЩНОСТЬЮ 300 Л.С. С ЭЛЕКТРОМЕХАНИЧЕСКОЙ ТРАНСМИССИЕЙ ПЕРЕМЕННОПЕРЕМЕННОГО ТОКА С ЦЕНТРАЛЬНЫМ ПРИВОДОМ

ЭЛЕК ТРОПРИВОД

62

Концептуальный макет трактора показан на рисунке 1. Параметры трактора МТЗ3022Э: – масса — 11500 кг; – максимальная скорость — 50 км/ч; – масса задних навесных орудий — 3500 кг; – масса передних навесных орудий — 2800 кг; – радиус качения задних колес — 0,922 м (143 об./мин при 50 км/ч); – коэффициент редукции заднего ведущего моста — 27,618; – радиус качения передних колес — 0,706 м (188 об./мин при 50 км/ч); – коэффициент редукции переднего ведущего моста — 21,2545; – коробка передач: К1=4,824; К2=2,912; К3=1,762; К4=1,063; – максимальное усилие на крюке — 54000 Н; – максимальная мощность дизеля (Detroit Diesel) — 300 л.с. (при 2200 об./ мин);

– максимальная мощность моторгенератора — 225 кВт (1074 Нм при 2000 об./мин).

– максимальная мощность вала отбора мощности (ВОМ) — 190 кВт. Применение электромеханической трансмиссии позволяет: – улучшить технико-экономические показатели трактора; – снизить динамические нагрузки на узлы трактора и дизеля; – уменьшить буксование колес, снизить расход топлива на единицу выполненной работы (до 30%); – обеспечить бесступенчатое регулирование скорости агрегата; – снизить эксплуатационные затраты на техническое обслуживание, ремонт и расходные материалы; – повысить надежность работы трактора в целом. Компоновка трактора с электромеханической трансмиссией показана на рисунке 2. Состав КТЭО: – тяговый асинхронный моторгенератор (АМГ) переменного тока с силовым преобразователем (СП) с микропроцессорной частотной системой управления; – тяговый асинхронный двигатель (ТАД) центрального привода с силовым преобразователем с микропроцессорной частной системой управления; – блок питания и коммутации (БПК и ПК); – DC/DC-преобразователь питания собственных нужд (системы охлаждения); – тормозной резистор с чоппером (DC/DC-преобразователем); – контроллер верхнего уровня (КВУ) с органами управления и отображения информации в кабине трактори-

ста для управления потоками мощности и тягой, связанный по CAN со всеми контроллерами СП, дизеля, внешней ПЭВМ, GPS. Трактор оборудован сервисной вычис лительной системой (СВС). Параметры асинхронных двигателей МГ и ТАД указаны в таблице 1. МГ и ТАД имеют жидкостное охлаждение, расход воды составляет 20 л/ мин. Силовые преобразователи АМГ и ТАД, ПК и DC/DC-преобразователи объединены в блок силовой электроники (БСЭ). Силовые преобразователи выполнены на базе интегральных трехфазных инверторов напряжения SKAI фирмы SEMIKRON, максимальный фазный ток составляет 300 А (эфф., длительно), номинальное напряжение в звене постоянного тока — 850 В. Для управления используются процессорные контроллеры TMS 320 (частотное управление). БСЭ имеет жидкостное охлаждение, расход воды — 10 л/мин. В настоящее время: – успешно завершены полигонные испытания КТЭО в составе макета трактора МТЗ3022Э, включая сопоставительную пахоту;

Рис. 1. Концепт трактора МТЗ3022Э с электромеханической трансмиссией

* Примечание. В разработке устройств КТЭО и транспортных средств принимали участие сотрудники Концерна «Русэлпром» и предприятий — изготовителей конкретной транспортной техники

WWW.ELCP.RU

Рис. 2. Компоновка макетного образца трактора МТЗ3022Э

2. ОПЫТНАЯ ПАРТИЯ ТРАКТОРОВ МТЗ 3023 С ЭЛЕКТРОМЕХАНИЧЕСКОЙ ТРАНСМИССИЕЙ ПЕРЕМЕННОПЕРЕМЕННОГО ТОКА С ЦЕНТРАЛЬНЫМ ПРИВОДОМ

Параметры трактора МТЗ 3023: – тип трактора — общего назначения; – колесная формула — 4×4; – номинальное усилие на крюке — 50 кН; – ДВС — Detroit Diesel S40E 8.7 LTA M146; – мощность ДВС, кВт (л.с.) — 220 (300); – частота вращения ДВС номинальная — 2200 об./мин; – максимальный крутящий момент ДВС — 1457 Нм; – коэффициент запаса крутящего момента — 40%; – удельный расход топлива при эксплуатационной мощности ДВС — 249 г/ (кВт∙ч); – оптимальный расход топлива ДВС — 195 г/(кВт∙ч); – объем топливного бака — 500 л; – коробка передач — бесступенчатая электромеханическая с электроприводом переменного тока, два механических диапазона, переключение двух ступеней внутри каждого диапазона с помощью фрикционных гидроуправляемых муфт автоматически или принудительно; – скорости в диапазонах, км/ч:

- поле — 0…18; - дорога — 0…42 (50); – реверс — полный; – передний ведущий мост — с конечными передачами планетарного типа, с самоблокирующимся дифференциалом; – задний мост — с дифференциалом с фрикционной муфтой блокировки, конечными передачами планетарного типа; – габаритные размеры (длина/ширина/высота) — 6400/2630/3250 мм; – масса, кг: - конструкционная 11500; - эксплуатационная 12500; - максимальная 18000; – база трактора — 3260 мм; – шины (основная комплектация, передние/задние) — 540/65R30/ 580/70R42; – минимальный радиус поворота — 5,5 м. В тракторе МТЗ 3023 применены модернизированные узлы КТЭО макетного образа трактора с центральным приводом, включая модернизированные асинхронные электрические машины (МГ и ТАД), блок силовой электроники, блок коммутаций, КВУ и табло. Блок-схема КТЭО приведена на рисунке 3. В контроллерах МГ и ТАД применена векторная система управления. Компоновка тягового оборудования на тракторе и фотография блока силовой электроники (крышка снята) приведены на рисунке 4. Для обеспечения контроля за различными системами трансмиссии в кабине водителя расположено информационное табло. Оно имеет семь экранов отображения информации и позволяет полностью контролировать работу

Таблица 1. Основные параметры МГ и ТАД Наименование параметра Тип Число фаз Мощность, кВт Номинальная частота вращения, об./мин. Диапазон частот вращения, об./мин. КПД (совместно с силовым преобразователем) Габариты (длина/диаметр), мм Масса, кг

МГ, значение ТАД, значение Асинхронный с короткозамкнутым ротором 3 220 183 1750 1450 800—2200 –3600…3600 0,93 630/545 650

Электронные компоненты №1 2010

63 ЭЛЕК ТРОПРИВОД

– по результатам испытаний в 2009 г. выпущена установочная серия (с модернизацией КТЭО) тракторов, проводятся эксплуатационные и сертификационные испытания на машиноиспытательных станциях РФ и РБ.

Рис. 3. Блок-схема КТЭО трактора МТЗ 3023

Рис. 4. Компоновка тягового оборудования на тракторе и блок силовой электроники

ЭЛЕК ТРОПРИВОД

64

Рис. 5. Привод переднего ВОМ и привод вентилятора с радиатором в сборке на раме трактора МТЗ 3023

электромеханической трансмиссии и двигателя внутреннего сгорания. Алгоритмы управления позволяют осуществлять функцию реверса в автоматическом режиме. Нажав на кнопку на рукоятке джойстика «Движение», можно перемещаться в одном из двух диапазонов, в зависимости от необходимой максимальной скорости движения: 1 — рабочий (0…18 км/ч) и 2 — транс-

WWW.ELCP.RU

портный (0…42 км/ч). Для простоты агрегатирования трактора с сельхозорудиями заложена функция перемещения с малой скоростью при полном нажатии на педаль акселератора, которая включается кнопкой «Малое перемещение». С целью обеспечения простоты диагностики и сервиса, упрощения наладки и контроля за параметрами оборудования ООО «Русэлпромэлектропривод» разработало сервисную вычислительную систему (СВС) — специальное программное обеспечение для персонального компьютера. СВС служит для задания уставок и настройки параметров системы управления, выборочного отображения текущих значений переменных, сохранения и динамического отображения значений переменных. ООО «Русэлпром-электропривод», в дополнение к основному оборудованию КТЭО, разработало и поставляет в качестве опций автономную станцию электроснабжения (АСЭ), электропривод переднего вала отбора мощности

(ВОМ), и электропривод вентилятора радиатора. Основные характеристики АСЭ: – номинальная частота выходного напряжения — 50 ±0,5 Гц; – номинальное выходное линейное напряжение 3×400 В (схема без нулевого провода); – номинальное выходное фазное напряжение 3×220 В (схема с нулевым проводом); – регулируемая уставка выходного напряжения — 5/—10%; – коэффициент искажения синусоидальности выходного напряжения — не более 5%; – номинальная активная выходная мощность — 172,5 кВт; – КПД при номинальной нагрузке — не менее 95%; – габаритные размеры 1200×800× ×300 мм; – масса — 85 кг; – степень защиты — IP65. Электромеханический привод переднего ВОМ и привод вентилятора показаны на рисунке 5. Основные характеристики привода ВОМ: – номинальная мощность — 55 кВт; – номинальный момент на валу — 105 Нс; – номинальный ток — 90 А; – КПД двигателя — не менее 93%; – срок службы — 10 лет. Привод переднего ВОМ контейнерного типа позволяет устанавливать его как на трактор, так и на передние навесные орудия. Наличие на тракторе электрического привода вентилятора системы охлаждения позволяет точно регулировать поток воздуха через радиатор, не допуская перегрева дизеля при его работе в режимах оптимальных по топливной эффективности (при снижении оборотов дизеля) и, при необходимости, включать режим реверса для продувки и очистки радиатора. Максимальная мощность электропривода вентилятора — 20 кВт. АСЭ, привод ВОМ и привод вентилятора питаются от звена постоянного тока блока силовой электроники с помощью управляемых силовых преобразователей (инверторов). Преимущества, достигнутые в тракторе с КТЭО: – эффективная, простая и надежная бесступенчатая коробка передач; – всего два режима, выбираемых вручную (поле или дорога); – автоматическое переключение фрикционной муфтой, обеспечивающей эффективный разгон на транспорте; – возможность работы с высоким КПД во всем диапазоне скоростей движения;

Таблица 2. Сравнительные показатели трансмиссий в сельскохозяйственных тракторах

Экономичность Техническое обслуживание Чувствительность к окружающей температуре Ремонтопригодность Совместная работа с дизелем (ДВС) Опасные факторы Оптимальность тяговой характеристики Компонуемость Степень готовности Ориентировочная стоимость

Электромеханическая КПД до 90%, который в малой степени зависит от скорости движения и нагрузки Обслуживание минимально (контроль охлаждающей жидкости, сопротивления утечки и пр.) Прогрев не требуется. Контроль за перегревом электрических машин и силовой электроники при повышенной температуре Ремонт только быстрой заменой блоков, без разборки узлов. Стоимость определяется стоимостью заменяемых блоков ДВС при всех нагрузках и скоростях работает в оптимальном режиме, что экономит топливо Высокое напряжение в закрытых электрических машинах и силовой электронике

Гидромеханическая КПД около 80% и в большой степени зависит от скорости движения и нагрузки Замена масла и фильтров. Загрязнение масла критично При качественном масле перегрев не опасен. Требуется прогрев, возможна аварийная ситуация

При качественном масле перегрев не опасен. Требуется прогрев, возможна аварийная ситуация

Ремонт только заменой блоков. Быстрый, но несколько дешевле, чем в случае с электромеханикой С изменением нагрузки и скорости изменя- ДВС при всех нагрузках и скоростях работает в оптиется нагрузка на ДВС мальном режиме, что экономит топливо Ремонт возможен с разборкой узлов.

Не отмечено

Высокое давление жидкости — 400 атм.

Для сельскохозяйственных тракторов не Оптимальна для любых машин из-за реализации регулиоптимальна: скорость движения зависит от рования и стабилизации момента и скорости нагрузки Свободная компоновка приводных машин дает хорошую Жесткая связь между узлами ограничивает развесовку свободу компоновки Разработка, опытная эксплуатация. Серийное производство Электротрансмиссия дороже гидромеханической и примерно Наиболее дешевая в условиях крупносерийна 10% дороже гидрообъемной. С уменьшением цен на ного производства. силовую и управляющую электронику цена сравняется, а, возЗначительные эксплуатационные затраты можно, станет меньше. Малые эксплуатационные затраты

– эффективное управление режимами работы дизеля, в зависимости от потребляемой мощности; – режимы электроторможения с передачей энергии движения в дизель; – система удержания трактора на подъеме и спуске; – возможность точного перемещения на заданное малое расстояние.

– эффективное водяное охлаждение электропривода.

– дополнительные опции: электропривод вентилятора ДВС; электропривод переднего ВОМ; автономная станция электроснабжения. Преимущества с точки зрения комфорта и удобства управления движением: – простота и удобство органов управления коробкой передач; – наличие нескольких режимов управления трансмиссией: – задание скорости движения от педали; – задание скорости движения от джойстика с возможностью грубой и точной настройки; – удержание трактора на месте с возможностью управлять в этом режиме оборотами дизеля от педали; – точное поддержание скорости трактора благодаря GPS; – возможность автоматического и принудительного управления оборотами дизеля при работе с ВОМ; – легкость изменения направления движения. Опытная партия тракторов МТЗ 3023 (5 шт.) прошла испытания на машиноиспытательных станциях в России, Белоруссии и Украине. Широкому потребителю трактор МТЗ 3023 был представлен на крупнейшей сельскохозяйственной выставке AGRITECHNICA-2009,

Гидрообъемная КПД около 80%, который в малой степени зависит от скорости движения и нагрузки Замена масла и фильтров. Загрязнение масла критично

которая состоялась в Ганновере 8—14 ноября 2009 г. Трактор был удостоен серебряной медали организатора этого показа — немецкого сельскохозяйственного общества DLG. НЕКОТОРЫЕ ПЛАНЫ РАЗВИТИЯ ТРАКТОРНОЙ ТЕХНИКИ С КТЭО

Разработки тракторов с электромеханической трансмиссией в РУП МТЗ не ограничиваются моделью трактора с дизельным двигателем мощностью 300 л.с. — достаточно упомянуть ведущиеся в настоящее время работы по колесным и гусеничным сельскохозяйственным и промышленным тракторам мощностью 150, 160, 450 л.с. В Минпромторге РФ имеется важнейший инновационный проект «Трактор», предусматривающий создание колесных сельскохозяйственных тракторов классической компоновки классов 5—7 с автоматической трансмиссией. Концерн «Русэлпром» готов выступить контрагентом у российских тракторных заводов при реализации этого проекта в части разработки, изготовления и испытаний опытных образцов, серийного производства полного комплекта тягового электрооборудования для автоматической электромеханической трансмиссии. ЗАКЛЮЧЕНИЕ

Применение электрической трансмиссии в тракторах имеет много преимуществ. Особенно это касается мощных, энергонасыщенных тракторов. В такой технике обычная механическая трансмиссия сложна и дорога, особенно в производстве — достаточно упомянуть только стоимость коробок передач, число которых в мощных тракторах доходит до нескольких десятков.

Оптимальна для любых машин, возможна работа в автоматическом режиме и с фиксированным передаточным числом Свободная компоновка приводных машин дает хорошую развесовку Серийное производство компонентов Трансмиссия дороже гидромеханической примерно на 20%. Значительные эксплуатационные затраты

Электромеханическая трансмиссия полностью решает эту проблему за счет всего двух режимов работы (двух передач) — рабочего и транспортного. Немаловажным обстоятельством для тракторных заводов является получение комплекта устройств КТЭО в качестве комплектующих, что существенно упрощает производственный и сборочный процесс. Альтернативой электромеханической трансмиссии является гидравлическая (различных типов). Однако следует отметить, что гидротрансмиссия требует при изготовлении точной механической обработки (что недешево и нелегко осваивается на отечественных предприятиях); требуется высококачественное масло и жесткая процедура проведения технического обслуживания (что также непросто реализовать); КПД гидротрансмиссии ниже, чем электромеханической; наконец, ресурс работы гидротрансмиссии невелик. В таблице 2 приведены сравнительные показатели трансмиссий, применяемых в сельскохозяйственных тракторах. В совокупности, все эти факторы однозначно свидетельствуют в пользу применения в тракторах более простой конструктивно, более надежной, не требующей больших эксплуатационных затрат, имеющей больший ресурс, и, следовательно, более перспективной электромеханической трансмиссии. ЛИТЕРАТУРА 1. Stanislav N. Florentsev. Traction Electric Equipment Set for AC Electric Transmission Various Vehicles//Proceedings of International Exhibition & Conference Power Electronics, Intelligent Motion. Power Quality (PCIM-2009).

12—14 May 2009. Nurenberg. Germany.

P. 625—627.

Электронные компоненты №1 2010

65 ЭЛЕК ТРОПРИВОД

Характеристика

МИКРОПРОЦЕССОРЫ ДЛЯ КОСМИЧЕСКИХ ПРИМЕНЕНИЙ ПАВЕЛ ОСИПЕНКО, к.т.н., зав. отделом, НИИСИ РАН

В статье дается обзор зарубежных и отечественных микропроцессоров, устойчивых к воздействующим факторам космического пространства.

1. ВВЕДЕНИЕ

МИКРОКОНТРОЛЛЕРЫ И DSP

66

Эксплуатация интегральных схем (ИС) и микропроцессоров, в частности, на борту космического аппарата, характеризуются наличием радиационных факторов космического пространства, воздействующих на интегральные схемы и меняющие их свойства, вплоть до вывода их из работоспособного состояния. Источником радиационного воздействия являются потоки заряженных частиц — электронов, высокоэнергетических протонов (ВЭП) и ионов различных элементов, вплоть до урана, называемых также тяжелыми заряженными частицами (ТЗЧ). По своему происхождению, частицы разделяются на протоны и электроны естественных радиационных полей Земли (ЕРПЗ); протоны и ионы от Солнца, т.н. солнечные космические лучи (СКЛ); протоны и ионы из внешнего космического пространства, т.н. галактические космические лучи (ГКЛ). Воздействие потоков заряженных частиц на элементы ИС может вызвать следующие эффекты.

1. Эффекты полной поглощенной дозы (Total Ionizing Dose, TID), выражающиеся в том, что проходящие сквозь кремний микросхемы заряженные частицы вызывают ионизацию, приводящую к постепенной деградации параметров ИС, таких как статические токи утечки, уровни входных сигналов, пороги переключения и пр.

2. Эффекты одиночных сбоев (Single Event Upset, SEU), выражающиеся в том, что электрический заряд может вызвать изменение логического состояния элемента памяти или кратковременный бросок напряжения на выходе логического элемента вследствие ионизации от прохождения ТЗЧ. При этом функционирование схемы нарушается, но катастрофических отказов не про-

исходит, и возможно восстановление работоспособного состояния.

3. Эффекты одиночных отказов, основным из которых считается эффект тиристорной защелки (Single Event Latch-up, SEL), когда выделяемый при прохождении ТЗЧ ионизационный заряд оказывается настолько большим, что включается паразитная структура типа «тиристор», приводящая к выгоранию схемы. Интегральные схемы, предназначенные для применения в условиях воздействия факторов космического пространства, должны обладать устойчивостью к указанным эффектам. Ниже приводится краткое описание микропроцессоров, обладающих устойчивостью к воздействующим радиационным факторам космического пространства.

2. ЗАРУБЕЖНЫЕМИКРОПРОЦЕССОРЫ 2.1.

BAE Systems

Компания BAE Systems [1] занимается разработкой и производством изделий для военных и космических применений начиная с 1980-х гг. Собственный производственнотехнологический центр, на котором аттестованы радиационно-стойкие технологические процессы вплоть до 0,15 мкм КМОП, расположен в шт. Виржиния, США. Компания разработала целый ряд микропроцессоров для космических применений, перечень которых приведен в таблице 1. На данный момент более 500 компьютеров для космических аппаратов построены на базе микропроцессоров компании BAE Systems [2]. Наиболее совершенными характеристиками обладает микропроцессор RAD750 с архитектурой PowerPC, который является радиационно-стойкой версией коммерческого микропроцессора PowerPC750F, выпускаемого компа-

нией IBM. Микропроцессор полностью совместим с коммерческим аналогом как программно, так и по назначению выводов корпуса. Для того чтобы обеспечить устойчивость к воздействующим факторам космического пространства, исходный проект был переработан, при этом его функциональность оставлена без изменений. К основным изменениям можно отнести следующие: – переработку электрической схемы и топологии ячеек памяти; – переработку электрической схемы и топологии усилителей считывания, декодеров и других элементов, входящих в блок памяти, блока PLL и др.; – замену всех блоков с элементами динамической логики на функционально подобные блоки на основе полностью статической схемотехники; – переработку всех триггеров на устойчивые к сбою аналоги; – повсеместное внедрение схем обнаружения и коррекции ошибок. Микропроцессор производится по технологии 0,25 мкм КМОП и имеет рабочую частоту до 166 МГц. Стойкость к накопленной дозе составляет не менее 200 крад. Гарантируется полное отсутствие тиристорного эффекта и значение порога к одиночным сбоям ЛПЭ не менее 45 МэВ·см2/мг. Прогнозная частота сбоев на геостационарной орбите составляет 1,6∙10 –10/бит/день. В 2009 г. компания представила улучшенную версию микропроцессора RAD750, изготовленную по радиационно-стойкой технологии 0,15 мкм КМОП. Частота микропроцессора увеличена до 200 МГц, стойкость к накопленной дозе увеличена до 1 мрад, при этом гарантируется отсутствие тиристорного эффекта и сравнимые с 0,25-мкм версией микропроцессора показатели стойкости к

Таблица 1. Перечень микропроцессоров разработки компании BAE Sуstems Архитектура Год разработки Технология Частота, МГц

WWW.ELCP.RU

GVSC 1750 RAD6000 MIL-STD-1750A RS\6000 POWER 1991 1996 Радиационно-стойкий 1,0-мкм КМОП-процесс Радиационно-стойкий 0,5-мкм КМОП-процесс 20 33

RAD750 PowerPC 2001 Радиационно-стойкий 0,25-мкм КМОП-процесс 166

одиночным сбоям. В настоящий момент выполняется аттестация данного микропроцессора на соответствие требованиям для космической аппаратуры.

Honeywell

2.3.

Микропроцессоры с архитектурой SPARC

В 1990 г. Европейское космическое агентство (European Space Agency, ESA) начало разработку 32-разрядного микропроцессора для космических применений, которая завершилась в 1997 г. созданием процессора с архитектурой SPARC v7 под названием ERC32 [5]. В развитии этого проекта в 1998 г.

ESA начало новую программу по разработке усовершенствованной версии микропроцессора, получившего название LEON. Его разработкой занималась шведская компания Gaisler Reseach. [6]. Данный проект имел цель обеспечить все требования стойкости к воздействующим факторам космического пространства при следующих ограничениях: – использование коммерческого технологического процесса; – полностью синтезируемый проект, отказ от заказных узлов для обеспечения переносимости на разные технологические процессы и фабрики; – построение по принципам СнК на основе стандартного внутрикристального интерфейса с целью обеспечения быстрой модернизации и масштабируемости; – программная совместимость с одной из распространенных процессорных архитектур. За основу была выбрана архитектура SPARC V8, обеспечивавшая программную совместимость с ERC32. Кроме того, открытость архитектуры позволила избежать юридических осложнений. В качестве стандартного внутрикристального интерфейса была выбрана шина AMBA. В настоящее время развитием данного семейства микропроцессоров занимаются две компании: Atmel, которая выпускает микропроцессоры на базе ядра LEON2FT, и компания Aeroflex, выпускающая микропроцессоры на базе ядра LEON3FT.

Рис. 1. Схема резервированного триггера

В состав микропроцессора входит целочисленное ядро, совместимое со SPARC V8, арифметический сопроцессор, контроллеры статического и SDRAM ОЗУ, контроллер PCI, последовательные порты и другие периферийные устройства. Особенность данного микропроцессора заключается в том, что помимо традиционных средств обнаружения и коррекции одиночных сбоев, защищающих регулярные структуры кэш-памяти и регистровых файлов, в нем применяется схема тройного резервирования триггеров со схемой голосования, что позволяет защитить триггеры нерегулярной управляющей логики от одиночных сбоев. На рисунке 1 приведена схема резервированного триггера. Как видно, сбой в любом из триггеров экранируется логикой голосования, что обеспечивает бессбойную работу всей схемы. Микропроцессор AT697E производится по КМОПтехнологии 0,18 мкм и имеет частоту до 100 МГц. Стойкость к полной накопленной дозе составляет более 60 крад. Гарантируется отсутствие тиристорного эффекта до уровня ЛПЭ не менее 70 МэВ·см2/мг. Прогнозная частота сбоев на геостационарной орбите составляет 1∙10 –5/чип/день [8]. В 2009 г. компания представила улучшенную версию микропроцессора под номером AT697F, в которой повышена стойкость к накопленной дозе до 300 крад, а также исправлены ошибки предыдущей версии [9].

2.3.2. Aeroflex

Компания Aeroflex Colorado Springs [10] развивает и продвигает семейство микропроцессоров на основе ядра LEON3FT, которая отличается от LEON2FT более глубоким конвейером (7 стадий вместо 5) и поддержкой многопроцессорности. Развитием этого направления компания начала заниматься после приобретения в середине 2008 г. основного разработчика данной серии — шведской компании Gaisler Research, которая после поглощения получила название Aeroflex Gaisler. В настоящий момент выпускается семейство микропроцессоров LEON3FT-RTAX на базе радиационно-стойких ПЛИС RTAX2000S от Actel.

67 МИКРОКОНТРОЛЛЕРЫ И DSP

2.2.

Компания Honeywell [3] выпускает широчайший набор радиационно-стойкой элементной базы. Базовой технологией является технология «кремний-на-изоляторе» с проектными нормами вплоть до 0,15 мкм, что позволяет полностью исключить эффекты тиристорной защелки и существенно уменьшить вероятность одиночных сбоев. В число производимых компанией микросхем входят достаточно старый 16-разрядный микропроцессор 16750А и более новый микропроцессор с архитектурой PowerPC, имеющий наименование HXRHPPC. Данный микропроцессор по функциональным характеристикам и назначению выводов корпуса идентичен коммерческому микропроцессору PowerPC603e компании Freescale. Для того чтобы обеспечить устойчивость к воздействующим факторам космического пространства, исходный проект был переработан, но его функциональность осталась без изменений. В целом, перечень доработок примерно соответствует доработкам, выполненным компанией BAE Systems для повышения стойкости микропроцессора RAD750. Микропроцессор HXRHPPC производится по технологии 0,35 КнИ и имеет частоту до 80 МГц. Стойкостью к полной накопленной дозе составляет более 300 крад, гарантируется полное отсутствие тиристорного эффекта. Прогнозная частота сбоев на геостационарной орбите составляет 1,5∙10 –5/чип/день [4].

2.3.1. Микропроцессоры компании Atmel

Компания Atmel [7] достаточно давно выпускает микропроцессоры на базе ядра LEON2FT. Наиболее последняя разработка имеет номер AT697E.

Электронные компоненты №1 2010

Таблица 2. Функциональный состав модификаций микропроцессора LEON3FT-RTAX Номер модификации

1

2

3

4

Целочисленное ядро LEON3FT

5

Блок управления питания

+ 4

3. Отечественные микропроцессоры

+ 2

3

2

+

Контроллер Ethernet MAC +

Контроллер SDRAM

МИКРОКОНТРОЛЛЕРЫ И DSP

68

В таблице 2 представлены характеристики 8 модификаций микропроцессора LEON3FT-RTAX, отличающихся друг от друга набором периферийных контроллеров. Все модификации микропроцессора LEON3FT-RTAX имеют рабочую частоту до 25 МГц, стойкость к накопленной дозе до 300 крад; гарантируется отсутствие тиристорного эффекта до уровня ЛПЭ не менее 104 МэВ·см2/мг и порог к одиночным сбоям ЛПЭ не менее 37 МэВ·см2/мг [11]. В мае 2009 г. компания анонсировала микропроцессор U699 [12], выполненный не на ПЛИС, как LEON3FT-RTAX, а в виде заказной микросхемы. В состав микропроцессора входит целочисленное ядро, совместимое со SPARC V8, арифметический сопроцессор, контроллер PCI, четыре канала интерфейса SpaceWire, контроллеры статического и SDRAM ОЗУ, контроллер Ethernet MAC, контроллер CAN 2.0, последовательные порты и другие периферийные устройства. Микропроцессор UT699 изготавливается по технологии 0,25 мкм КМОП и имеет рабочую частоту до 66 МГц. Стойкость к накопленной дозе составляет не менее 300 крад, гарантируется отсутствие тиристорного эффекта до уровня ЛПЭ не менее 108 МэВ·см2/мг. Порог и частота одиночных сбоев не приводится [13].

2.4. Микропроцессоры с архитектурой MIPS

Стоит упомянуть достаточно старый 32-разрядный микропроцессор Mongoose V с архитектурой MIPS-I, разработанный более 10 лет назад, но все еще применяемый в бортовых компьютерах космических аппаратов. В частности, на его базе строились управляющие компьютеры, установленные в космических аппаратах НАСА запущенных в

WWW.ELCP.RU

2

1

Контроллер PCI Контроллер статического ОЗУ

+ CQFP352

из 4—5 СБИС стоит около 100 тыс. долл. Можно сделать вывод, что при штучной поставке средняя цена составляет десятки тысяч долларов за микропроцессор, что в сотни раз выше стоимости коммерческих микропроцессоров.

+ 4

+

Контроллер SpaceWire, кол-во каналов

Корпус

+

+

Контроллер 1553 ВС/RT/МТ

Контроллер CAN 2.0B, кол-во каналов

8

+

Арифметический сопроцессор Контроллер 1553 RT

7

+

Блок умножения/деления

Встроенная память, Кбайт

6

CQFP624

CQFP352

2006 г. с целью исследования Плутона и Space Technology 5 по исследованию дальнего космического пространства [14]. Поставками микропроцессора занимается компания Sanova [15]. В состав микропроцессора входит целочисленное MIPS-ядро, включая кэш память команд 4 Кбайт и данных 2 Кбайт, арифметический сопроцессор, последовательные порты, таймеры и т.д. Стойкость к одиночным сбоям повышается за счет повсеместного применения корректирующих кодов для регулярных структур. Микропроцессор изготавливается по технологии КнИ компании Honeywell и имеет рабочую частоту до 15 МГц. Стойкость к полной накопленной дозе, которая составляет более 100 крад, гарантирует полное отсутствие тиристорного эффекта. Порог одиночных сбоев ЛПЭ составляет не менее 80 МэВ·см2/мг.

2.5. Стоимость микропроцессоров для космических применений

Традиционно, стоимость специальных изделий, к которым относятся микропроцессоры для космических применений, является предметом договоренности в каждом конкретном случае, и эта информация закрыта для свободного доступа. Тем не менее в редких случаях в открытый доступ попадают сведения, позволяющие оценить средний уровень цен на подобные изделия. Так, для микропроцессора Mangoose V на сайте производителя в открытом доступе приведены цены [16], где указано, что цена на микропроцессор находится в ди апазоне 23…42 тыс. долл./ шт., в зависимости от партии. В анонсе на микропроцессор UT699 [12] приведена оценочная цена микропроцессора в 25 тыс. долл. в партии 100 шт. В [17] дается оценка стоимости микропроцессора RH3000 в 17 тыс. долл./чип, а комплект

Вопреки распространенному мнению о полном отсутствии отечественных микропроцессоров, удовлетворяющих требованиям стойкости к воздействующим факторам космического пространства, в последние годы отечественные предприятия разработали и освоили в серийном производстве несколько микропроцессоров и микроконтроллеров, удовлетворяющих подобным требованиям, краткий обзор которых приводится ниже. Микроконтроллер 1874ВЕ05Т НИИ электронной техники (Воронеж) [18] разработал 16-разрядный микроконтроллер 1874ВЕ05Т, предназначенный для встроенных систем управления в условиях жестких требований к специальным внешним воздействующим факторам (СВВФ). В состав МК входят последовательный порт ввода/вывода, сторожевой таймер, регистровое ОЗУ и пр. Тактовая частота МК составляет 20 МГц [19]. В документации приведены значения показателей стойкости к СВВФ, однако вследствие особенностей документации на отечественные микросхемы затруднительно провести прямое сравнение с зарубежными микропроцессорами по показателям стойкости. При этом можно утверждать, что показатели МК удовлетворяют требованиям по применению в космическом пространстве. Учитывая, что МК изготавливается по технологии КнИ, можно сделать вывод, что тиристорный эффект отсутствует и обеспечивается примерно на порядок большая стойкость к одиночным сбоям, по сравнению с традиционной КМОП-технологией [20, 21]. Микроконтроллер выпускается серийно. Микропроцессор 5890ВЕ1Т К сожалению, в открытой печати информация об этом микропроцессоре отсутствует, поэтому в данной статье приводятся минимальные данные, представленные в устном докладе на конференции «Элементная база космических систем» в 2009 г. В состав микропроцессора входит целочисленное 32-разрядное RISCядро, включая кэш-память размером 8 Кбайт + 8 Кбайт, арифметический сопроцессор и набор контроллеров, в т.ч. контроллер шины PCI, контроллеры ОЗУ и ПЗУ, контроллер последовательных портов RS232 и т.д., что позволяет

Микропроцессор MC-24R («Сталкер») ГУП НПЦ «Элвис» (Зеленоград) [22] разрабатывает МК MC-24R («Сталкер»), который предназначен для аэрокосмических бортовых систем управления и обработки данных [23]. В состав микропроцессора входит MIPS32совместимое ядро и ядро специализированного сопроцессора с SIMDархитектурой и ряд периферийных контроллеров. Микропроцессор рассчитан на коммерческую технологию 0,25 мкм. Расчетная рабочая частота — до 100 МГц. Защита от тиристорного эффекта обеспечивается специальными топологическими решениями. Защита от одиночных сбоев обеспечивается применением корректирующих кодов для регулярных структур. Численных значений по стойкости к накопленной дозе, тиристорному эффекту и одиночным сбоям в открытой печати найти не удалось. В соответствии с [23], возможна поставка макетных образцов микросхем МС-24TR2 и МС-24КЕ3. ЗАКЛЮЧЕНИЕ

В статье приведен краткий обзор зарубежных и отечественных микропроцессоров, стойких к воздействию радиационных факторов космического пространства. Во всех из них применены специальные схемотехнические, технологические и топологические

решения для того, чтобы обеспечить требуемый уровень стойкость. Разработка таких решения является весьма трудоемким и дорогостоящим процессом, в связи с чем стоимость микропроцессоров для космических применений составляет десятки тысяч долларов за штуку, что в сотни раз выше коммерческих аналогов. Рассмотрены показатели стойкости к одиночным сбоям, накопленной дозе и эффекту тиристорной защелки. Необходимо отметить, что помимо перечисленных основных эффектов, существуют и другие, например эффекты множественных сбоев, эффект выгорания подзатворного диэлектрика, микродозовый эффект и др., изучение которых ведется достаточно активно, но их влияние начинает ощутимо проявляться только при уменьшении проектных норм от 180 нм. Данное обстоятельство является одной из причин того, что наиболее совершенной технологией, применяемой при проектировании микропроцессоров для космических применений, является технология 0,25 мкм, и ведущие мировые компании только начинают осваивать уровень 0,15 мкм для космических применений, тогда как для коммерческих схем применяются технологические уровни до 32 нм и активно осваиваются новые технологические рубежи.

ЛИТЕРАТУРА 1. www.baesystems.com.

2. 2009 Short-form product guide Radiation-hardened electronics// www. baesystems.com/BAEProd/groups/public/ documents/bae_publication/bae_pdf_eis_09_ product_guide.pdf.

3. www.honeywell.com/radhard.

4. HXRHPPC Processor Rad-Hard Microprocessor//August 2008, Honewell International Inc. 5. J.Gaisler, Concurrent error-detection and modular fault-tolerance in an 32-bit processing core for space applications//FTCS-24, June 1994, Austin, USA.

6. J. Gaisler, A Portable and Fault-Tolerant Microprocessor Based on the SPARC V8 Architecture//Gaisler research, 2002.

7. www.atmel.com.

8. Rad-Hard 32 bit SPARC V8 Processor AT697E//Atmel, Rev. 4226E–AERO–09/06.

9. Rad-Hard 32 bit SPARC V8 Processor AT697F, Advance Information//Atmel, 7703C–AERO–6/09 10. www.aeroflex.com.

11. LEON3-FT SPARC V8 Processor LEON3FTRTAX Data Sheet and User’s Manual //Aeroflex Gaisler, February 2009, Version 1.1.0.7.

12. h t t p : // w w w . a e r o f l e x . c o m /a m s / news/2009/090529.pdf.

13. UT699 32-bit Fault-Tolerant SPARCTM V8/LEON 3FT Processor, Data Sheet//Aeroflex , November 3, 2009.

14. В. Михалев. Аппаратные решения архитектуры MIPS и программные технологии QNX. //http://www.swd.ru/files/pdf/ seminars/qnx_day/Mahilev.pdf.

15. www.synova.com/index.html.

16. www.synova.com/proc/mg5_price. html.

17. А.И. Чумаков. Действие космической радиации на интегральные схемы//М.: Радио и связь, 2004.

18. www.niiet.ru/index.html.

19. Устойчивый к СВВФ 16-разрядный микроконтроллер без ПЗУ и АЦП//www.niiet. ru/acrobat/1874BE05T.pdf.

20. Б. Василегин, В. Емельянов, П. Осипенко и др. Исследование влияния конструктивно-технологических параметров КнИ СОЗУ на чувствительность к одиночным сбоям при воздействии тяжелых заряженных частиц//ВАНТ, серия «Физика радиационного воздействия на радиоэлектронную аппаратуру», научнотехнический сборник, вып. 1, М.: НИИП. — 2008. — с. 133—138.

21. Cannon E., Reinhardt D. et all. SRAM SER in 90, 130 and 180 nm Bulk and SOI Technologies//42nd Annual Reliability Physics Symposium, 2004, pp. 300—304.

22. http://multicore.ru/index.php.

23. Платформа «Мультикор» — отечественная инновационная технология проектирования микросхем. Элвис. Каталог 2008//www.radiocomp.ru/pdf/elvees.pdf.

НОВОСТИ СВЕТОТЕХНИКИ | СВЕТОДИОДЫ EASYWHITE КОМПАНИИ CREE УПРОЩАЮТ РАЗРАБОТЧИКУ ВЫБОР | Инновационные светодиоды (СИД) серии EasyWhite от компании Cree не только упрощают разработку решений, но и повышают цветовую совместимость СИД. Цветовая температура этих устройств составляет 3500, 3000 и 2700 K, а их размер на 72% меньше, чем у самого миниатюрного конкурента. У СИД этой серии отсутствует пикселизация за счет плотной упаковки большого количества кристаллов внутри корпуса СИД — всего их 24. В настоящее время на рынке не существует устройств с таким большим количеством кристаллов внутри СИД: их стандартное количество — 4. Производители СИД испытывают затруднения, пытаясь добиться однородной светоотдачи. Для этого они отсортировывают кристаллы по бинам. Производители осветительного оборудования смешивают СИД с разными бинами для получения однородного цвета. При таком подходе требуются большие запасы СИД. Кроме того, сама идея биннинга вводит в замешательство, т.к. для традиционных источников света существуют только два параметра: цветовая температура и светоотдача. Цель Cree — упростить спецификации и свести к минимуму необходимость в больших запасах СИД — достигается путем исключения или уменьшения потребности в биннинге. www.russianelectronics.ru

Электронные компоненты №1 2010

69 МИКРОКОНТРОЛЛЕРЫ И DSP

строить функционально законченную ЭВМ на его основе. Рабочая частота 33 МГц, стойкость к накопленной дозе удовлетворяет требованиям применения в космическом пространстве. Микропроцессор изготавливается по технологии КнИ. Соответственно, тиристорный эффект отсутствует, а также обеспечивается примерно на порядок большая стойкость к одиночным сбоям по сравнению с традиционной КМОПтехнологией. Микропроцессор выпускается серийно.

ВЫБОР СИСТЕМЫ СИНХРОНИЗАЦИИ: КВАРЦ ИЛИ ТАКТОВЫЙ ГЕНЕРАТОР? ДЖЕЙМС УИЛСОН (JAMES WILSON), менеджер по маркетингу, Silicon Laboratories В статье рассматриваются варианты построения системы синхронизации с использованием кварцевых генераторов, управляемых напряжением кварцевых генераторов и микросхем тактовых сигналов. Обсуждаются особенности асинхронной и синхронной систем тактирования. Определены критерии выбора системы синхронизации, наиболее полно отвечающей требованиям конкретного приложения. Статья представляет собой перевод [1]. ВВЕДЕНИЕ

ГЕНЕРАТОРЫ И СИНТЕЗАТОРЫ СИГНА ЛОВ

70

Подбор подходящего компонента для конкретного приложения зависит от ряда факторов, в частности от того, должен ли тактовый сигнал быть синхронизирован с внешней опорной частотой, от архитектуры процессора и высокоскоростных микросхем последовательной передачи данных, а также от требований к рабочей частоте и минимальной величине джиттера для конечного приложения. В высокопроизводительных приложениях малый джиттер и низкий уровень фазового шума являются критичными требованиями, т.к. эти параметры напрямую влияют на частоту битовых ошибок в системах последовательной передачи данных и на отношение сигнал/шум АЦП. Проектирование аппаратной части высокоскоростных приложений, таких как сетевые устройства, системы беспроводной передачи, системы видеотрансляции, а также тестовые системы, становится все более сложным процессом, т.к. разработчикам нужно закладывать в проект поддержку растущего числа стандартов, протоколов и спецификаций. Несколько примеров могут проиллюстрировать эту тенденцию. Разрабатываемые в последнее время сетевые устройства должны поддерживать не только протоколы SONET/SDH и Ethernet, но также обеспечивать передачу видео высокого разрешения. Оборудование для трансляции видео, которое выполняет разнообразные функции, включая захват изображения, кодирование, декодирование, обработку и передачу видео, должно поддерживать стандарты NTSC и PAL для того, чтобы обеспечить совместимость с оборудованием по всему миру.

Рис. 1. Пример системы с асинхронным тактированием

WWW.ELCP.RU

Разработка наиболее эффективной архитектуры синхронизации для таких приложений становится важнейшей задачей с целью минимизации времени разработки и уменьшения стоимости материалов и комплектующих. АСИНХРОННЫЕ СИСТЕМЫ ТАКТИРОВАНИЯ

Наиболее простым источником тактового сигнала является кварцевый генератор, который формирует единственную тактовую частоту для одного компонента. Кварцевые генераторы часто используются в асинхронных приложениях (пример одного из них показан на рисунке 1). Каждый кварцевый генератор формирует локальную опорную частоту для поддержки двух независимых областей синхронизации. Функционирование системы требует, чтобы частоты генераторов были близки, но не идентичны. Такая архитектура идеальна для приложений с форсированным режимом (burst mode) передачи. Поддержка непрерывной связи требует выполнения подстановки битов или пакетов и управление FIFO-памятью для того, чтобы предотвратить переполнение или потерю данных. Оборудование видеообработки и 10/100/1000 BaseT Ethernet-сетей являются примерами приложений, которые используют асинхронное тактирование. СИНХРОННЫЕ СИСТЕМЫ ТАКТИРОВАНИЯ

Синхронное тактирование наиболее часто используется в приложениях, которые требуют поддержки непрерывной связи. Задержку в сети и колебания задержки следует минимизировать. Для достижения этого такие приложения

как SONET/SDH, синхронный Ethernet (SyncE), системы беспроводной связи и видеопередачи требуют, чтобы источник и приемник работали с одинаковой частотой. На стороне передатчика тактовый сигнал, который обеспечивает синхронизацию канала передачи высокоскоростной микросхемы SerDes (параллельно-последовательного и последовательно-параллельного преобразователя), привязан к высокоточному опорному тактовому сигналу. Как первичный, так и вторичный опорный тактовый сигналы подаются от централизованного источника (например, GPS). Для синхронизации с этим опорным тактовым сигналом, компенсации джиттера тактового сигнала и формирования выходного тактового сигнала для трансивера используют систему ФАПЧ. На стороне приемника для восстановления системного тактового сигнала используется блок восстановления данных и синхронизации (Clock and Data Recovery — CDR). Это устройство в зависимости от приложения может быть либо внешним компонентом, либо реализовано в виде встроенного в трансивер блока. Для корректировки рабочей частоты блока восстановления данных и синхронизации с целью обеспечения быстрого захвата и удержания может быть использован кварцевый генератор. Восстановленный тактовый сигнал пропускается еще через одну схему ФАПЧ с целью дополнительного деления тактовой частоты. Локальный тактовый сигнал может быть синхронизирован как с данным тактовым сигналом, так и с другим локальным тактовым сигналом, который синхронизирован с централизованным источником тактовой частоты. Этот источник тактового сигнала обеспечивает синхронизацию всех узлов сети. В зависимости от системных требований, для ФАПЧ может потребоваться узкополосная обратная связь для фильтрации нежелательного джиттера тактового сигнала. Пример системы с синхронным тактированием показан на рисунке 2. Система ФАПЧ может быть реализована в виде дискретных элементов с использованием микросхемы со встроенным тактовым генератором или

Рис. 2. Пример системы с синхронным тактированием Рис. 3. Частичная интеграция ФАПЧ в ASIC

товыми частотами, например такие как Si571 компании Silicon Laboratories. Альтернативный подход заключается в использовании микросхемы умножителя тактовой частоты с компенсацией джиттера, которая содержит встроенную схему ФАПЧ. Умножитель тактовой частоты поддерживает синхронизацию с опорным тактовым сигналом, уменьшает нежелательный джиттер и генерирует выходной тактовый сигнал нескольких частот для передатчика. Следует тщательно выбирать такие микросхемы для конкретного приложения, т.к. не все эти устройства имеют одинаковые характеристики. Для высокоскоростных систем последовательной передачи данных только наиболее производительные микросхемы умножителя тактовой частоты отвечают требованиям конечного приложения по величине джиттера. Ключевой характеристикой является максимальная величина генерируемого джиттера, а не его типовая величина. Умножитель тактовой частоты, который устанавливает максимальную величину джиттера, позволяет разработчику аппаратных средств распределять допуски на величину джиттера по всем элементам канала передачи данных и системы синхронизации на печатной плате, что гарантирует нормальное функционирование устройства в любых условиях эксплуатации. Кроме того, необходимо проверить такой параметр микросхемы умножителя тактовой частоты как полоса пропускания обратной связи. Если требуется компенсация джиттера опорного тактового сигнала, то полоса пропускания обратной связи должна быть не более 1 кГц. Необходимо также

убедиться, что микросхема умножителя тактовой частоты поддерживает все требуемые схемы распределения частот. Примером умножителя с возможностью регулирования тактовой частоты, который обеспечивает компенсацию джиттера и синтез любых частот, является Si5319 компании Silicon Laboratories. И, наконец, интегрированное решение предпочтительнее дискретного в случаях, когда необходимо обеспечить системные функции тактового сигнала. Примером таких функций является коммутирование несовпадающих входных тактовых сигналов, при котором тактовый сигнал контролирует качество первичного опорного сигнала и переключает систему на вторичный опорный сигнал при детектировании отклонения параметров первичного тактового сигнала от заданных. Другим распространенным требованием к системному тактовому сигналу является обеспечение режима удержания, при котором генератор продолжает формировать стабильный выходной тактовый сигнал при отсутствии опорного тактового сигнала. Многоканальный источник тактового сигнала позволяет обеспечить эти требования к системной синхронизации. В таблице 1 приведено руководство по выбору системы синхронизации устройства с использованием кварцевого генератора, управляемого напряжением кварцевого генератора и микросхемы тактового генератора с умножением частот. ЛИТЕРАТУРА 1. James Wilson. When to use a clock vs. an oscillator//www.dataweek.co.za.

Таблица 1. Варианты построения системы синхронизации Управляемый напряжением кварцевый генератор Синхронное тактирование, умножение тактовой Асинхронное тактирование, опорный частоты/компенсация джиттера как часть дискретОсновные функции тактовый сигнал системы восстановленой системы ФАПЧ, генерация одного тактового ния данных и синхронизации сигнала Непрерывно изменяемая в диапазоне регулироваЧастота Фиксированная ния (обычно ±100 pm) Сложность схемы Низкая Высокая Степень интеграции Высокая Низкая Джиттерный фильтр Нет Есть (дискретный) Когда требуется обеспечить минимальный фазоВарианты использования Когда необходим локальный генератор вый шум/джиттер, система ФАПЧ интегрирована в ASIC/FPGA Кварцевый генератор

Микросхема тактового генератора с умножением частот Синхронное тактирование, умножение тактовой частоты, компенсация джиттера, генерация нескольких тактовых сигналов, системные функции синхронизации (режим удержания, коммутация несовпадающих сигналов) Конфигурируемая через интерфейс I2C или SPI для поддержки большого количества схем распределения частот Низкая Высокая Есть (интегрированный) Когда интегрированное решение предпочтительнее, требуется компенсация джиттера или тактового сигнала, а также гибкость при выборе частот, системные функции

Электронные компоненты №1 2010

71 ГЕНЕРАТОРЫ И СИНТЕЗАТОРЫ СИГНА ЛОВ

управляемого напряжением кварцевого генератора, фазового детектора и фильтра в цепи обратной связи. Такое решение является более предпочтительным, когда требуется достичь минимально возможной величины джиттера и фазового шума. В некоторых приложениях фазовый детектор и генератор подкачки заряда встраиваются в процессор или ASIC, так что для реализации ФАПЧ требуется подключить лишь внешний управляемый напряжением кварцевый генератор и фильтр в цепи обратной связи, как показано на рисунке 3. Однако реализация ФАПЧ в виде дискретных элементов имеет много недостатков. Такой вариант построения системы ФАПЧ требует опыта в разработке аналоговых схем и, кроме того, является слишком чувствительным к помехам на печатной плате, поэтому необходима особая тщательность при проектировании как схемы, так и печатной платы устройства. Помимо этого, система ФАПЧ в виде дискретных элементов обычно генерирует единственную выходную частоту. При изменении требуемой тактовой частоты необходимо использовать отдельный управляемый напряжением кварцевый генератор. В некоторых приложениях для формирования всех необходимых тактовых частот требуется использовать несколько кварцевых генераторов, что увеличивает затраты на комплектующие. Для решения этой проблемы в настоящее время предлагаются сдвоенные, счетверенные генераторы, а также управляемые напряжением генераторы с возможностью программирования выходной частоты по интерфейсу I2C для приложений с несколькими так-

Цифровой запоминающий USB-осциллограф BM8021 АЛЕКСАНДР КАМЕНСКИЙ, технический консультант, «Мастер Кит» Два аналоговых входа, логический анализатор, один вход внешней синхронизации, 80 млн выборок в секунду на каждый канал, генератор цифрового сигнала, а также питание и гальваническая развязка от USBинтерфейса — все это новый недорогой набор BM8021 от «Мастер Кит». Предлагаемый цифровой запоминающий осциллограф предназначен для наблюдения и получения основных характеристик цифровых и аналоговых сигналов различной формы и амплитуды. С его помощью облегчается процесс отладки и ремонта широкого спектра электронных устройств. ОСНОВНЫЕ ОСОБЕННОСТИ ОСЦИЛЛОГРАФА

Вид печатной платы осциллографа BM8021 показан на рисунке 1. Основные технические характеристики устройства приведены в таблице 1. Осциллограф способен функционировать только в режиме связи с ПК. Связь с пользователем осуществляется через специализированную программу OscServer.exe (см. рис. 2).

Осциллограф переходит в режим связи с ПК сразу после подключения внешнего кабеля miniUSB. Заметим, что в течение первых 10 с прибор ожидает запуска процесса обновления программного обеспечения. Цифровой осциллограф BM8021 имеет следующие особенности.

1. Два аналоговых входа: – возможность наблюдения одновременно за аналоговыми и цифровыми сигналами; – возможность работы на выбор в двухканальном или одноканальном режиме; – удобство наблюдения за синхронными и асинхронными интерфейсами, такими как SPI, I2C (TWI), UART, а также за сетями RS-485, CAN и 1-Wire; – представление модулированных сигналов вместе с их составляющими;

Таблица 1. Основные технические характеристики Параметр

2

Количество цифровых входов

1 (синхронизация)

Максимальная скорость выборки, Мвыб/с

80

Полоса пропускания аналогового сигнала, МГц

10

Разрядность АЦП

8

Входное сопротивление, МОм

1

Входная емкость, пФ

30

Поддерживаемые коэффициенты пробника Максимальное входное напряжение, В

П О С Л Е РА Б О Т Ы

72

Значение

Количество аналоговых входов

1х, 10х ±10, ±100 (пробник 10х)

Цена деления по напряжению, В

0,25 В…1

Цена деления по времени, мкс

0,5…500

Интерфейс подключения к компьютеру Интерполяция осциллограммы Размер памяти (на каждый канал) Источники синхронизации Режимы синхронизации

sin(x)/x, линейная до 3 тыс. точек канал A, канал В, логический анализатор, внешний одиночный, ждущий, авто частота, период, Uамп

Логический анализатор, бит

8

Габаритные размеры (без учета длины разъемов), мм Масса, г, не более

8 125×75×15 90

Потребляемая мощность, Вт

менее 5

Рабочая температура окружающей среды, °С

10…45

Влажность, без конденсации влаги, %

WWW.ELCP.RU

Рис. 1. Внешний вид осциллографа BM8021

USB

Автоматические измерения Генератор цифровых сигналов, бит

– возможность наблюдать переходные процессы в аналоговых цепях.

2. Частота дискретизации — 80 МГц: – наблюдение за быстроменяющимися процессами; – отладка современных микроконтроллерных и микропроцессорных устройств с высокими тактовыми частотами (архитектуры AVR, MSP430 и т.п., а также микроконтроллеры и микропроцессоры на основе ядра ARM7); – в режиме «Пиковый детектор» не будут пропущены даже самые короткие импульсы.

3. Вход внешней синхронизации: – освобождение аналоговых входов от функции триггера; – настраиваемый фронт срабатывания (нарастающий/спадающий фронт либо изменение сигнала).

4. Логический анализатор: – стандартная 8-битная шина данных; – возможность синхронизации по маске либо по равенству;

до 30

Рис. 2. Интерфейс программы

– возможность выбора режима отображения в виде шины (очень удобно при отладке канала управления ЖКИ либо параллельной памятью) или отдельных сигналов.

5. Генератор цифровых сигналов: – 8-разрядная шина цифрового двоичного счетчика; – настраиваемая частота нулевого разряда.

6. Стандартные разъемы BNC для подключения внешних сигналов: – отсутствие необходимости использовать специализированные высокочастотные переходники;

– совместимость со стандартными щупами.

7. USB-интерфейс: – стандартные драйверы FTDI; – гальваническая развязка; – высокоскоростная связь позволяет наблюдать сигналы в режиме реального времени; – питание устройства происходит непосредственно от шины.

8. Поддержка удаленного обновления программного обеспечения: – возможность обновлять программное обеспечение в случае появления новых возможностей;

– защита от неправильной прошивки. Компания «Мастер Кит» предлагает готовый блок BM8021 «Цифровой запоминающий USB-осциллограф» в комплекте с инструкцией по эксплуатации. Более подробно ознакомиться с ассортиментом продукции компании «Мастер Кит» можно с помощью каталога или на сайте www.masterkit.ru, где представлено много полезной информации по электронным наборам, блокам и модулям «Мастер Кит», а также приведены адреса магазинов.

ЭЛЕКТРОННЫЕ КОНСТРУКТОРЫ «ЧУДО-КИТ» ДЛЯ ДЕТСКОГО ТЕХНИЧЕСКОГО ТВОРЧЕСТВА. ПРОБУДИТЕ НОВЫЕ ТАЛАНТЫ В ВАШЕМ РЕБЕНКЕ! Электронные наборы для детского конструирования очень полезны в плане развития ребенка, они помогают детям познать и понять окружающий мир, получить представление о принципах построения и работы элементарных электронных систем и приборов. Кроме того, занятия с набором развивают логическое и абстрактное мышление у детей, дают возможность экспериментировать, открывать для себя нечто новое. Из электронных конструкторов «Чудо-кит» ребенок соберет большое количество разных устройств: электрический звонок, сигнализацию, радиоприемник, музыкальные приборы, машины на солнечной батарее и много других увлекательных схем. Электронные конструкторы серии «Чудо-Кит» предназначены для детей от 4 до 14 лет и выпускаются в четырех вариантах. В зависимости от модели, наборы позволяют собрать от 35 до почти 10 тыс. схем. Каждый электронный конструктор «Чудо-Кит» снабжен брошюрой-инструкцией со схемами и описаниями. Простота соединений, не требующих пайки, и ясность описания позволят ребенку собирать сложные схемы, а многообразие прилагаемых элементов позволит даже умудренному в электронике человеку создать что-то новое и воплотить идею в реальную жизнь.

Электронные компоненты №1 2010

П О С Л Е РА Б О Т Ы

73

Как подключить внешнее устройство к ПК КЛЕМЕНС ВАЛЕНС (CLEMENS VALENS), журнал Elektor В статье приведены основные способы сопряжения внешних устройств с компьютером. Дано краткое описание каждого интерфейса, указаны его сильные и слабые стороны.

АСИНХРОННЫЙ ПОСЛЕДОВАТЕЛЬНЫЙ ПОРТ

Вероятно, наиболее простой способ подключить внешнее устройство к ПК — это использовать последовательный порт. Он хорош тем, что полностью интегрирован в операционную систему (ОС) и для подключения устройства обычно требуется всего лишь подсоединить три провода. Кроме того, протокол обмена довольно прост для понимания. Немаловажным фактом является то, что существует множество документации и программных средств, облегчающих работу с последовательным портом. Следует заметить, что многие микроконтроллеры имеют один или более встроенный последовательный интерфейс (UART), совместимый с интерфейсом ПК. К сожалению, на многих современных ПК последовательного порта как такового нет. Однако при необходимости можно воспользоваться переходниками с последовательного порта на Ethernet или USB, изображенными на рисунках 1 и 2. Эти небольшие схемы просты в использовании и не требуют дополнительных драйверов. Переходники с

последовательного порта на Ethernet (последовательный сервер) более сложные и дорогие, однако обладают более широким функционалом. Например, последовательные серверы обеспечивают электрическую изоляцию сигналов, поэтому на одной схеме можно реализовать несколько разных интерфейсов, в т.ч. беспроводных. Еще один вариант реализации последовательного порта — через Bluetooth. Этот способ немного сложнее предыдущих, однако поскольку сигнал передается по беспроводному каналу, его защищенность повышается. Если ПК не оснащен встроенным передатчиком Bluetooth, то можно использовать внешний USB-адаптер. Заметим, что при этом на подключаемом устройстве необходимо разместить только модуль Bluetooth на последовательном выходе МК. В программную часть придется внести дополнения, реализующие соединение по протоколу Bluetooth. Итак, последовательный порт — самый легкий в использовании, даже в случае подключения через переходник. Тем не менее у последовательных портов есть большой недостаток — невысокая скорость работы. Если в проекте не требуется пересылки большого объема данных или команд, то на это можно не обращать внимание. При больших скоростях обмена лучше воспользоваться альтернативными портами. ПАРАЛЛЕЛЬНЫЙ ПОРТ

Как и последовательный, параллельный порт сейчас не существует в чистом виде. Не получили широкого распространения и переходники с параллельного порта на USB. На ПК обычно есть порты расширения, которые позволяют реализовать параллельную передачу данных, однако она будет отличаться от двустороннего обмена по классическому параллельному интерфейсу. Кроме того, существует не так много руководств для работы с этим портом, что создает дополнительные сложности. Для передачи большого количества данных лучше использовать USB, Ethernet FireWire, звуковую карту или плату расширения. Преимущество FireWire и

USB заключается в том, что драйверы для их работы уже установлены на ПК. Например, для USB-устройств необходимо только правильно назначить класс. Однако в некоторых случаях это не так легко сделать, поскольку требуется внесение изменений в программную часть. Хорошая альтернатива — Ethernet. Подключить устройство к порту легко, нужен лишь простой контроллер (от Realtek, National Semiconductor, Microchip и др.). Для работы через интерфейс Ethernet требуется микроконтроллер с большим набором ресурсов, особенно ОЗУ. Программирование также несколько усложняется. Однако все эти проблемы подробно описаны во многих доступных источниках, что сводит к минимуму усилия разработчика. ЗВУКОВАЯ КАРТА

Звуковая карта обеспечивает дуплексный обмен и имеет несколько каналов (обычно 2 или 6). Самое важное достоинство звуковой карты перед рассмотренными нами интерфейсами — аналоговая форма

75

Рис. 1. Переходник UM232R с последовательного порта на USB (производитель — FTDI) П О С Л Е РА Б О Т Ы

Для многих проектов необходимо подключать периферийное устройство к ноутбуку или компьютеру (ПК). Раньше это реализовывалось с помощью последовательного или параллельного интерфейса, однако они на многих современных ПК заменены портом USB. Если присмотреться внимательнее, то окажется, что USB — не единственный вариант для подключения устройств к ПК. Есть множество других разъемов, например S/PDIF, аудиовходы, Ethernet, сокет для модема, FireWire, а также беспроводные интерфейсы Wi-Fi, Bluetooth, IrDA. Каждый их них имеет свои преимущества и недостатки. От выбора порта зависит сложность не только аппаратной, но и программной части устройства сопряжения. Также важна желаемая скорость передачи данных — чем она выше, тем более продуманной должна быть схема подключения устройства к ПК. Рассмотрим основные особенности наиболее распространенных интерфейсов.

Рис. 2. Переходник NE-4110 с последовательного порта на Ethernet (производитель — Moxa)

Электронные компоненты №1 2010

Рис. 3. Карта FOX LX832 (Acme Systems)

сигнала и возможность работы с напряжением. Этот порт очень удобен для работы с устройствами, не содержащими микроконтроллер. С помощью звуковой карты можно эмулировать последовательные протоколы. Входы карты позволяют считывать напряжение, причем даже небольшое, если использовать вход микрофона. Среди недостатков работы со звуковой картой можно назвать низкий уровень выходных сигналов. Их необходимо дополнительно усиливать. Кроме того, не все виды звуковых карт поддерживают работу с постоянными сигналами. Также при выборе этого способа сопряжения необходимо удостовериться, что диапазона частот карты хватает.

PS/2

Синхронный двунаправленный порт PS/2 может использоваться как для управления внешним устройством,

так и для считывания данных с него. Протокол обмена предельно прост, однако его гораздо удобнее реализовывать аппаратно через выход SPI МК, а не программно. По умолчанию компьютер распознает данные с порта PS/2 как сигнал с клавиатуры или мыши. Следовательно, для работы с устройством необходимо пользоваться мышью или клавиатурой либо, наоборот, отсылая соответствующие команды с внешнего устройства, можно управлять курсором или печатать. Эта особенность позволяет сделать довольно много оригинальных устройств.

IrDA

Инфракрасный (ИК) порт может быть использован, например, для связи ПК с мобильным телефоном. Это актуально в первую очередь для старых ПК, поскольку в более современных этот порт отсутствует (хотя можно использовать внешний USB-адаптер). С появлением таких протоколов как IrSimple или Giga-IR скорость обмена по ИК-порту значительно увеличилась, поэтому интерес к нему возвращается. Протокол обмена по IrDA довольно сложен, поэтому 8-разрядные МК не могут с ним работать. Достоинства интерфейса IrDA заключаются в надежности связи и защищенности сигнала. Недостатком является необходимость работы в условиях пря-

Обзор журнала Elektor №1/2010 Первый в этом году номер Elektor посвящен стандарту USB: рассмотрены основные его особенности, достоинства и недостатки, по сравнению с другими интерфейсами. Уделяется большое внимание работе с USB-микроконтроллерами. Среди интересных проектов номера можно назвать USB-индикатор загрузки ЦП компьютера, логический анализатор на основе ATM18, автоматическая электронная система контроля на основе ПЛМ MIAС, регулятор света для галогенных ламп или ламп накаливания, электронный термометр, а также несколько небольших проектов на основе светодиодов, в том числе приводится метод использования светодиода в качестве фотодетектора.

мой видимости. К тому же, IrDA обеспечивает только полудуплексную передачу. ЗАКЛЮЧЕНИЕ

Мы рассмотрели основные способы подключения внешнего устройства к ПК, однако не упомянули главного. Зачастую устройство можно сделать автономным, то есть избавиться от необходимости сопряжения с ПК. В настоящее время выпущено множество миниатюрных процессорных карт (или SBC — одноплатный компьютер) со встроенными портами ввода-вывода и поддерживающих работу с Windows CE или Linux. На рисунке 3 приведен внешний вид одноплатного компьютера. Основное назначение этих карт — управление небольшими устройствами. Таким образом, в большинстве случаев проще и выгоднее воспользоваться подобной картой, настройка которой не займет более 5 мин, чем долго разбираться в программировании того или иного порта.

По всем вопросам сотрудничества с Elektor обращайтесь к Антону Денисову по электронной почте anton@elcp.ru или тел.: (495) 741-77-01. Оформить бесплатную подписку на новосную рассылку от издания Elektor можно на сайте www.elektor.com.

В статье «Мой первый AVR-USB-проект» дано подробное описание разработки устройств на основе USB-микроконтроллера AT90USB1287 компании Atmel. Статья рассчитана на новичков в проектировании цифровых устройств. Вниманию более опытных радиолюбителей предлагается статья, в которой изложен способ проведения преобразования Фурье с помощью стандартного ПО (LTSpice и Microsoft Excel). Далее, дается сравнительный обзор шин и интерфейсов связи устройств (CAN, I2C, FieldBus, ProfiBus и др.). Кроме того, в номере приведены советы по повышению качества изготовления печатных плат в домашних условиях, а также рекомендации по монтажу миниатюрных компонентов. И, как всегда, новости индустрии, анонсы ключевых тематических мероприятий года и обзор новинок на рынке.

В ЛАБОРАТОРИИ ELEKTOR

П О С Л Е РА Б О Т Ы

76

Поскольку Elektor является независимым изданием, то инженеры могут использовать любые компоненты для своих разработок, не ограничиваясь одним или несколькими специализированными производителями. С одной стороны, это дает полную свободу творчества, а с другой — ставит перед проблемой выбора программаторов для прошивки схем. Как инженеры из Elektor решили эту задачу? Как оказалось, в лабораториях Elektor применяются универсальные программаторы BeeProg+ словацкого производителя Elnec, поддерживающие работу с более чем 45 тыс. ИС. Среди них как самые старые EPROM 2708, так и современные FPGA IGLOO. Кроме того, BeeProg+ имеет функцию тестирования логических ИС (серии 54/74 S/LS/ALS//H/HC/HCT, 4000 и 4500) и статических ОЗУ (от 6116 до 624000). Помимо стандартных шаблонов тестирования пользователь может использовать собственные. По словам главного инженера Elektor Яна Виссера, основными особенностями этих программаторов являются многофункциональность, удобное ПО, возможность обновления, возможность программирования по двум интерфейсам (ISP и ZIF), большой выбор адаптеров для различных типов корпусов ИС, включая самые редкие (например, QFP256 или FBGA484). Программатор имеет три выхода программирования с встроенными ЦАП, порт USB 2.0 (скорость обмена до 480 Мбит/с) и параллельный вход IEEE1284 (скорость обмена до 8 Мбит/с). При работе с ZIF-портом выходной сигнал имеет либо аналоговую форму (1,8…26 В), либо соответствует одному из пяти возможных уровней TTL (высокий, низкий, с подтягиванием вверх, с подтягиванием вниз, тактовый). Предусмотрена защита от скачков тока и нестабильности напряжения питания.

WWW.ELCP.RU

Новые компоненты на российском рынке АНАЛОГОВЫЕ КОМПОНЕНТЫ

УПЧ с широким динамическим диапазоном от Analog Devices

Компания Analog Devices анонсировала выпуск новых усилителей промежуточной частоты (УПЧ) ADL5535 и ADL5536. Это универсальные усилители с широким динамическим диапазоном с лучшей в своем классе линейностью и низким уровнем шума. Усилители имеют широкую полосу рабочих частот 20 МГц…1 ГГц и идеально подходят для таких широкополосных приложений как: – усилители кабельных сетей телевидения; – измерительное оборудование; – радиопередающие и приемные системы связи различного назначения.

ADL5535 имеет фиксированное усиление 15 дБм с плоской характеристикой во всем диапазоне рабочих частот. Коэффициент шума составляет всего 3,3 дБ, а точка интермодуляции третьего порядка по выходу составляет 47,6 дБм на частоте 190 МГц.

ADL5536 также имеет плоскую характеристику усиления во всей полосе рабочих частот и обеспечивает усиление 20 дБм. Коэффициент шума составляет всего 2,8 дБ, а точка интермодуляции третьего порядка по выходу достигает значения 46,5 дБм на частоте 380 МГц. Вход и выход обоих усилителей имеет встроенное согласующее сопротивление 50 Ом, что позволяет исключить внешние согласующие элементы. Для работы в составе схемы требуются всего несколько конденсаторов и дроссель в цепи питания. Микросхемы стабильны во всем диапазоне рабочих температур, напряжения питания, имеют защиту от воздействия статического электричества до 1 кВ. Номинальное напряжение питания усилителей составляет 5 В, а ток потребления достигает значений всего 97 и 100 мА. Микросхемы выпускаются в корпусе SOT-89 для работы в диапазоне температур –40…85°С. Микросхемы доступны в образцах. Серийное производство запланировано весной 2010 г. Предлагаются отладочные платы ADL5535-EVALZ. Analog Devices Inc. www.analog.com

Дополнительная информация: см. «Элтех», ЗАО

АЦП/ЦАП

Многоканальные микроминиатюрные АЦП от Analog Devices

Компания Analog Devices Inc. приступила

к серийному выпуску микроминиатюрных АЦП AD7991, AD7995, AD7999. Микросхемы представляют собой 12/10/8-разрядные маломощные АЦП последовательного приближения со временем преобразования 1 мкс. Встроенный мультиплексор позволяет подавать 4 различных внешних сигнала на усилитель выборки/хранения с частотами до 14 МГц. Микросхемы AD7991 и AD7995 выпускаются в двух версиях с различными адресами (AD7999 в одной версии) с интерфейсом I2C, что позволяет подключать две микросхемы к одной шине. Когда используются все четыре входа, напряжение питания аналоговой части микросхемы используется как опорное. Внешний источник опорного напряжения рекомендуется подключать к входам 3 и 4. Напряжение питания микросхем составляет 2,7…5,5 В. Основные области применения: портативная и стационарная измерительная техника, медицинская техника, системы сбора данных. Основные особенности: – четыре канала (три с внешним источником опорного напряжения); – I2C-интерфейс; – автоматический переход в «спящий» режим; – возможность использования напряжения питания как опорного; – корпус 8-SOT-23 (−40…125°C). Микросхемы доступны как в образцах, так и для серийного производства.

Analog Devices Inc. www.analog.com

Дополнительная информация: см. «Элтех», ЗАО

БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ

Новый миниатюрный GSM/GPRSмодуль от Simcom

Компания Simcom — известный китайский разработчик беспроводных GSM/GPRS/EDGE модулей — представляет новый ультракомпактный и надежный беспроводной модуль SIM900.

SIM900 — это 4-диапазонный GSM/GPRS-модуль, первый представитель нового семейства беспроводных модулей на базе процессора ARM926EJ-S. По сравнению с существующими GSM-модулями на базе процессора ARM7, SIM900 обладает удвоенной производительностью и на 40% меньшим энергопотреблением в «спящем» режиме. Благодаря миниатюрному размеру модуля — всего 24×24×3 мм — и промышленному исполнению он является идеальным решением для большинства М2Мприменений, особенно тех, где важны миниатюрные размеры. Основные особенности: – четыре диапазона GSM 850/900/1800/1900 МГц; – класс передачи данных GPRS multi-slot class 10/8; – соответствие стандарту GSM фазы 2/2+; – класс мощности 4 (2 Вт в диапазонах 850/900 МГц); – класс мощности 1 (1 Вт в диапазонах 1800/1900 МГц); – размеры: 24×24×3 мм;

Электронные компоненты №1 2010

77

– масса: 7 г; – управление AT-командами (GSM 07.07 ,07.05 и фирменные AT-команды Simcom); – встроенный стек TCP/IP; – напряжение питания 3,4…4,5 В; – температурный диапазон: –30…80°C.

Микросхема содержит встроенный 25-разрядный делитель частоты, позволяющий получать сетку частот с шагом менее 1 Гц, малошумящий цифровой частотно-фазовый детектор, прецизионную схему подкачки заряда и программируемый делитель опорной частоты.

Simcom www.sim.com

Дополнительная информация: см. «Макро Групп», ЗАО

ГЕНЕРАТОРЫ И СИНТЕЗАТОРЫ СИГНАЛОВ

Компания RF Microdevices расширяет линейку монолитных ГУНов

Компания RF Microdevices (RFMD) — известный мировой разработчик и производитель высокочастотных полупроводниковых компонентов — объявила о расширении линейки генераторов ВЧ-сигнала, управляемых напряжением, выполненных по монолитной интегральной технологии GaAs InGaP HBT. Как известно, RFMD уже имеет в своей линейке серию гибридных ГУНов и синтезаторов с чрезвычайно низкими фазовыми шумами, доставшуюся по наследству от компании UMC после ее приобретения. Новые микросхемы дополняют стартовавшего ранее «первенца» серии — модель RFVC1800 — в принципиально новом для производителя направлении MMIC VCOs. Все микросхемы выполнены в недорогих корпусах QFN 4×4 мм с малым уровнем паразитных шумов. Основные характеристики приведены в таблице. Частотный Уровень выход- Напря- Подавление Подавление Позиция диапазон, ной мощности, жение второй гар- третьей гарГГц дБм питания, В моники, дБ моники, дБ

78

RFVC1821 4,45…5,0

3,5

–7

–22

RFVC1822

5,0…5,5

3

–10

–39

RFVC1823 6,1…6,75

2

–7

–35

–21

–33

–25

–35

–22

–27

RFVC1824

7,2…8,0

RFVC1825

7,8…8,7

RFVC1829

6,8…7,4

5 7

3

Основные области применения: – радары широкого спектра применения; – метрология; – широкополосные системы связи «точка-точка»; – тестовое оборудование. В ближайшее время RFMD планирует расширять данную линейку за счет покрытия новых диапазонов частот и одновременно повышать степень интеграции уже существующих в серии микросхем путем добавления на кристалл дополнительных усилителей.

RF Microdevices www.rfmd.com

Дополнительная информация: см. «Макро Групп», ЗАО Синтезатор частоты с ФАПЧ и прямой модуляцией сигнала от Analog Devices

Компания Analog Devices Inc. предлагает ADF4158 — новый синтезатор частоты с ФАПЧ и дробным коэффициентом деления с возможностью прямой модуляции сигнала в диапазоне частот до 6 ГГц.

WWW.ELCP.RU

Синтезатор может производить частотную или фазовую модуляцию сигнала, а также однократное и постоянное качание по частоте по пилообразному или треугольному закону. Управление и контроль работы микросхемы осуществляется по шине SPI. Основное назначение синтезатора — измерительное оборудование, а также радары на основе непрерывного ЧМ-сигнала для определения скорости и расстояния до цели (автомобильные радары). Краткие основные характеристики: – диапазон рабочих частот: 0,5…6,0 ГГц; – частота опорного сигнала: 10…250 МГц; – нормализованный фазовый шум: –207 дБн ; – фазовый шум: –87 дБн (на частоте 5800 МГц, fREFIN = 100 МГц; fPFD = 25 МГц; foffset = 2 кГц; N = 232; loop bandwidth = 20 кГц); – напряжение питания: 2,7…3,3 В; – ток потребления: 32 мА (макс.); – диапазон рабочих температур: –40…125°С (ADF4158YCPZ); – тип корпуса: 24-LFCSP. Микросхемы доступны в образцах. Серийное производство запланировано на II кв. 2010 г.

Analog Devices Inc. www.analog.com

Дополнительная информация: см. «Элтех», ЗАО

ДАТЧИКИ Новый демонстрационный набор от Microchip для создания сенсорных интерфейсов на индуктивных датчиках

Компания Microchip анонсировала демонстрационный набор PICDEM™ Inductive Touch Development Kit (DM183027), который предназначен для упрощения разработки индуктивных сенсорных интерфейсов на базе 8-, 16- и 32-разрядных PIC®микроконтроллеров и цифровых сигнальных контроллеров dsPIC®. Набор представляет собой полностью законченное решение для сенсорного интерфейса на индуктивных датчиках с металлической передней панелью и тесненными кнопками. В состав набора также входят полный исходный код, схемотехника и утилита для диагностики и оценки возможностей данного решения. Демонстрационный набор доступен для заказов. Индуктивные сенсоры позволяют обрабатывать касания через лицевую панель из пластика, стали, алюминия, что

позволяет реализовать полностью герметичное устройство, которое может работать в контакте с водой и допускает работу в перчатках. Наиболее востребованы индуктивные сенсорные интерфейсы на рынке бытовой электроники за счет использования стальной лицевой панели, в промышленности за счет высокой надежности и в автомобильных приложениях за счет эстетических качеств технологии и возможности снижения вероятности случайных ложных срабатываний. Набор PICDEM Inductive Touch Development Kit дополнил сенсорные решения mTouch™, включающие емкостные и аналоговые резистивные интерфейсы. Более подробную информацию см. на сайте Microchip в специальном разделе Online Touch Sensing Design Center или www.microchip.com/ get/40108537650463.

Microchip Technology www.microchip.com

Дополнительная информация: см. Microchip Technology

КВАРЦЕВЫЕ ПРИБОРЫ СТАБИЛИЗАЦИИ ЧАСТОТЫ

Новая серия кварцевых генераторов Rakon для GPS/ГЛОНАСС-приложений

Компания Rakon — один из ведущих мировых разработчиков кварцевых генераторов — приступила к серийному производству новой серии кварцевых генераторов I(V) T2200MT с выделенным аналоговым температурным сенсором. Микросхемы имеют аналоговую схему термокомпенсации, а также вывод на корпусе с напряжением, пропорциональным температуре кристалла. Кроме этого, серия IT2200MT снабжена функцией Power Down для эффективного управления питанием. Использование выделенного температурного сенсора и внешнего вывода аналогового напряжения обеспечивает более оперативный контроль температуры кварца. Возможность вносить коррекцию частоты на основе показания сенсора минимизирует ошибку ее установки в зависимости от температуры до уровня ±0,15 ppm. Это позволяет использовать микросхему в персональных навигационных устройствах PND в условиях быстро изменяющейся температуры окружающей среды, например при переносе устройства из помещения либо автомобиля на улицу. В данном случае температурный вывод позволяет, помимо уже встроенной схемы термокомпенсации, вводить коррекцию частоты генератора внешней цепью приемника. Основные характеристики: – диапазон частот, реализуемых на данном генераторе: 10...40 МГц; – электрическая подстройка частоты: ±1,0 ppm; – рабочий температурный диапазон: –40…85˚C; – размер корпуса: 2,5×2,0×0,9 мм; – напряжение питания: 2,7…3,3 В; – диапазон напряжения вывода температурного сенсора: 0,75…0,85 В. В планах компании Rakon на 2010 г. разработка кварцевого генератора с цифровым температурным выводом, который должен значительно упростить интерфейс генератора с GPS/ГЛОНАСС-чипом.

Rakon www.rakon.com

Дополнительная информация: см. «Макро Групп», ЗАО

ОПТОЭЛЕК ТРОНИКА Мощные светодиоды Everlight серии ELAC с питанием от сети переменного тока

При разработке и внедрении светодиодных световых приборов зачастую приходится решать задачи энергообеспечения мощных светодиодов, в подавляющем большинстве случаев работающих от источников питания постоянного тока. Спектр вопросов, требующих технически грамотного решения при этом, весьма широк — от выбора оптимального блока питания до разработки собственного стабилизированного источника на базе специализированных драйверов. Новый класс продукции компании Everlight — мощные светодиоды серии ELAC — призван упростить решение этих задач. Светодиоды серии ELAC питаются напрямую от переменного тока напряжением 220 или 110 В. Типовая мощность светодиодов составляет 1…4 Вт, что в сочетании с компактным планарным корпусом позволяет создавать малогабаритные сверхъяркие источники света, идеально подходящие для внешнего и внутреннего архитектурного освещения, декоративной, сценической и ландшафтной подсветки. Мощные светодиоды данной серии найдут применение во многих других светодиодных решениях, требующих эффективного использования стандартной сети переменного тока.

Everlight Electonics www.everlight-electronics.ru

Дополнительная информация: см. «Политекс», ООО Новое поколение сверхъярких светодиодов Everlight серии 45-21

Компания Everlight представила новое поколение сверхъярких светодиодов серии 45-21, которые обеспечивают передовые технические характеристики для светодиодных систем в своем классе. Светодиоды серии 45-21 сочетают такие характеристики как компактность, мощность и однородность свечения, что позволяет с успехом использовать их в перспективных разработках новых поколений световых решений. При компактных габаритах SMD-корпуса (3×2×1,3 мм) и малой потребляемой мощности в 110 мВт светодиоды обеспечивают до 2850 мкд светового потока. Рабочий температурный диапазон –40…85°С и герметичная виброустойчивая конструкция позволяют применять светодиоды серии 45-21 в весьма широком спектре приложений. Широкий угол свечения и низковольтное питание светодиодов идеально подходят для их использования в сверхкомпактных световых источниках, LCD-подсветке и мобильных приложениях.

Everlight Electonics www.everlight-electronics.ru

Дополнительная информация: см. «Политекс», ООО

Драйвер светодиодов Macroblock c питанием от сети переменного тока

Типовой задачей энергообеспечения светодиодных приборов является создание стабилизированного источ-

Электронные компоненты №1 2010

79

ника тока с входным питанием от однофазной сети. Для этого компанией Macroblock разработан драйвер MBI6901, представляющий собой компактную микросхему, которая позволяет при использовании минимального числа внешних компонентов создать достаточно мощный и компактный бестрансформаторный блок питания. Широкий диапазон питания 85…265 В делает прибор устойчивым к перепадам входного напряжения, а выходной ток до 1 A обеспечивает бесперебойную работу самых мощных светодиодов и модулей в широком диапазоне температур –40…85°С. Точная и быстрая стабилизация выходного тока гарантирует оптимальный рабочий режим эксплуатации световых источников, продлевая их срок службы. Драйвер MBI6901 содержит встроенные схемы защиты по обрыву цепи и контроля рабочего напряжения и температуры, что, в сочетании с другими параметрами, позволяет рассматривать этот прибор как оптимальное решение для широкого класса задач надежного энергообеспечения светодиодных систем освещения.

Macroblock Inc. www.macroblock.ru

Дополнительная информация: см. «Политекс», ООО

ЭЛЕК ТРОПРИВОД Новые отладочные платы для разработки систем управления двигателями от Microchip

80

Компания Microchip анонсировала две новые недорогие отладочные системы для управления двигателями. Обе платы построены на базе цифровых сигнальных контроллеров dsPIC33F семейства MC, обладающего рядом дополнительных возможностей для управления двигателями. Также Microchip предоставляет три бесплатных документа с методическими указаниями по созданию максимально эффективных систем управления двигателями. Плата dsPICDEM MCHV Development System — единственная в отрасли, позволяющая быстро оценить и спроектировать высоковольтные системы с обратной связью с использованием асинхронных двигателей переменного тока (ACIM), бесщеточных двигателей (BLDC) или синхронных двигателей на постоянных магнитах (PMSM). На плате интегрирован внутрисхемный отладчик, что позволяет ознакомиться и начать работать с контроллерами моторного семейства dsPIC33 без отдельного внутрисхемного отладчика. Плата dsPICDEM MCSM Development Board — наиболее доступное средство для изучения основных принципов работы с униполярными и двухполюсными шаговыми двигателями. Данная плата позволяет быстро освоить как простое управление двигателями без обратной связи, так и с обратной связью по току на базе моторного семейства контроллеров dsPIC33. Данное отладочное средство также снабжается наглядным графическим интерфейсом для диагностики и более точной настройки функций управления двигателями. С помощью методических указаний, ПО с открытым исходным кодом, бесплатной среды разработки MPLAB® IDE, включающей интерфейс управления и мониторинга данными (DMCI), инженеры могут быстро подобрать и оценить оптимальные параметры для построения системы управления различных типов двигателей. Также Microchip предлагает бесплатные программную библиотеку высокоэффективного векторного управления (FOC) и библиотеку для управления шаговыми двигателями для построения

WWW.ELCP.RU

экологически безопасных и высокоскоростных систем управления двигателями.

Microchip Technology www.microchip.com

Дополнительная информация: см. Microchip Technology

ТЕЛЕКОМ И МУЛЬТИМЕДИА Новейший гибридный усилитель мощности от RF Microdevices

Компания RF Microdevices (RFMD) – крупнейший мировой производитель радиочастотных и микроволновых компонентов — представляет гибридный удвоитель мощности D10040230PL1. Усилитель мощности D10040230PL1 объединяет в себе кристаллы на основе GaAs и GaN pHEMT и обладает прекрасными выходными характеристиками, работая в частотном диапазоне 45…1000 МГц. Особенности микросхемы: высокие параметры линейности, низкие значения затухания и уровня шума, высокая надежность. Основные особенности: – коэффициент усиления 22,5 дБ на частоте 1 ГГц; – потребляемый ток снижен на 20% по сравнению со стандартными GaAs-модулями удвоителя мощности — до 450 мА; – высокая линейность; – входное и выходное сопротивление 75 Ом, не требуются согласующие цепи; – низкие нелинейные искажения; – технология GaN, обеспечивающая надежность при предельных режимах работы; – низкий уровень шума: 4 дБ в диапазоне 50…1000 МГц; – высокая стабильность при любых оконечных устройствах; – корпус SOT-115J, стандартный для усилительных устройств CATV. Применение: устройства усиления в системах абонентского телевидения 45…1000 МГц.

RF Microdevices www.rfmd.com

Дополнительная информация: см. «Макро Групп», ЗАО

«Макро Групп», ЗАО 196105, С.-Петербург, ул. Свеаборгская, 12 Тел.: +7 (812) 370-6070 Факс: +7 (812) 370-5030 sales@macrogroup.ru, support@macrogroup.ru www.macrogroup.ru «Политекс», ООО 123308, Москва, Хорошевское ш., 43-В Тел./факс: (495) 755-91-15 box@radiodetali.ru www.radiodetali. ru «Элтех», ООО 198035, С.- Петербург, ул. Двинская, 10, к. 6А Тел.: +7 (812) 635-50-60 Факс: +7 (812) 635-50-70 info@eltech.spb.ru www.eltech.spb.ru Microchip Technology Тел.: +7 (812) 325-5115 sale@gamma.spb.ru www.microchip.com

3 июня 2010 г.

П Е Р Е Д А Ч А

Д А Н Н Ы Х

ПЕРВАЯ ВСЕРОССИЙСКАЯ КОНФЕРЕНЦИЯ

УЧАС ТНИКИ:

руководители отделов разработки, инженеры, ведущие разработчики. КО М П А Н И И :

• производители компонентов и разработчики решений для мультимедиа и телекома, сетей и интерфейсов, беспроводных технологий; • контрактные разработчики.

П Р Е Д В А Р И Т Е Л Ь Н А Я П Р О Г РА М М А КО Н Ф Е Р Е Н Ц И И 09:00—10:00

Регистрация участников. Приветственный чай/кофе. Работа выставки.

10:00—13:00 П Л Е Н А Р Н А Я Ч АС Т Ь

• мировой рынок программно-аппаратных средств мультимедиа и телекома; • мировой рынок компонентов и решений для беспроводных технологий: продукция компаний – мировых лидеров; • стандарты МЭК для промышленных сетей; • построение абонентских сетей; • обзор современных беспроводных технологий; • тенденции развития мультимедиа и телекома; • опыт разработки навигационной аппаратуры ГЛОНАСС. Перспективы развития.

13:00 —14:00

Обед. Работа выставки 14:00 – 18:00 РА Б О ТА С Е К Ц И Й

I.

Телеком и мультимедиа (разработчикам оборудования связи, оборудования приема цифрового телевидения, мультимедиа, гаджетов).

II. Беспроводные технологии (разработчикам беспроводных модулей и систем, в том числе ГЛОНАСС).

III. Сети и интерфейсы (разработчикам модулей и компонентов проводных и беспроводных сетей, в том числе промышленных сетей).

18:00

Фуршет Производителям, поставщикам компонентов и интеграторам мы предлагаем представить свою продукцию, новые технологии, возможности и планы их компаний.

За более подробной информацией обращайтесь в оргкомитет Форума. Тел./факс: (495) 741-7701, доб. 2233; 741-7702 Контактное лицо: Динара Бараева E-mail: conf@ecomp.ru