ЭК1 2011

содержание

№1/2011 6 Синергия как стратегия?

32 Брайан Моейр Много… что? В поисках нового термина

9 «Силовая электроника и энергетика-2010»: все новации

35 Джефф Гаррисон Коллективное проектирование FPGA

РАЗРАБОТКА И КОНСТРУИРОВАНИЕ 11 Владимир Бродин, Сергей Чернов Программирование микроконтроллеров STM32 в среде Eclipse/GCC 20 Дон Тьюит Как обеспечить соответствие стандартам по электробезопасности и ЭМС

ПЛИС, СБИС И СНК 23 Илья Петров Программируемые СнК преодолевают ограничения ASIC и МК 27 Боб Фростхолм Приоткрывая тайны аналоговых и аналогоцифровых ASIC

38 Айво Болсенс Ключ к использованию ресурсов FPGA 40 Стив Родди 10 причин перехода на конфигурируемые процессорные ядра 43 Илья Тарасов Перспективы использования FPGA Xilinx 7-й серии в системах связи и ЦОС 46 Сухел Дханани DSP ускоряет разработку систем на базе DSP+FPGA 49 Марти Хауфф Нишевые FPGA против передовых

СЕТИ И ИНТЕРФЕЙСЫ 51 Риши Васуки Человеко-машинный интерфейс. Рекомендации Microchip

журнал для разработчиков

РЫНОК

Руководитель направления «Разработка электроники» и главный редактор Леонид Чанов; ответственный секретарь Марина Грачёва; редакторы: Елизавета Воронина; Виктор Ежов; Екатерина Самкова; Владимир Фомичёв; Леонид Чанов; редакционная коллегия: Валерий Григорьев; Борис Рудяк; Владимир Фомичёв; Леонид Чанов; реклама: Антон Денисов; Ольга Дорофеева; Елена Живова; распространение и подписка: Марина Панова, Василий Рябишников; вёрстка, дизайн: Александр Житник; Михаил Павлюк; директор издательства: Михаил Симаков Адрес издательства: Москва,115114, ул. Дербеневская, д. 1, п/я 35 тел.: (495) 741-7701; факс: (495) 741-7702; эл. почта: info@elcp.ru, www.elcp.ru ПРЕДСТАВИТЕЛЬСТВА: Мир электроники (Самара): 443080, г. Самара, ул. Революционная, 70, литер 1; тел./факс: (846) 267-3139, 267-3140; е-mail: info@eworld.ru, www.eworld.ru. Радиоэлектроника: 620107, г. Екатеринбург, ул. Гражданская, д. 2, тел./факс: (343) 370-33-84, 370-21-69, 370-19-99; е-mail: info@radioel.ru, www.radioel.ru. ЭЛКОМ (Ижевск): г. Ижевск, ул. Ленина, 38, офис 16, тел./факс: (3412) 78-27-52, е-mail: office@elcom.udmlink.ru, www.elcompany.ru. ЭЛКОТЕЛ (Новосибирск): г. Новосибирск, м/р-н Горский, 61; тел./факс: (3832) 51-56-99, 59-93-31; е-mail: info@elcotel.ru, www.elcotel.ru. Издательство «Электроника инфо» (Минск): 220015, г. Минск, прз. Пушкина, 29 Б; тел./факс: +375 (17) 251-6735; е-mail: electro@bek.open.by, electronica.nsys.by.

IMRAD (Киев): 03113, г. Киев, ул. Шутова, д. 9, оф. 211; тел./факс: +380 (44) 495-2113, 495-2110, 495-2109; е-mail: imrad@tex.kiev.ua, www.imrad.kiev.ua Журнал включен в Реферативный журнал и Базы данных ВНИТИ. Сведения о журнале ежегодно публикуются в международной справочной системе по периодическим и продолжающимся изданиям «Ulrich’s Periodicals Directory». Использование материалов возможно только с согласия редакции. При перепечатке материалов ссылка на журнал «Электронные компоненты» обязательна. Ответственность за достоверность информации в рекламных объявлениях несут рекламодатели. Индекс для России и стран СНГ по каталогу агентства «Роспечать» — 47298, индекс для России и стран СНГ по объединенному каталогу «Пресса России. Российские и зарубежные газеты и журналы» — 39459. Свободная цена. Издание зарегистрировано в Комитете РФ по печати. ПИ №77-17143. Подписано в печать 07.01.2011 г. Учредитель: ООО «ИД Электроника». Тираж 3000 экз. Изготовлено ООО «Стратим». 152919, г. Рыбинск, Ярославская обл., ул. Волочаевская, д. 13..

Электронные компоненты

www. elcp.ru

ИСТОЧНИКИ ПИТАНИЯ 53 Патрик Ла Февр Цифровое управление: преимущества неоспоримы

74 Том Вильямс Соперничество между Intel и ARM накаляется

СТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

ЭНЕРГОСБЕРЕЖЕНИЕ И УЧЕТ РАСХОДА РЕСУРСОВ

76 Павел Максимов Память на фазовых переходах: проблемы и перспективы

56 Милен Стефанов Высокопроизводительный беспроводной интерфейс WMBus для интеллектуальных счетчиков

78 Леонид Авгуль, Борис Иванов, Виктор Кряжев, Сергей Курносенко, Сергей Терешко Микросхема 5861ВТ1У специализированного контроллера программирования ЭСППЗУ

АНАЛОГОВЫЕ КОМПОНЕНТЫ СОДЕРЖАНИЕ

4

63 Гарри Холт Операционный усилитель: одиночный, сдвоенный или счетверенный?

ПОСЛЕ РАБОТЫ 85 Фалько Билз Тепло в доме

АЦП И ЦАП 68 Эндрю Сиска, Менг Хе АЦП: спор архитектур с точки зрения энергоэффективности

МИКРОКОНТРОЛЛЕРЫ И DSP 70 Звездное семейство микроконтроллеров Stellaris

WWW.ELCOMDESIGN.RU

86 Хуан Кантон Адаптер USB RS485/RS232

87

НОВЫЕ КОМПОНЕНТЫ НА РОССИЙСКОМ РЫНКЕ

contents # 1 / 2 0 1 1 E LEC TRO N I C COM PO N E NT S #1 2011 MARKET

POWER SUPPLIES

6 A Synergy as a Strategy?

53 Patrick Le Fevre Digital Power Techniques Threaten Analog PowerSupply Obsolescence

9 Power Electronics and Energetics-2010 Show: All Innovations 10 MARKET EVENTS

ENERGY SAVING DESIGN AND DEVELOPMENT

56 Milen Stefanov Implementing Low-cost, High-Performance WMBus RF Interface for Smart Meters

11 Vladimir Brodin and Sergey Chernov Programming STM32 MCUs in Eclipse/GCC

FPGA, VLSIC AND SoC 23 Ilya Petrov Bridging the Gap Between Custom ASICs and ARMbased MCUs 27 Bob Frostholm Demystifying Analog & Mixed-Signal ASICs 32 Bryon Moyer Multi-… what? In Search of a New Buzzword

ANALOG 63 Harry Holt Op Amps: To Dual or Not to Dual?

ADC AND DAC 68 Andrew Siska and Meng He “Golden Gloves” ADC Match, Round 2: SAR vs. Sigmadelta & Efficiency

MCU AND DSP 70 Star Family of Stellaris MCUs. Interview 74 Tom Williams Intended or Not, Intel and ARM Appear More Directly Competitive

35 Jeff Garrison What! How Big Did You Say that FPGA Is? (Team-design for FPGAs) 38 Ivo Bolsens Three Keys to Unleashing the Full Horsepower of the FPGA

STANDARD IC AND MEMORY 76 Pavel Maximov Phase Change Memory: Development Progress

40 Steve Roddy 10 Reasons to Customize a Processor Core

78 Leonid Avgul, Boris Ivanov, Victor Krayzhev, Sergey Kurnosenko and Sergey Tereshko 5861ВТ1U IC Custom Programming Controller for EEPROM

43 Ilya Tarasov Prospects of Xilinx 7 Series FPGAs in Communications and Digital Signal Processing 46 Suhel Dhanani DSP Options to Accelerate Your DSP+FPGA Design

AT LEISURE 85 Falko Bilz Warm Home

49 Marty Hauff The “Long Tail” of FPGAs

86 Juan Canton USB RS485/RS232 Adaptor

NETWORKS AND INTERFACES 51 Rishi Vasuki Human Machine Interface. Recommendations from Microchip

87

NEW COMPONENTS IN THE RUSSIAN MARKET Электронные компоненты №1 2011

5 СОДЕРЖАНИЕ

20 Don Tuite Conforming with Worldwide Safety and EMC/EMI Standards

СИНЕРГИЯ КАК СТРАТЕГИЯ? Еще несколько лет назад все было просто и понятно: дистрибьютор продавал, разработчик разрабатывал, производитель производил… Но как-то незаметно привычный порядок вещей нарушился. Уже никого не удивляет, если компания-разработчик занимается дистрибуцией, а дистрибьютор создает контрактное производство. И все же петербургская дистрибьюторская компания «Макро Групп» выделяется из этого ряда. Помимо дистрибуции и контрактного производства компания осуществляет инжиниринговую деятельность (в её портфеле немало разработок). Совместно с Электротехническим университетом «Макро Групп» основала научно-технический центр и, наконец, недавно открыла лабораторию MGLab по работе с продукцией Xilinx. Согласитесь, столь разносторонняя деятельность — достойный повод для подробного рассказа о компании. Мы уверены, что интервью с Дмитрием Велеславовым, председателем совета директоров «Макро Групп», будет интересно нашим читателям.

РЫНОК

6

— Дмитрий Александрович, для начала расскажите, пожалуйста, об истории создании компании «Макро Групп».

— Историю компании «Макро Групп» можно условно разделить на два периода: с 1994 по 2001 гг. и с 2001 г. по настоящее время. Первый период — это работа в качестве представительства иностранных компаний, сначала — британской Macro Group, а затем американской Avnet. А в 2001 г. «Макро» стала независимой компанией и стратегию развития пришлось формулировать практически с нуля. Как сейчас видно, решения развивать прямые дистрибьюторские линейки в определенных сегментах, а также работать на рынке гособоронзаказа оказались верными. Кстати, статус «второго поставщика» мы получили одними из первых, уже в 2002 г. Назову основные направления компании: – дистрибуция. Мы продолжаем развивать это направление и за счет новых вендоров, и за счет выхода на новые рынки, и за счет комплексности услуги. Помимо электронных компонентов мы начали развивать поставку материалов для их производства, например, нитрид-галлиевых пластин для СВЧ-электроники; – контрактное производство; – полупроводниковая светотехника; – инжиниринговые услуги. Структура компании во многом похожа на структуру других ведущих дистрибьюторов на нашем рынке. Отмечу только, что у нас есть свой ноу-хау — отдел развития целевых клиентских групп. Он призван вести комплексную работу с ключевыми клиентами в важных для нас сегментах рынка, под которые сформирован конкурентоспособный продуктовый портфель.

WWW.ELCOMDESIGN.RU

Другая важная структурная составляющая — наличие собственных представительств. «Макро групп» имеет сегодня пять офисов: в Москве, Чебоксарах, Ростове-на-Дону, Екатеринбурге и Новосибирске.

— Какому из названных Вами направлений уделяется наибольшее внимание? Можно ли сказать, к примеру, что дистрибьюторский бизнес хорошо отлажен и уже не требует пристального внимания, а контрактное производство только развивается и потому нуждается в повышенном внимании?

— Поставка электронных компонентов — это та составляющая, которая всегда требует активного внимания. Во-первых, конкуренция серьезная, во-вторых, невозможно создать идеально отлаженную машину и успокоиться на этом. Рынок очень динамичен и требует постоянной вовлеченности в процесс. Тот, кто думает, что можно заключить пару-тройку франчайзинговых соглашений с вендорами и почивать на лаврах, глубоко ошибается. Постоянно меняется расклад сил, происходят слияния и поглощения, меняются условия дистрибьюторских контрактов, появляются новые игроки и новые сегменты рынка… Но с другой стороны, «Макро Групп» сегодня сосредоточена на развитии новых направлений. В первую очередь, это именно контрактное производство. В ближайшее время мы запустим собственную линию поверхностного монтажа. В этом направлении ведутся серьезные работы. Вторым направлением, важным для нас и остро востребованным, является открытие сети технических лабораторий MGLab. — Если говорить о дистрибьюторской деятельности, то планируете ли Вы расширение списка вендоров?

Если планируете, то какими соображениями руководствуетесь?

— Мы каждый год прибавляем к своему портфелю несколько новых линеек. Руководствуемся вопросами емкости рынка для конкретного товара, заинтересованностью вендора российским рынком, степенью полноты нашего продуктового портфеля, а также комплексностью поддержки наших заказчиков.

— Какова была основная мотивация для создания контрактного производства?

— Наличие неудовлетворенного спроса и собственные возможности «Макро Групп». Всё чаще наши заказчики стали прибегать к услугам контрактных производств, даже имея собственные производственные мощности. Другая причина — возникают компании, которые все заказы принципиально размещают на контрактной основе. Ещё можно назвать желание попробовать себя на рынке ODM. Смысл этой концепции в том, что мы вместе со своими заказчиками встраиваемся в единую цепочку. Предлагаем услуги разработки и сборки под брендом заказчика. Как пример, планируем собирать оптические модули и источники питания собственной разработки для таких массовых рынков как полупроводниковая светотехника.

— Контрактное производство и дистрибуция — очень разные виды деятельности. Это два разных бизнеса или скорее два подразделения компании?

— Это разные виды деятельности, но они дополняют друг друга. Мы начали развивать контрактное производство как дополнительный сервис. И сегодня, скорее, это направление в рамках общей структуры. В

— Пока у вас в рамках контрактного производства осуществляется только монтаж печатных плат. Планируете ли Вы в дальнейшем производить конечные изделия, для чего потребуются механообработка, производство корпусных деталей и т.д.?

— В краткосрочной перспективе таких планов нет. Скорее, интересно развитие более технологичных производственных процессов. Например, корпусирование светодиодных кристал лов и бескорпусных СВЧ-ком понентов…

— Сегодня уже несколько российских компаний-дистрибуторов организовали контрактное производство. Как Вы думаете, это тенденция или частные случаи?

— Это напрямую зависит от стратегии развития той или иной компании.

— Можно ли в каких-нибудь относительных единицах оценить прибыльность производственной и дистрибьюторской деятельности вашей компании?

— Можно утверждать, что по таким параметрам как выручка на сотрудника и добавленная стоимость контрактное производство превосходит линейную дистрибуцию. При этом речь идёт не о давальческом сырье.

— В чём заключается инжиниринговая деятельность компании?

— Инжиниринговые услуги заключаются в разработке устройств разной степени сложности по ТЗ заказчика. Для этих целей мы установили партнёрские отношения с R&D-центрами. Если же это технически не очень сложные устройства, то мы выполняем заказ силами штатных либо внештатных инженеров-разработчиков. Они принимают участие на всех этапах, начиная с согласования ТЗ. Квалификация инженеров позволяет подбирать компоненты, разводить топологию платы, писать софт.

— Какие виды деятельности осуществляются в новом для компании направлении полупроводниковой светотехники?

— Поставка компонентов, инжиниринг, контрактное производство, тех-

ническая поддержка. Я уже говорил, что мы предлагаем не только поставки светодиодов, но и разработку, и изготовление оптических модулей, источников питания под светодиодные светильники, а также услуги по тепловому расчёту проектируемых светодиодных ламп, их сертификацию, услуги по климатическим испытаниям источников питания.

— Глобализация, похоже, неотвратима. На российский рынок уже пришли глобальные дистрибьюторы и контрактные производители. Каким Вы видите взаимодействие российских контрактных производителей и дистрибьюторов с глобальными компаниями?

— На мой взгляд, любому глобальному поставщику или производителю необходим партнёр, который решал бы вопросы на локальном рынке. Мы все прекрасно знаем, что их достаточно много и они непростые. Не говоря уже о масштабах страны. Поэтому партнёры в России у таких компаний всё равно будут.

— Как Вы считаете, был ли экономический кризис на руку российским компаниям, работающим на рынке электроники?

— Кризис — это очищение. Возможность избавиться от неэффективных направлений и сотрудников, оптимизировать затраты и пересмотреть стратегию развития. Кто и как этим воспользуется, зависит от управленческой команды, видения и удачи.

— Какой смысл Вы вкладываете в понятие «российская электроника»? Например, завод по сборке телевизоров Samsung можно назвать российским производителем?

— Мы уже говорили о глобализации. Я считаю, очень хорошо, что в России есть заводы крупных мировых производителей электроники. От этого нам никуда не деться. В конечном счете выигрывает потребитель. А что касается термина «российская электроника», то, безусловно, мне как гражданину своей страны хочется, чтобы в России был полный производственный цикл: от разработки, программирования до производства всех комплектующих конкретных изделий. При этом, обратите внимание, в России сегодня есть компании, которые пишут софт для ведущих мировых производителей — Nokia, Motorola, Siemens и др. Но нет культуры производства. Вот в чём мы здорово отстаем. Пусть Samsung и Philips открывают здесь свои сборочные производства, так мы быстрее сами научимся что-то создавать. Если ещё будет принято реше-

ние о постепенной локализации этих производств, то и статус российского производителя для них будет вполне оправдан.

— Насколько эффективны, на Ваш взгляд, меры государства по развитию российского рынка электроники? Можно ли улучшить положение дел за счёт частных, а не государственных инвестиций?

— Считаю, что государство может делать значительно больше для развития отечественной отрасли электроники. И это не только инвестиции. Необходимо стимулировать экспортно-ориентированные производства, создавать налоговые льготы и упрощать таможенные процедуры для тех, кто экспортирует продукцию с высокой добавленной стоимостью, в основе которой используются перспективные отечественные технологии. В отношении частных инвестиций рецепт простой: нужно улучшить инвестиционный климат в стране, но не полумерами, а кардинально. Так, чтобы было выгодно вкладываться в производство электроники, тогда и инвестиции сами придут.

— Ведёт ли «Макро Групп» исследовательские работы, в том числе те, результаты которых пригодятся через 2—3 года и более?

— Могу сказать, что у нас есть один долгосрочный, совместный с «Роснано», проект в области импортозамещения. Это на 100% исследовательский проект, который при положительном результате может быть успешно коммерциализован. Заявка уже прошла техническую экспертизу и принята к рассмотрению.

— Как вы решаете кадровую проблему?

— Мы работаем со специализированными кадровыми агентствами, а также сотрудничаем с несколькими техническими вузами СанктПетербурга. Создавая лаборатории и центры, мы частично решаем для себя проблему подбора квалифицированных кадров.

— Видимо, отчасти с этой же целью был создан и научно-технический центр «Технические средства телекоммуникаций»? В чём ещё его практическая польза или это, скорее, имиджевый проект?

— Это был совместный проект с руководством Электротехнического университета. Практическая польза в том, что на оборудовании, которым мы оснастили лабораторию, проводятся лабораторные и курсовые рабо-

Электронные компоненты №1 2011

7 РЫНОК

этом есть определенная синергия и конкурентное преимущество перед контрактниками, которые не имеют дистрибьюторского опыта работы. Но следующим логичным шагом, когда сформируются все необходимые предпосылки, будет выделение этого направления в отдельную бизнесединицу.

ты. Но и имиджевая составляющая играет в этом проекте не последнюю роль.

— Расскажите, пожалуйста, и о лаборатории Xilinx. Какие цели Вы преследуете, создавая её?

— Задач несколько.

1. Содействие подготовке современных инженерных кадров для отечественной радиоэлектронной отрасли. Это конкретный вклад, тот самый переход от слов к делу, о котором много говорится сегодня. Лаборатория открыта на базе математико-механического факультета Санкт-Петербургского государственного университета. Ребята будут учиться проектировать и про-

граммировать различные устройства. Такие устройства используются в телекоммуникациях, в медицинском и другом высокотехнологичном оборудовании, где необходимо быстро обработать огромный поток информации.

2. Лаборатория MGLab. XILINX позволяет студентам и преподавателям вести исследовательские проекты с последующей их возможной коммерциализацией.

3. На базе MGLab планируется проведение семинаров и мастер-курсов по повышению квалификации инженеров. Приезжайте, мы с удовольствием покажем лабораторию, познакомим с преподавателями, с обучающимися.

Поверьте, всё это стоит того, чтобы увидеть собственными глазами.

— Спасибо за приглашение. В завершение хотелось бы узнать о планах развития группы компаний на несколько лет вперед.

— Сформулирована стратегия развития до 2017 г. — какой мы хотим видеть компанию через 6—7 лет. Есть некое понимание, к чему хотелось бы прийти. Где дистрибуция становится частью целого. Другое дело, что в России мы все работаем в условиях неопределенности и планировать далее, чем на год не получается. Материал подготовили Леонид Чанов и Елизавета Воронина

СОБЫТИЯ РЫНКА | В ТОМСКЕ БУДУТ СОЗДАВАТЬ СВЕТОДИОДНОЕ ОБОРУДОВАНИЕ | Компания «Росэлектроника», входящая в состав «Ростехнологий», в этом году планирует начать реализацию проекта по созданию светодиодного кластера в Томской особой экономической зоне (ОЭЗ). Об этом сообщил губернатор Томской области Виктор Кресс в рамках ежегодного послания к депутатам Законодательной думы своего региона. По словам Виктора Кресса, проект начнет работу при промышленном сотрудничестве НИИ полупроводниковых приборов и Томского университета систем управления и радиоэлектроники. В целом, как следует из текста послания губернатора, в 2011 г. в развитие Томской технико-внедренческой зоны (ТВЗ) будет вложено 4,3 млрд руб. из федерального бюджета и 1,8 млрд руб. — из областного. «Сегодня в ТВЗ 56 резидентов, но такие резиденты как госкорпорация «Ростехнологии» в лице «Российской электроники» и исследовательского центра компании «Сибур» являются безусловным преимуществом», — отметил Виктор Кресс. Напомним, что в декабре 2010 г. экспертный совет по технико-внедренческим зонам в Минэкономразвития России одобрил проект по строительству в Томске производства светодиодов стоимостью 5,3 млрд руб. Кроме того, ООО «Базовый центр светодиодных технологий — Томск» — один из трех центров светодиодных технологий, созданных на основе действующих организаций холдинга «Росэлектроника» в рамках проекта по организации производства полного цикла светодиодов и энергосберегающих осветительных устройств в России, — получило статус резидента в ОЭЗ Томска. На площадке Томской ОЭЗ планируется создать научно-исследовательский центр, где будут вестись разработка, проектирование, производство и испытания новых материалов, технологий и конструкций светотехнической продукции на базе светодиодов. Цель проекта — решение комплекса задач по созданию светодиодов с характеристиками, превышающими все известные в мире аналоги (световая отдача светодиодов более 150 лм/Вт, световой поток — более 200 лм). «Мы в Томске, не дожидаясь «Сколково», в течение двух лет создадим мощный крупносерийный завод полного цикла, который будет производить светодиоды», — обещал ранее генеральный директор ОАО «Росэлектроника» Андрей Зверев. Завод по производству светодиодных светильников «Росэлектроника» планирует построить к концу 2013 г. Всего же компания планирует создать три базовых центра по производству компонентов для светодиодной техники в России: в Петербурге, Москве и Томске. Эти центры будут заниматься выращиванием структур на сапфировой подложке и производством чипов. Продукция будет поставляться на вновь создаваемые предприятия сборки, а затем — потребителю в лице дочерних предприятий ГК «Ростехнологии». Стоимость всего инвестпроекта оценивается в 20 млрд руб. Из них 14 млрд руб. вложит «Росэлектроника», еще 6 млрд руб. — частные инвестиции. www.russianelectronics.ru

РЫНОК

8

| ПЕРЕХОД НА ЦИФРОВОЕ ТЕЛЕВЕЩАНИЕ | Федеральная целевая программа развития теле- и радиовещания предполагает переход на цифровые стандарты до 2015 г. Через три года аналоговые трансляционные мощности на всей территории страны будут заменены цифровыми. Сегодня на Дальнем Востоке и в Сибири построено 680 новых объектов цифрового телерадиовещания. Одновременно проведены работы в Курской области и в Москве. С Останкинской телебашни на тридцатом частотном канале передаются восемь общедоступных телевизионных каналов, определенных указом президента. Стоимость программы — 123 млрд руб. Из них почти 80 млрд будет выделено из федерального бюджета, остальные средства планируется привлечь в качестве инвестиций. Программа предусматривает перевод теле- и радиовещания на цифровой формат, создание двух новых спутников-ретрансляторов, а также субсидии на покрытие параллельного вещания с одновременной трансляцией цифрового и аналогового сигнала до полного перехода на цифровые стандарты. Для того чтобы на территории Российской Федерации смотреть телевизионные каналы, которые передаются в цифровом формате, зрителям придется купить новые телевизоры, поддерживающие стандарт DVB-T. Или приобрести приставку, обеспечивающую прием и перевод в аналоговую форму цифрового сигнала. Стоимость такой приставки начинается от полутора тысяч рублей. Идея финансирования государством бесплатных телевизионных приставок осталась в прошлом. При разработке программы было принято решение финансировать параллельное вещание в аналоговом и цифровом формате до 2015 г. www.elcomdesign.ru

WWW.ELCOMDESIGN.RU

«Силовая электроника и энергетика-2010»: все новации 7-я Международная выставка и конференция «Силовая электроника и энергетика», проходившая в столичном выставочном комплексе «Крокус Экспо» в декабре 2010 г., стала заключительным «аккордом», позволившим подвести итоги отрасли прошлого года и наметить перспективы на 2011 г. Итоги прошедшего форума были высоко оценены как представителями властных структур, так и бизнессообщества. Выставку общей площадью 1650 кв.м за три дня посетили 2700 специалистов из 45 субъектов РФ и 31 страны мира. В выставке участвовали 96 компаний из России, Германии, Китая, Швейцарии, Италии, Польши, Белоруссии. В последнее время российские власти оказывают повышенное внимание модернизации экономики, развитию высоких технологий и электроники. Неслучайно официальную поддержку выставке оказали сразу три федеральных министерства (Минпромторг, Минобрнауки и Минприроды), Комитет Госдумы по науке и наукоемким технологиям, Федеральный фонд развития электронной техники, а также другие государственные и общественные организации. Как подчеркнул замглавы Минпромторга РФ Юрий Борисов, «успешное развитие силовой электроники позволяет надлежаще функционировать многим отраслям промышленности и, в первую очередь, энергетике, поэтому так важно обеспечивать взаимодействие этих отраслей. Уверен, что и в дальнейшем этот проект будет способствовать внедрению новейших технологий и развитию отрасли». Высокий уровень выставки отметили участники и посетители форума: «Участие в выставке для нас очень важно. Основной целью было показать, что наша компания обладает силовыми элементами, которые применяются для решения вопросов энергосбережения. Думаю, мы будем участвовать в выставке следующего года, нам важно получить реальную картину спроса от наших поставщиков и ответить на вопросы партнеров, и именно на выставке мы можем понять, достигаем ли мы наших целей», — отметил руководитель технического маркетинга мощных биполярных приборов Infineon Technologies AG, г-н Йенс Пшибилла. «Считаю выставку 2010 г. одной из лучших за последние годы. По её результатам мы получили два новых интересных проекта. Вполне предсказуемо (и хорошо) было то, что специалистов из регионов было гораздо больше, чем из Москвы. Выставка мне очень нравится чёткой специализацией и высокой компетентностью посетителей (одно следует из другого)», — сказал старший технический специалист Semikron Андрей Колпаков. «Основная цель нашего участия — показать, что российские производители техники существуют и даже производят вполне конкурентоспособную продукцию. Все наши ожидания полностью оправдались: по количеству участников и посетителей выставка прошла успешно», — отметил заместитель главного конструктора ОАО «НИИЭМ» (Истра) Григорий Портной. Действительно, по данным опроса, проведенного организаторами выставки — компанией «Примэкспо», подавляющее большинство посетителей были ведущими специалистами профильных компаний, научноисследовательских учреждений, государственных структур, которые пришли ознакомиться с последними новинками рынка. Причем около половины посетителей — представители руководящих органов, ответственные за принятие решений по различным вопросам развития, сотрудничества и партнёрства в своих организациях. Центральным мероприятием выставки стала II Международная специализированная конференция

«Силовая электроника — ключевая технология российской промышленности XXI в.». Основной ее целью была демонстрация инновационных достижений науки для важнейших отраслей промышленности, а также технологий и новейших разработок российских и зарубежных компаний в области силовой электроники и энергетики. Собравшиеся на конференции специалисты обсудили ключевые вопросы отрасли: технологическое развитие и конкурентоспособность продукции российских и зарубежных товаропроизводителей, пути развития силовой электроники, технические решения для различных отраслей промышленности, проблемы обеспечения кадрами. «Особенно хочется отметить высокий профессиональный уровень специалистов, участвовавших в конференции. По итогам конференции мы провели ряд плодотворных встреч и обсудили несколько будущих контрактов, один из которых будет подписан уже в ближайшее время. С удовольствием примем участие в конференции и на следующий год», — подытожил генеральный директор ЗАО НПЦ «Электродвижение судов» Андрей Григорьев. Всегда принимая во внимание самые актуальные тенденции отрасли, организаторы не могли обойти такую тему как требования к источникам питания для светодиодного освещения, критерии выбора и оценка их эффективности. «Секция «Источники питания для светодиодного освещения» — отличная идея! Она может дорасти до статуса самостоятельного мероприятия. Необходимо привлекать для выступления ведущих российских и иностранных производителей», — отметил Евгений Долин, генеральный директор Некоммерческого партнерства производителей светодиодов и систем на их основе. Новинкой выставки и конференции этого года, которая будет проходить в «Крокус Экспо» с 29 ноября по 1 декабря 2011 г., по задумке организаторов, должно стать освещение тематики гибридных технологий. По мнению экспертов, именно они на сегодня и на ближайшую перспективу являются самым эффективным решением по экономии топлива и снижению уровня выброса вредных веществ. Наиболее экономически и технически целесообразными являются дизель-электрические энергоустановки, в устройстве которых и применяется силовая электроника. Между тем, подготовка к PowerElectronics 2011 уже началась. По данным опроса, 98% участников выставки 2010 г. остались довольны организацией выставки и планируют участвовать в следующем форуме, который предоставит возможность узнать обо всех достижениях отрасли.

Электронные компоненты №1 2011

9

СОБЫТИЯ РЫНКА | КОМПАНИЯ «ЭЛТЕХ» ПОЛУЧИЛА СТАТУС ОФИЦИАЛЬНОГО ДИСТРИБЬЮТОРА RADIOCRAFTS | В декабре прошлого года компания «Элтех» заключила дистрибьюторский договор с производителем радиомодемов, компанией Radiocrafts (Норвегия), разрабатывающей модули для работы в любом частотном диапазоне — 315/433/429/868/915/2450 МГц. Radiocrafts активно участвует в работе по стандартизации протоколов ZigBee, KNX-RF, M-BUS и предлагает RF-модули, работающие и в нелицензируемых в частотах. Компактные RF-модули Radiocrafts просты в интеграции и применении, что позволяет максимально сократить время выхода конечных изделий на рынок. В 2010 г. компания нарастила объёмы производства, удвоив выпуск модулей, и её годовой оборот составил 2,5 млн долл. Предприятие сертифицировано по стандарту системы менеджмента качества ISO 9001-2000 и представлено партнёрами в 30 странах. Основные области применения радиомодулей: – системы сбора данных; – системы «умный дом»; – системы удалённого контроля за объектами (протокол RC232 позволяет достигать расстояния между модулями 6 км). Основные преимущества продукции Radiocrafts: – простота внедрения; – высокая дальность передачи: у модулей, работающих в диапазоне 433 МГц, дальность достигает 2 км, а на частоте 868 МГц — до 6 км; – промышленный диапазон температур: –40…85°С; – предустановленные сетевые протоколы: модули поставляются с реализованными протоколами RC232, Wireless M-Bus, KNX RF, ZigBee/IEEE 802.15.4; – Radiocrafts производит специальные карты IESM расширения для модемов AirLink Fastrack Xtend компании Sierra Wireless. Это позволяет сделать GSM-модем концентратором в беспроводной сети и с помощью него передавать собранные данные на сервер через интернет; – дополнительно к модулям могут поставляться антены. Более подробную информацию о продукции Radiocrafts можно получить, обратившись в любой из офисов нашей компании или написав по адресу wireless@eltech.spb.ru. www.elcomdesign.ru,

10

| СРАЗУ ТРИ МИКРОСХЕМЫ MAXIM INTEGRATED PRODUCTS, ПРОИЗВОДСТВО КОТОРЫХ НАЧАТО В 2010 г., ВОШЛИ В СПИСОК 100 HOT PRODUCTS ПО ВЕРСИИ ЖУРНАЛА EDN | В категории «Аналоговые микросхемы» — это одноканальный 24-разрядный АЦП MAX11210, обеспечивающий ведущее в отрасли эффективное разрешение 23,9 разряда при токе потребления менее 300 мкА. Высокое разрешение обеспечивает высокую точность измерений и позволяет обойтись без предварительных малошумящих усилителей, которые обычно имеют высокое потребление. Микросхема идеально подходит для устройств, где требуется высокая точность при минимальном потреблении, например, для двупроводных измерительных преобразователей с питанием от токовой петли 4…20 мА, для портативных прецизионных приборов, где потребляемая мощность должна быть минимальной. В категории «Питание» — система на кристалле (СнК) для измерения энергопотребления — 78M6618. Это СнК высокой степени интеграции для однофазных систем распределения и мониторинга электроэнергии с поддержкой до 8 контролируемых потребителей. СнК содержит 32-разрядный специализированный цифровой сигнальный процессор (Compute Engine — CE), микроконтроллерное ядро, часы реального времени, внутрисхемно программируемую флэш-память объёмом 128 Кбайт, 4 Кбайт ОЗУ. Благодаря запатентованной архитектуре Single Converter с 22-разрядным дельта-сигма АЦП, 10 аналоговым входам, механизму цифровой термокомпенсации и прецизионному источнику опорного напряжения СнК может использоваться в широком спектре однофазных устройств распределения электроэнергии. В 78M6618 использованы передовые технологии для учёта электроэнергии лидера в этой отрасли — компании Teridian (поглощена Maxim в 2010 г.). СнК имеет три «спящих» режима с возможностью пробуждения по внутреннему таймеру или внешнему событию, два UART’а, интерфейсы I2C/uWire для работы с памятью EEPROM, а также SPI-интерфейс. В категории «Радиочастотные микросхемы» — повышающий/понижающий пассивный высоколинейный смеситель MAX2042 для полосы частот 2000...3000 МГц, обладающий лучшей в промышленности производительностью. Параметры смесителя: 36 дБм IIP3, коэффициент шума 7,3 дБ, потери при преобразовании менее 7,2 дБ в диапазоне 2000...3000 МГц. Микросхема предназначена для построения систем беспроводной передачи данных (WCS, LTE, WiMAX™, MMDS). Широкий диапазон частоты гетеродина (1800...2800 МГц) делает смеситель идеальным решением для применения в приемниках/ передатчиках с частотой гетеродина ниже частоты сигнала. Для приемников/передатчиков с частотой гетеродина выше частоты сигнала предназначен смеситель MAX2042A, совместимый по выводам с MAX2042. Дополнительная информация доступна на сайте http://максим-ис.рф www.edn.com.

| XILINX КУПИЛА AUTOESL | Компания Xilinx приобрела компанию AutoESL Design Technologies, производителя инструментов синтеза высокого уровня для FPGA. Самый распространенный продукт AutoESL – AutoPilot, позволяющий существенно ускорить выход устройств на рынок. Данная сделка расширяет портфолио Xilinx, которая теперь будет поставлять программируемые платформы с поддержкой языков высокого уровня: С, С++ и System С. Кроме того, Xilinx приступит к выпуску инструментов, поддерживающих методы проектирования FPGA на системном уровне (ESL). www.elcomdesign.ru

WWW.ELCOMDESIGN.RU

ПРОГРАММИРОВАНИЕ МИКРОКОНТРОЛЛЕРОВ STM32 В СРЕДЕ ECLIPSE/GCC ВЛАДИМИР БРОДИН, CЕРГЕЙ ЧЕРНОВ Это вторая из статей, описывающих технологию разработки и отладки прикладных программ для микроконтроллеров семейства STM32 с ядром Cortex-M3 в среде Eclipse/GCC. Тестирующая программа многоцелевого модуля TE-STM32F103 компании «Терраэлектроника» служит в качестве примера. В статье описана структура проекта при разработке программ микроконтроллеров STM32, состав библиотеки STM32F10x Standard Peripheral Library и последовательность обработки проекта тестирующей программы в среде Eclipse/GCC.

В этой статье рассматривается технология разработки и отладки прикладных программ для микроконтроллеров семейства STM32 с ядром Cortex-M3 в среде Eclipse/GCC. Процесс конфигурации и настройки инструментальных средств Eclipce/GCC, создания нового проекта был описан в предыдущей статье [1]. Структуру проекта и процесс его обработки в среде Eclipse/GCC мы будем далее рассматривать на примере тестирующей программы многофункционального модуля TE-STM32F103 компании «Терраэлектроника». Модуль TE-STM32F103 реализован на микроконтроллере STM32F103RET6 компании STMicroelectronics, который в корпусе LQFP64 объединяет процессорное ядро с максимальной тактовой частотой 72 МГц, 512 Кбайт флэш-памяти программ, 64 Кбайт ОЗУ и обширный набор периферийных устройств, среди которых 12-разрядные АЦП и ЦАП. Сбалансированная структура этого микроконтроллера, который относится к линейке Performance Line семейства STM32, позволила реализовать модуль с быстрым вычислительным ядром, большой встроенной памятью и развитым набором блоков обработки сигналов и обмена данными.

TE-STM32F103 позиционируется компанией «Терраэлектроника» как универсальный модуль, который может, в том числе, служить учебно-демонстрационным средством для освоения 32-разрядных микроконтроллеров. Модуль включает микроконтроллер STM32F103RET6 со схемами обвязки, слот карты microSD; разъем miniUSB и интерфейс USB 2.0 device Full-Speed; мост USB-UART, CAN-порт. Модуль сопровождается тестовой программой, исходный текст которой доступен и может быть полезен разработчикам, осваивающим архитектуру Cortex-M3. Программа проверяет работу внутреннего АЦП микроконтроллера, обращение к карте microSD, проверку интерфейсов CAN и USB. 1. СТРУКТУРА ПРОЕКТА В СРЕДЕ ECLIPCE/GCC

Термин программный проект связан с процессом разработки программного обеспечения. Программный проект может характеризоваться следующими параметрами: – содержание входных данных и формат их хранения; – файловая структура проекта; – среда разработки (IDE); – набор инструментальных программ и сопутствующие средства; – метод управления состоянием проекта; – формат выходных и промежуточных данных. В программном проекте тестирующей программы модуля TE-STM32F103 входными данными являются файлы на языке С/C++. Файловая структура представ-

ляет собой дерево директорий, в которых хранятся все данные проекта, за исключение тех, которые могут быть использованы разными проектами, например внешние библиотеки. Среда разработки — Eclipse, позволяющая изменять состояние проекта посредством редактирования исходных текстов и выдачи команд на управление проектом. В качестве инструментальных программ используются компилятор GCC, отладчик GDB, JTAGинтерфейс OpenOCD. Для управления проектом используется утилита GСС make с деревом сопутствующих скриптов (make-файлов). Выходной код помещается в файл формата .elf, который с помощью OpenOCD можно записать во флэш-память микроконтроллера. Утилита make позволяет автоматизировать процесс преобразованию файлов при помощи инструментальных средств. Чаще всего это компиляция исходного кода в объектные файлы и последующая компоновка в исполняемые файлы или библиотеки. Утилита управляет состоянием проекта с помощью специальных make-файлов, в которых указаны зависимости файлов прикладной программы друг от друга и правила для их преобразования. На основе информации о времени последнего изменения каждого файла утилита make определяет и запускает необходимые программы. Для использования утилиты make необходимо создать make-файл (GNUmakefile). После того как требуемый make-файл или их дерево создано, простой команды make all будет достаточно для выполнения всех необходимых перекомпиляций, если какие-либо из исходных файлов программы были изменены. Используя информацию из make-файла и зная время последней модификации файлов, утилита make решает, какие из файлов должны быть обновлены. Для каждого из этих файлов будут выполнены указанные в make-файле команды. При вызове утилиты make в командной строке могут быть заданы параметры — цели (targets), указывающие, какие действия по изменению состояния проекта следует выполнить. Заметим, что утилита make никак не интерпретирует данные проекта, она лишь умеет запускать программы и анализировать файлы на основе правил и зависимостей, которые программист указал в make-файлах. Важным свойством проекта является его файловая структура. Дерево файлов позволяет разделить входные и выходные данные проекта с разными свойствами, например, исходные коды, сборочные скрипты, документацию. Это делает проект читаемым и позволяет при управлении проектом применять разные правила изменения состояния к различным элементам. Структура дерева файлов рабочего пространства (workspace) среды Eclipse приведена ниже (жирным шрифтом выделены папки, обычным — файлы) (см. лист. 1).

Электронные компоненты №1 2011

11

Лист. 1

12

Из приведенной структуры видно, что в Eclipse рабочее пространство (workspaсe) реализуется в виде корневой папки, в которой объединены проекты по какому-либо признаку, например, по типу микроконтроллера. Кроме файлов проектов в ней находятся папка SDK_embedded (software development kit) и файлы настроек Eclipse (папка .metadata и файлы .cdtproject, .cproject, .project). Файлы настроек Eclipse создает самостоятельно, разработчик не должен их модифицировать. С точки зрения разработчика, наибольший интерес представляют собой папка SDK_embedded и папки проектов. Рассмотрим их подробнее. Папка SDK_embedded предназначена для хранения файлов общей документации, необходимой разработчику, файлов внешних библиотек и общих скриптов, т.е. всего того, что можно вынести за рамки конкретного проекта, но в нем может быть использовано. Например, файлы исходных кодов внешних библиотек для различных проектов одинаковы, но их сборка может быть произведена разными способами с разным результатом. Поэтому логично исходные коды внешних библиотек хранить в SDK_embedded/lib s, a информацию о том, как компилировать исходные файлы и результаты компиляции, — в самом проекте. Папка SDK_embedded содержит три папки: – doc — документация по микроконтроллерам, среде разработки, утилитам и т.д.

– libs — исходные коды библиотек; в текущей реализации хранит папки с FreeRTOS, miniini-0.7.1, uip-1.0, CMSIS, STM32F10x_DSP_Lib, STM32F10x_StdPeriph_Driver.

– scripts — файлы скриптов make, gdb, openocd, общие для всех проектов.

WWW.ELCOMDESIGN.RU

Таким образом, если разработчик захочет добавить общую для всех проектов библиотеку, ему необходимо создать папку в SDK_embedded/libs и разместить там файлы исходных кодов. При минимальных манипуляциях в конкретном проекте библиотека будет собрана с заданными в проекте ключами компиляции и определениями препроцессора в файле библиотеки и скомпонована с объектными файлами приложения. Аналогично, если разработчику требуется внести какое-либо усовершенствование в систему сборки, например, добавить команду по созданию архивного файла текущей версии прошивки и передаче его в репозиторий с помощью системы контроля версий, ему необходимо добавить цель (target) в файл SDK_embedded/scripts/make/rules.mk, которая предпишет утилите make запустить архиватор и передать полученный архив клиенту системы контроля версий на отправку. С этого момента функциональность становится доступна во всех проектах. Папка SDK_embedded/doc позволяет иметь под рукой в одном месте различную документацию. Рассмотрим структуру папки проекта. Она содержит: – doc — документацию по проекту; – lib — папку с файлами собранных библиотек; – out — папку с результатами сборки конечных файлов; – pc — папку с программами, утилитами или их исходными текстами, которые предназначены для работы на PC и для совместной работы с разрабатываемым устройством; – scripts — папку со скриптами, используемыми в работе с проектом;

– src — корневую папку исходных текстов проекта, которая содержит папки приложения и библиотек; Остановимся подробнее на некоторых позициях. Папка out после удачной сборки содержит следующие фалы: – image.bin — бинарный файл прошивки, содержащий непосредственно программу, готовую для записи в память программ разрабатываемого устройства; – image.dmp — дамп файла прошивки, который позволяет анализировать размещение секций и перечень всех символов (переменные и функции) программы; – image.elf — ELF-файл программы, результат компиляции и компоновки проекта, содержит исполняемый код программы и полную информацию о ней, включая отладочную; – image.hex — hex-файл прошивки, текстовый аналог image.bin; – image.lss — листинг дезассемблированной программы, незаменимое средство анализа выходного исполняемого кода; – image.map — листинг карты памяти, который позволяет анализировать содержание секций и расположение в адресном пространстве переменных и функций программы. Папка pc, как сказано выше, должна содержать средства, относящиеся к инструментальному компьютеру. Это могут быть терминалы, usb-hosts, tcp-ip клиенты, серверы и прочие программы, обеспечивающие связь разрабатываемого устройства с компьютером. Папка scripts содержит скрипты, специфичные для проекта. Например, в ней размещен файл скрипта компоновщика GNU ld, который определяет алгоритм сборки ELFфайла программы из объектных файлов и библиотек. Папка src содержит папку application и папки используемых в проекте библиотек, а также три файла системы сборки. Папка application должна содержать файлы исходного кода, один из которых включает функцию main — точку входа в программу. Файлы могут содержать текст, написанный на C, C++, Fortran или ассемблере — система сборки

по расширению файла автоматически определит, какой из компиляторов необходимо задействовать для получения объектного файла. Папки библиотек содержат файлы исходных кодов. Все без исключения папки содержат файл GNUmakefile. Существуют два принципиальных различия между папкой application и папками библиотек: – наличие в папке application файла с определением функции main — в исходных текстах библиотек этого быть не должно; – разное содержимое GNUmakefile. Остановимся на втором пункте подробнее. Рассмотрим GNUmakefile из папки application (см. лист. 2) и папки библиотеки libhardware (см. лист. 3). Первый содержит переменную APPNAME, которая предписывает согласно целям сборки компиляцию исходных текстов в объектные файлы и компоновку приложения совместно с указанными в переменной LIBS библиотеками. Второй содержит переменную LIBNAME, которая указывает на необходимость сборки библиотеки (в приведенном случае — libhardware.a). Она помещается в папку lib проекта.

GNUmakefile библиотеки может содержать определение переменной LIB_SRC_DIR, либо определение переменной может отсутствовать — в первом случае система сборки считает, что файлы исходного кода находятся за пределами проекта (внешняя общая библиотека), а во втором — что файлы в текущей папке. Это позволяет подключать к проекту как внешние библиотеки, так и локальные — выделенные участки кода приложения. Объектные файлы при компиляции помещаются в локальную папку. Важным элементом проекта является система сборки — набор средств выполнения утилитой make действий по формированию выходного файла, готового к записи в память программ микроконтроллера. Система сборки состоит из утилиты make и набора скриптов, называемых GNUmakefile, а также дополнительных файлов, которые включаются в GNUmakefile приложения или библиотеки. Как было сказано, обычная работа утилиты make состоит в считывании файла GNUmakefile с диска и выполнении

13

Лист. 2

Лист. 3

Электронные компоненты №1 2011

14

определенных в нем целей; необходимость выполнения цели определяется зависимостями. Это можно пояснить так: при указании make выполнить цель — создать image. elf (выходной файл собранной программы) — утилита make проверяет наличие этого файла. Если его нет, то, пользуясь указанными правилами, она собирает его. Если файл есть, то утилита make проверяет зависимости от других целей — объектных фалов и библиотек, из которых компонуется приложение. Если существует новый объектный файл, то утилита make пересоберет приложение. Аналогичным образом объектные файлы зависят от своих файлов исходного кода. Итак, утилита make обнаруживает изменение любого файла исходного кода и по цепочке выполняет компиляцию измененных файлов и сборку проекта. Содержимое GNUmakefile может для сложного проекта быть довольно сложным, поэтому принято общие сущности выносить во включаемые файлы: – SDK_embedded/scripts/make/options.mk — включаемый файл общих для всех проектов рабочего пространства настроек, таких как унифицированная файловая структура проектов, имена файлов инструментов сборки (компиляторы, утилиты работы с бинарными файлами, архиваторы и т.д.); – SDK_embedded/scripts/make/rules.mk — включаемый файл общих для всех проектов рабочего пространства правил сборки. Это основа системы сборки, файл содержит информацию о правилах компиляции, компоновки, архивации, очистки проекта и т.д., т.е. о стандартных для проекта действиях, которые можно выполнить. Этот скрипт содержит инструкцию включения файла SDK_ embedded/scripts/make/options.mk; – project_N/src/options.mk — включаемый файл настроек, индивидуальных для проекта, — опции компиляции, пути к используемым внешним библиотекам, определения препроцессора, имена скрипта компоновщика и т.д.; – project_N/src/rules.mk — простой файл, который за счет механизма включения файлов объединяет все перечисленные выше файлы в project_N/src/options.mk и SDK_embedded/scripts/make/rules.mk. В результате утилита make получает полное описание целей и зависимостей для выполнения действий над проектом. Файлы с именем GNUmakefilе, находящиеся в корневой папке проекта и в папке src, содержат формальные цели и служат для вызова GNUmakefilе из папок приложения или библиотеки. Это позволяет выполнить очистку или сборку проекта, а также отдельную очистку или сборку приложения, выбранной библиотеки. При работе в Eclipse всегда имеется возможность средствами среды вызвать утилиту make с передачей конкретной цели в качестве аргумента команды. Это позволяет полностью воспользоваться функциональностью описанной выше системы сборки, не выходя за рамки среды Eclipse.

2. БИБЛИОТЕКИ ДЛЯ МИКРОКОНТРОЛЛЕРОВ STM32

Производители микроконтроллеров и поставщики инструментария предлагают библиотеки поддержки для ускорения разработки прикладных программ. Это исходные коды или скомпилированные библиотеки, которые облегчают разработку приложения, дают доступ к необходимым алгоритмам, структурно упрощают проект и его отладку. Рассмотрим библиотеки, которые могут быть использованы при разработке приложений для устройств на микроконтроллерах STM32. Библиотека CMSIS (Cortex Microcontroller Software Interface Standard) — это интерфейс программного обеспечения Cortex, независимый от производителя микросхемы, абстрактный слой программного обеспечения уровня

WWW.ELCOMDESIGN.RU

аппаратуры. Эта библиотека предназначена для предоставления коду приложения возможностей процессоров серии Cortex, которые непосредственно не доступны на языках высокого уровня. CMSIS обеспечивает: – интерфейс доступа к периферийным регистрам; – определения таблиц векторов исключений; – определения имен регистров «основной периферии», к которой относится ФАПЧ и система управление питанием, контроллер прерываний NVIC, интерфейс отладки ITM уровня приложения, системный таймер SysTick; – независимый программный интерфейс для RTOS, включая канал отладки; – С-интерфейс доступа к инструкциям процессора. Библиотека STM32F10x_StdPeriph_Driver — библиотека драйверов периферийных устройств для микроконтроллеров STM32. В отличие от CMSIS, эта библиотека предоставляется компанией STMicroelectronics и обеспечивает интерфейс периферийных модулей, реализованных за рамками ядра Cortex — периферии, которую в микроконтроллер добавил производитель микросхемы. Эта библиотека содержит драйверы и вспомогательные функции, которые обслуживают периферию микроконтроллеров STM32: – контроллер прерываний NVIC; – системный таймер SysTick; – аналого-цифровые преобразователи ADC; – независимую зону сохранения данных BPK; – модули CAN; – модуль CEC; – модуль расчета контрольной суммы CRC; – модуль цифро-аналогового преобразователя DAC; – модуль интерфейса отладки DBGMCU; – модуль прямого доступа к памяти DMA; – модуль внешних прерываний EXTI; – контролер флэш-памяти; – контролер внешней памяти FSMC; – модуль линий ввода-вывода GPIO; – модуль интерфейса I2C; – модули сторожевых таймеров IWDG и WWDG; – модуль управления питанием PWR; – модуль управления шинами и ФАПЧ RCC; – модуль часов реального времени RTC; – модуль интерфейса SDIO; – модуль интерфейса SPI; – модуль TIM; – модуль интерфейса USART. 3. ПРОВЕРКА РАБОТОСПОСОБНОСТИ МОДУЛЯ TE-STM32F103

Исходный текст тестирующей программы модуля TE-STM32F103 может служить для демонстрации приемов программирования микроконтроллеров STM32. Тестирующая программа проверяет функционирование ядра микроконтроллера и связанных с ядром внешних схем, а также его периферийных блоков и внешних схем, связанных с этими блоками. Проверяется функционирование: – блока АЦП и цепей подключения к разъему; – блока SDIO и подключение слота карты microSD; – блока USB и цепи подключения разъема miniUSB; – блока CAN, микросхемы драйвера и цепи подключения разъема; – блока UART, моста UART-USB и подключение разъема miniUSB; – светодиодов и цепей их подключения к выводам GPIO. Стенд для тестирования включает компьютер с утилитой программирования микроконтроллеров STM32, тестируемый модуль TE-STM32F103, стендовый модуль TE-STM32F103 (заведомо исправный, реализующий CANсервер), резистивный делитель для проверки АЦП, шлейф

Рис. 1. Соединение модулей TE-STM32F103 при выполнении тестирующей программы Таблица 1. Индикация результатов тестирования светодиодами Результат тестирования

Светодиод D12 Светодиод D11 Светодиод D10

Стендовый модуль (CAN-сервер) 0 0 0 Тестируемый модуль Ни один тест не пройден 0 0 SD ОК 0 1 ADC ОК 1 0 SD+ADC ОК 1 1 CAN ОК 0 CAN+SD ОК 1 CAN+ADC ОК 0 CAN+SD+ADC ОК Прослушивание шины Был принят пакет

Примечание: 0 — светодиод погашен; 1 — светодиод зажжен;

— светодиод мигает (период ~100 мс)

16

Рис. 2. Структурные уровни программы

для соединения плат по шине CAN, карту microSD с файловой системой FAT32. Тестируемый и стендовый модули предварительно программируются, программа тестирования для них одна. Соединение модулей TE-STM32F103 при выполнении тестирующей программы представлено на рисунке 1. После подачи напряжения питания стендовый модуль выполняет: – проверку слота SD. Обнаружив в нем отсутствие карты, он переходит в режим CAN-сервера;

WWW.ELCOMDESIGN.RU

– для индикации активности мигает светодиодом; – выполняет прослушивание CAN-шины; – в случае успешного приема пакета данных выполняет отправку источнику копии принятого пакета и мигает другим светодиодом. Тестируемый модуль после подачи питания выполняет: – проверку слота SD. Обнаружив наличие карты, переходит в режим тестирования. Как результат теста устанавливается флаг прохождения теста и диагностические данные; – тестирование интерфейса CAN. Отсылается широковещательный пакет в шину CAN и ожидается ответ. В случае приема «эхо-пакета» устанавливается флаг удачного прохождения теста; – тестирование модуля АЦП. Производится многократное измерение тестового напряжение c делителя на выводе PC.04, усреднение результата и сравнение модуля разности результата и константы с заданным порогом. Если порог не превышен, устанавливается флаг удачного прохождения теста; – микроконтроллер активирует USB-интерфейс и прослушивает шину USB; – согласно значениям флагов выполняется индикация светодиодами результатов тестирования; – по получению USB-запросов выполняется их обработка. Состояние светодиодов после выполнения тестов приведено в таблице 1.

3. ТЕСТИРУЮЩАЯ ПРОГРАММА МОДУЛЯ TE-STM32F103

Структурно тестирующая демонстрационная программа разделена на три уровня — прикладной, уровень пользовательских библиотек и уровень системных библиотек (см. рис. 2). Прикладной уровень для доступа к аппаратным ресурсам модуля использует библиотеки драйверов периферии STM32 и библиотеку FatFS. Точкой входа в программу является функция main в файле src/ application/main.c. Эта функция реализует общий алгоритм функционирования программы. Рассмотрим ее листинг 4. Первой вызывается функция SystemStartup(), которая выполняет инициализацию микроконтроллера, системы синхронизации и т.д. После ее вызова микроконтроллер готов к функционированию на штатной тактовой частоте. Далее устанавливаются флаги sb_can_mode и can_activity, переводящие модуль в режим CAN (в данном микроконтроллере периферийные модули CAN и USB разделяют общие аппаратные ресурсы и не могут функционировать одновременно). Затем вызывается функция DebugLedInit(), подключающая выводы GPIO к светодиодам в качестве выходов. Далее выполняется проверка наличия карты microSD в слоте. Если ее нет, то модуль переводится в режим сервера CAN и слушает шину (can_test(cgtServer)). В противном случае происходит тестирование платы. Следующим шагом является проверка работоспособности интерфейса CAN — can_ test(cgtClient). Затем выполняется тест интерфейса SDIO вызовом функции sdio_test() и завершается программа тестом АЦП — adc_test(). По результатам тестов выставляются флаги, которые влияют на индикацию светодиодов после всех проверок. По окончании теста АЦП модуль переводится в режим периферийного устройства USB — функция UsbStartup(), который обеспечивает возможность передачи результатов программы на компьютер. После инициализации состояния индикации DebugLedInitIndication(....) программа входит в бесконечный цикл, в котором каждые 200 мс происходит обновление состояния светодиодной индикации. Рассмотрим файлы, реализующие использованные в main() функции.

Лист. 4

Файл adc.c содержит реализации функций: 1. adc_init() — функция инициализации АЦП.

2. adc_start() — запуск АЦП.

3. adc_stop() — останов АЦП.

4. adc_test() — код теста. Все функции кроме adc_test() используют напрямую функции фирменной библиотеки драйверов STM32. Последняя из перечисленных функций реализует выполнение собственно теста. Ее листинг имеет следующий вид (см. лист. 5) Вызовом memset(ADCConverted Value , 0 , 256 * 2) обнуляется буфер, в который будут записываться измеренные значения напряжения. adc_init() инициализирует АЦП на циклическую запись в буфер с помощью периферийного модуля DMA, затем АЦП запускается вызовом функции adc_start(), и выполняется задержка, в течение которой буфер заполняется измеренными значениями. После задержки АЦП останавливается — adc_stop(). Затем происходит усреднение измеренного значения, вычисление значения напряжения в вольтах и сравнение с заданной величиной. По результатам сравнения формируются флаги результата теста. Файл can.c содержит единственную функцию void can_test(TCANGateType gate_type). Тело функции содержит инициализирующие вызовы драйверы блоков GPIO и CAN, а также код теста обмена по шине CAN (см. лист. 6). Если в модуль установлена SD-карта, то он явится инициатором обмена и приемником эхо-ответа — флаг can_ gate_type установлен в значение cgtClient. В этом случае заполняется структура CAN-сообщения. В поле TxMessage.

Data[] записываются передаваемые тестовые данные. Вызовом функции Transmit Mailbox=CAN_ Transmit(CAN1, &TxMessage) выполняется передача

сообщения в шину с опросом состояния while((CAN_ TransmitStatus(CAN1, TransmitMailbox) != CANTXOK) && (i != 0xFFFF)). После отправки сообщения выполняется задержка ожидания приема. При приеме эхо-сообщения приемник CAN запросит прерывание, в обработчике которого (файл stm32f10x_it.c) выполнится проверка и установка флагов результата теста. После задержки ожидания приема модуль CAN деинициализируется CAN_DeInit(CAN1) и выключается вызовом функции RCC_ APB1PeriphClockCmd(RCC_APB1Periph_CAN1, DISABLE ). Это необходимо для перевода блока в режим работы периферийного устройства USB. Файл crt.c является стандартным для микроконтроллеров STM32. Он содержит таблицу векторов прерываний IrqHandlerFunc flash_vec_table[] и функцию Reset_Handler(void), которая вызывается при сбросе процессора и содержит два вызова — функции crt_init() для стандартной инициализации секций и функции инициализации системной библиотеки libc. По окончании инициализации вызывается функция main(). Файл debug_led.c содержит следующие реализации функций: – void DebugLedInit() — инициализация GPIO для управления состоянием светодиодов D10,D11,D12; – void DebugLedToggleD10() — изменение состояния светодиода D10 на противоположное; – void DebugLedToggleD11() — изменение состояния светодиода D11 на противоположное; – void DebugLedToggleD12() — изменение состояния светодиода D12 на противоположное; – void DebugLedInitIndication ( bool can_state , bool adc_state , bool sd_state ) — установка флагов состояния индикации; – void DebugLedsToggle() — изменение состояния светодиодов по флагам.

Электронные компоненты №1 2011

17

Лист. 5

Лист. 6

18

Фрагмент программы из этого файла обеспечивает индикацию на светодиодах результатов тестирования. Файл sdio.c содержит реализацию функций TestStatus sdio_test() (см. лист. 7). Функция FatFS f_mount выполняет инициализацию SDIO и монтирует файловую систему, затем выполняет запись дампа прошивки микроконтроллера на SD-карту. По результатам записи выставляется флаг sdio_test_ result. Файл usb_request_handlers.c содержит таблицу адресов и реализации обработчиков USB-запросов.

4. ТРАНСЛЯЦИЯ И ОТЛАДКА ПРОГРАММЫ

Для сборки проекта, получения образа прошивки и отладочных файлов необходимо воспользоваться возможностями Eclipse по работе с проектами, основанными на make-файлах. Для этого необходимо открыть окно Make Target, в котором для текущего проекта отображаются цели сборки — действия, позволяющие собрать или очистить весь проект или его отдельные библиотеки. По щелчку мыши на элементах меню clean, а затем all выполнится очистка проекта от временных файлов и его сборка. Информация о сборке выводится в окно Console, в котором можно просмотреть сообщения компилятора и утилит, использующихся при сборке проекта. Если сборка успешно завершилась, в папке out будут размещены выходные файлы image.elf и image.bin. Первый содержит код программы и отладочную информацию для

WWW.ELCOMDESIGN.RU

GDB, второй — образ прошивки. Их можно увидеть в окне Project Explorer. Теперь можно переходить к отладке. Необходимо сделать проект активным и в меню отладки Debug вызвать TE-STM32F103 write. В результате IDE Eclipse запускает отладчик GDB, который через интерфейс MI взаимодействует со средой, а по интерфейсу TCP/IP с сервером OpenOCD. Последний, в свою очередь, обеспечивает связь с микроконтроллером через интерфейс JTAG. После выполнения скрипта инициализации (который обеспечивает запись прошивки) отладчик останавливает устройство на точке прерывания main. На рисунке 3 представлен экран IDE Eclipse после запуска процесса отладки. Вид экрана изменяется при переходе из режима сборки проекта (C/C++) в режим отладки (Debug). Выбор отображаемых на экране окон может осуществляться с использованием команды Window/Show View.

4. КОМПЛЕКСИРОВАНИЕ И НАСТРОЙКА АППАРАТНО-ПРОГРАММНЫХ СРЕДСТВ

На сайте компании «Терраэлектроника» в каталоге есть карточка модуля TE-STM32F103, где представлена техническая информация о модуле и микроконтроллере STM32F103RET6. Имеется также ссылка на статью, в которой эти аппаратные средства описаны подробнее. Архивы файлов системы Eclipce/GCC и проекта тестирующей программы также можно получить, пройдя по ссылкам на этой карточке. Кроме того, они имеются на компакт-диске из комплекта модуля. Все файлы долж-

Лист. 7

19

Рис. 3. Экран IDE Eclipse в режиме отладки программы

ны быть установлены в одной директории (например, A_ECLIPSE). Чтобы указать пути к папкам с исполняемыми файлами обработчиков проекта и собственно среды Eclipse, необходимо дополнить строку системной переменной Path компьютера (например, добавить C:/A_ ECLIPSE/kgp_arm_eabi/bin; C:/A_ECLIPSE/eclipse_arm). Изменения строки переменной Path возможны в разделе Переменные среды после нажатия клавиши Изменить под окном Системные переменные (Мой компьютер/ Свойства/Дополнительно/Переменные среды/Системные переменные). В текущей версии инструментального пакета все описанные ранее установки уже сделаны. После запуска файла eclipse.exe из папки …/eclipse_arm/*.* сразу открывается проект тестирующей программы, который можно изучать, менять и транслировать.

Для совместной отладки аппаратуры и программы описываемая сборка Eclipse/GCC позволяет использовать эмуляторы TE-ARM-LINK, ARM-USB-OCD, ARM-USB-TINY. При подключении одного из них предварительно в файле …/SDK_embedded/scripts/openocd/stm32ret6 следует удалить символ комментария в соответствующей строке. Разработчики могут для своих проектов приобрести в «Терраэлектронике» как модули TE-STM32F103, так и микроконтроллеры STM от одной штуки со склада, а также получить технические консультации инженеров компании по вопросам их применения. ЛИТЕРАТУРА 1. В. Бродин, С.Чернов. Конфигурация среды Eclipse/GCC для разработки программ STM32. Электронные компоненты. №8.

2010 г. С. 15—20.

Электронные компоненты №1 2011

КАК ОБЕСПЕЧИТЬ СООТВЕТСТВИЕ СТАНДАРТАМ ПО ЭЛЕКТРОБЕЗОПАСНОСТИ И ЭМС ДОН ТЬЮИТ (DON TUITE), редактор, Electronic Design Электронное устройство можно выводить на рынок, только если оно сертифицировано на соответствие международным стандартам по электробезопасности и электромагнитной совместимости (ЭМС). В статье обсуждаются особенности аттестации электронной продукции, в частности приборов для медицины, рассмотрены основные международные стандарты по электробезопасности и ЭМС. Учитывая, что во многих случаях российские ГОСТы, по сути, повторяют международные стандары, статья будет полезна российским разработчикам.

РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

20

Многие разработчики полагают, что для того чтобы обеспечить соответствие нового устройства требованиям международных стандартов по электробезопасности для источников питания в системах с питанием от сети, нужно следовать регламенту проверочных операций, и тогда не возникнет проблем при дистрибуции продукта в некоторых странах. Но это наивный взгляд. В реальности большинство разработчиков нуждается в более серьезной поддержке в процессе выполнения проекта. В сущности, не так уж трудно проверить устройство на соответствие стандартам, если вы используете разрешенные к применению компоненты, за исключением медицинских приборов. Требования по электробезопасности изложены в тех же стандартах, что и требования по ЭМС и электромагнитным помехам (ЭМП). Для того чтобы узнать, есть ли у вашего продукта какие-либо проблемы, нужно сначала провести испытания в специализированной лаборатории. Несмотря на то, что процесс сертификации в разных странах может отличаться, фундаментальные требования везде остаются одинаковыми. Маркировка продуктов на соответствие стандартам в каждой стране своя. Основными стандартами по безопасности, а также по ЭМС и помехам в источниках питания являются европейские стандарты Международной электротехнической комиссии IEC 60601 («Измерения, контроль и лабораторное оборудование») и 60950 («Оборудование для информационных технологий»), включающие различные подразделы, которые нумеруются через дефис. В США они имеют префикс UL. В Европе они получили префикс EN (European Norm). ЭМС И ЗАЩИТА ОТ ЭМП

Детальное описание проблем, с которыми можно встретиться при

WWW.ELCOMDESIGN.RU

тестировании на ЭМС, представлено в [2]. Эта статья посвящена, главным образом, европейским требованиям по ЭМП. Однако, как и в случае с электробезопасностью, в настоящее время в различных нормирующих документах имеется больше совпадений, чем различий. Фактически, в [2] утверждается, что Евросоюз требует от производителей электронного оборудования следовать рекомендациям по ЭМС, изложенным в Директиве Совета ЕС 89/336/EEC. Технические требования на проведение испытаний разработаны Европейским комитетом по стандартизации в электротехнике (CENELEC). Нормы групповой защиты от ЭМП описаны в стандартах EN 61000-6-1 и EN 61000-6-2, а требования по групповому электромагнитному излучению — в EN61000-6-3 и EN 61000-6-4. Кроме того, могут быть определены специфические требования к проведению испытаний. Международная электротехническая комиссия (IEC) занимается разработкой базовых стандартов, которые описывают специальные типы и методы испытаний, а также испытательное оборудование. Как и в случае с вопросами электробезопасности, вы должны следовать требованиям европейских стандартов по ЭМП. Такими стандартами являются: EN 61000-4-2 (электростатический разряд), EN 61000-4-3 (поля электромагнитного излучения), EN61000-4-4 (быстрые переходные процессы), EN 61000-4-5 (выбросы тока и напряжения), EN 61000-4-6 (кондуктивные радиочастотные помехи) и EN 61000-4-8 (магнитные поля промышленной частоты). При сертификации источников питания, применяемых в медицинском оборудовании, возникает ряд трудностей. Компания XP Power разработала на эту тему инструкцию [3]. По мнению ком-

пании XP Power, в медицинском оборудовании сочетаются риск поражения электрическим током и проблемы электромагнитной совместимости, которые связаны с такими критически важными вопросами как помехоустойчивость и электромагнитное излучение. В инструкции говорится, что особенности конструкции источников питания для использования в медицине должны определяться как законодательными нормами, так и техническими требованиями к системам питания конечного оборудования. В [3] ссылаются на стандарт EN 60950, а также европейский, американский и канадский варианты стандарта IEC 60601-1. Степень защиты, соответствующая требуемой электробезопасности для конкретного медицинского приложения, зависит от расстояния между прибором и пациентом. Оборудование, которое непосредственно контактирует с пациентом, должно обеспечивать наивысший уровень изоляции. При разработке медицинского электронного оборудования компания XP Power рекомендует рассматривать три уровня безопасности изоляции и защиты: – базовые требования по безопасности в соответствии со стандартом EN 60950, который применим ко всем типам электронного оборудования с питанием от сети; – более жесткие требования стандарта IEC60601-1 для оборудования, используемого вблизи от больного; – требования по дополнительной изоляции оборудования, которое находится в непосредственном физическом контакте с больным. Компания XP Power для определения требований по безопасности предлагает для всех видов электронного оборудования использовать уровни защиты (Levels of Protection).

Таблица 1. Уровни защиты электронного оборудования Обозначение FE PE OP B S D R

Тип заземления/ Уровень изоляции защиты Функциональное 0 Защитное 1 Рабочая 0 Базовая 1 Дополнительная 1 Двойная 2 Усиленная 2

Необходимый уровень защиты могут обеспечить изоляция или защитное заземление и предохранитель. Можно выбрать один из пяти типов изоляции с различными уровнями защиты (см. табл. 1). Подобным же образом заземление может быть разделено на функциональное и защитное, причем функциональное заземление не обеспечивает защиту, а защитное заземление обеспечивает первый уровень защиты. В [3] рассматриваются отличия между стандартами EN 60959 и EN 60601-1 и характеристики токов утечки в зависимости от вида медицинского оборудования. СОВЕРШЕНСТВОВАНИЕ СТАНДАРТОВ

РА З РА Б О Т К А И К О Н С Т Р У И Р О В А Н И Е

22

В будущей, третьей, версии стандарта IEC 60601-1 найдет отражение несколько новых положений в аттестации медицинского оборудования. Новые подходы будут учитывать управление риском и основные характеристики (essential performance). Для того чтобы обеспечить поддержку этих подходов, потребуются новые методы тестирования и проектирования. В основных характеристиках определены рабочие параметры, которые оказывают влияние на безопасность операторов или больных. Это связано с анализом и управлением риска системы, работающей на базе нового стандарта. Целью является определение производителем подходящего уровня, на котором гарантируется безопасность медицинского прибора. В некоторых случаях возможно снижение норм по сравнению с требованиями действующего стандарта, но часто требуется реализация дополнительных мер защиты или анализ.

WWW.ELCOMDESIGN.RU

Новый стандарт вводит понятие средств защиты, которое определяется изоляцией между электрически заряженной схемой и каким-либо оборудованием, контактирующим с устройством. Защита изоляцией включает воздушный зазор, путь тока утечки, собственно изоляцию и защитное заземление. Кроме того, авторы проекта новой версии стандарта разделяют средства защиты для оператора и пациента. Эта классификация вводит также понятие защиты для пациентов, которые могут быть более чувствительными к применяемым медицинским приборам. ОСНОВНЫЕ ЗНАКИ СООТВЕТСТВИЯ СТАНДАРТАМ ДЛЯ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Все электронные продукты должны соответствовать требованиям нормативных документов по безопасности, электромагнитному излучению и другим критериям для того, чтобы их можно было представить на международном рынке. Все промышленноразвитые страны требуют наличия специальных знаков на продуктах, предназначенных к продаже в той или иной стране. Испытания и сертификация на соответствие стандартам являются обязательными условиями получения таких знаков. Для электронных продуктов безопасность, электромагнитная совместимость и электромагнитные помехи — важнейшие вопросы сертификации. В США Федеральная комиссия по связи (FCC) определяет требования по испытаниям на ЭМС и ЭМП. Продукты могут быть двух классов: продукты класса A предназначены для коммерческого или промышленного использования и не предназначены для домашнего применения; продукты класса B предназначены для домашнего использования. Требования по классу B обычно являются более жесткими, чем по классу A. Зарегистрированные сертификационные знаки американской лаборатории Underwriters Laboratories (UL) означают, что UL или государственная испытательная лаборатория (NRTL) провела испытания и оценку представ-

ленных образцов продукта и определила, что он соответствует требованиям по безопасности. В Европе все продукты должны иметь знак CE (Conformite Europeenne). Знак CE показывает, что продукт соответствует обязательным требованиям европейских норм или директив. Он также отражает соответствие продукта нормативной документации по безопасности, здравоохранению, защите окружающей среды и защите потребителей в ЕС. Использование знака CE является обязательным для определенных групп продуктов, и он может быть получен либо после испытаний в специальной лаборатории, подобной NRTL в США, либо после проверки службой сертификации продукции внутри компании. Лаборатория UL предоставляет также знак «одобренный компонент» (Recognized Component) или его канадский вариант для трансформаторов, реле и других компонентов источников питания. Использование таких компонентов в источнике питания не гарантирует соответствие требованиям стандарта. В отношении этих компонентов соблюдены рекомендуемые нормы проектирования, в том числе использован необходимый воздушный зазор, путь утечки тока, а также обеспечены все характеристики по ЭМС и ЭМП, что является основой для успешной сертификации продукта. В Японии используется знак Добровольного контрольного совета по помехам оборудования для информационных технологий (VCCI), который свидетельствует о соответствии стандартам по ЭМП. Эта организация также использует знак Denan/PSE, который подтверждает электробезопасность.

ЛИТЕРАТУРА 1. Don Tuite. Conforming with Worldwide Safety and EMC/EMI Standards//http:// powerelectronics.com.

2. Rodger Gensel.EMC Testing/ Immunity Testing for the CE//www.conformity.com/ artman/publish/printer_166.shtml.

3. Источники питания в медицинском оборудовании//www.xppower.com/pdfs/ MedicalPowerSupplies.pdf.

ПРОГРАММИРУЕМЫЕ СнК ПРЕОДОЛЕВАЮТ ОГРАНИЧЕНИЯ ASIC И МК ИЛЬЯ ПЕТРОВ, технический консультант, ИД «Электроника» В статье обсуждаются преимущества программируемых систем на кристалле (СнК) на базе встроенных процессорных ядер с ARM-архитектурой и роль программных инструментов разработки проекта в быстром внедрении данной технологии. Рассмотрены возможности новых инструментов разработки, которые позволяют легко интегрировать цифровые и аналоговые функции на одном кристалле и ускорить процесс проектирования сложной системы.

цифровых, так и аналоговых функций на кристалле и в то же время не требует от разработчика, чтобы он был экспертом в этих областях. Такая платформа должна включать стандартный процессор, а также поддерживаться широко доступными инструментами разработки и необходимой экосистемой. Идеальная система должна точно отвечать требованиям приложения, обеспечивая весь необходимый набор периферии и интерфейсов на кристалле, высокий уровень производительности и отсутствие бесполезных функций. Чтобы достичь такой гибкости, требуется платформа, которая позволяет создать определенную конфигурацию с использованием аналоговых блоков и программируемой цифровой логики на кристалле. При этом не обязательно, чтобы разработчики были специалистами в HDL-программировании или аналоговом проектировании. Микроконтроллеры поддерживаются инструментами разработки и имеют в своем составе аналоговые блоки, но в них совершенно отсутствует возможность конфигурирования. FPGA имеют конфигурируемую логику и достаточно удобное программное обеспечение, но их недостаток заключается в отсутствии возможности реализации аналоговых функций и сравнительно высоком энергопотреблении. Платформой, которая способна полностью заполнить на рынке нишу между ASIC и МК, является программируемая система на кристалле. Разработки в этой области ведет ряд мировых производителей, которые специализируются на устройствах, интегрирующих аналоговые и цифровые блоки на одном кристалле. Компания Cypress Semiconductor относится к числу пионеров в области создания ПСнК с аппаратными ядрами и использует для обозначения таких систем термин PSoC (Programmable System on Chip).

Под ПСнК понимается микросхема с интегрированным процессором, памятью, логикой и периферией. При этом окончательная конфигурация программируется пользователем под конкретную задачу. ПСнК можно разделить на однородные и блочные системы. В однородных ПСнК одни и те же области кристалла при программировании могут быть использованы для реализации разных функций. При этом разработчик сам размещает на кристалле необходимые блоки, которые называются программными ядрами. При проектировании таких систем можно использовать IP-блоки. Однородные ПСнК отличаются большой гибкостью и универсальностью применения, хотя приобретение IP-блоков требует значительных затрат. В блочных ПСнК используются аппаратные ядра, т.е. области кристалла, выделенные под строго определенные функции и выполненные по технологии ASIC. Такой подход снижает универсальность, но уменьшает площадь кристалла и значительно повышает производительность системы в целом.

PSoC компании Cypress Semiconductor в основе своей архитектуры имеют встроенные аппаратные ядра (в том числе ARM-процессор и память), а также программируемые аналоговые и цифровые блоки. Программируемые системы на кристалле имеют три основных преимущества: – Интеграция. Способность интегрировать на одном кристалле дискретные компоненты, снизить таким образом стоимость необходимых элементов и уменьшить затраты на производство (стоимость печатной платы), а также сократить мощность, рассеиваемую системой, за счет уменьшения количества используемых компонентов.

– Программируемость аналоговых функций. Возможность интеграции ана-

Электронные компоненты №1 2011

23 ПЛИС, СБИС И СнК

Использование программируемых систем на кристалле (ПСнК) — это сравнительно новый подход при разработке встраиваемых приложений. Такие устройства позволяют создать оптимальную конфигурацию, уменьшить количество компонентов и мощность, потребляемую системой, а также сократить время разработки проекта. Спектр решений для встраиваемых систем весьма широк: от ASIC до микроконтроллеров (МК). Проекты на базе ASIC чрезвычайно дороги и требуют длительного времени разработки, но возможности реализуемых функций практически не имеют ограничений. Проекты на МК могут быть очень быстро созданы — их разработка занимает месяцы или даже недели, но реализуемые функции ограничены возможностями кристалла, которые определяет производитель МК. Однако несмотря на то, что эти два подхода различаются с точки зрения технической реализации, у них есть много схожего: оба они, главным образом, используют процессорные ядра ARM, включают стандартные коммуникационные интерфейсы, содержат большое количество аналоговых функциональных блоков на кристалле, а также поддерживают различные режимы малого энергопотребления. В спектр встраиваемых решений входят и программируемые платформы, обеспечивающие необходимую гибкость реализации функций, которые могут быть интегрированы в устройстве. Примерами такого класса устройств являются FPGA и CPLD, которые характеризуются широкими функциональными возможностями и существенной емкостью. Однако эти устройства не реализуют всех требований к программируемым платформам, т.к. ориентированы лишь на цифровые функции и решения. Следовательно, требуется программируемая платформа, которая обеспечивает гибкость при создании как

логовых компонентов, таких как усилители, фильтры, АЦП, преобразователи сигналов и др.

– Гибкость. Традиционное преимущество программируемых устройств — постоянная возможность внесения изменений в систему, параллельная работа над проектом, разработка прототипа и подготовка производства — ускоряет вывод продукта на рынок.

ARM-АРХИТЕКТУРА — ДЕ-ФАКТО СТАНДАРТ ДЛЯ ВСТРАИВАЕМЫХ СИСТЕМ

ПЛИС, СБИС И СнК

24

В течение многих лет ARMархитектура была де-факто стандартом на рынке встраиваемых систем, подобно тому как Intel доминировала на рынке ПК. После появления несколько лет назад семейства процессорных ядер Cortex-M сейчас трудно найти микроконтроллер, не использующий ARM-процессор. Справедливость этого подтверждается той поддержкой, которую получает ARM-технология в области встраиваемых систем. Поставщики IP-блоков для СнК рассматривают в качестве наиболее приоритетной архитектуры для своих новых продуктов шину AMBA от ARM. Компании, разрабатывающие ОС реального времени (ОСРВ), в первую очередь включают поддержку ARM-процессоров в своих системах. Таким образом, любая платформа, которая рассчитывает на успех на рынке программируемых устройств, должна использовать процессорное ядро ARM. Причина этого заключается в том, что для исключения потерь времени при проектировании СнК разработчикам необходимо предложить хорошо известную им платформу, включая архитектуру центрального процессора, компиляторы, интегрированную среду разработки, отладчики, ОСРВ и комплект микропрограммного обеспечения. При переносе программного обеспечения на другую платформу могут возникнуть большие трудности. За исключением действительно бюджетных систем, которые могут работать на базе проверенных временем 8-разрядных процессоров, подобных 8051, любая программируемая платформа, не поддерживающая ARM-процессор, быстро уходит на второй план, обслуживая лишь некоторые сегменты рынка, в которых ARM не является доминирующей технологией. РЕАЛИЗАЦИЯ АНАЛОГОВЫХ ФУНКЦИЙ В ПРОГРАММИРУЕМЫХ УСТРОЙСТВАХ

Существует много доступных платформ, в которые интегрированы различные аналоговые функции, но проблемой является реализация в СнК аналоговых схем более низкого уров-

WWW.ELCOMDESIGN.RU

ня, которые традиционно не входили в состав кристалла. Причем, введение аналоговых функций в кристалл должно полностью освободить разработчика от проблем, связанных с проектированием аналоговых блоков, и представлять собой процесс, подобный реализации любого другого IP-блока в системе. При создании цифровых функций следует ввести необходимый функциональный блок в проект, развести соответствующие линии ввода/вывода, проверить синхронизацию. При аналоговом проектировании поведение даже простых схем зависит от конкретной конфигурации, разводки кристалла и топологии внешней платы, что в целом довольно трудно учитывать. Например, блоки переключаемых конденсаторов могут быть сконфигурированы самыми разными способами: в виде усилителя с программируемым коэффициентом усиления, трансимпедансного усилителя, аналогового фильтра и даже смесителя частоты. Функционирование этих блоков зависит от их конфигурации и частоты переключения конденсаторов. Возможность реализации таких блоков на одном кристалле весьма привлекательна, однако сложности проектирования, связанные с учетом всех нюансов их работы, и конфигурирование многочисленных регистров не вызывают восторга у разработчиков. Решить эту проблему позволяет соответствующее программное обеспечение. Включение аналоговых функций в устройство — это лишь одна задача. Но без удобного инструмента разработки, который упрощает процесс конфигурирования, реализация множества аналоговых функций в составе кристалла существенно увеличивает время проектирования устройства. Таким образом, программный инструментарий, обеспечивающий высокий уровень абстрактного представления и задающий параметры проекта, освобождает разработчика от дополнительных забот. Другими словами, подобно тому как разработчику не требуется вникать в то, как работает устаревший АЦП, ему не нужно изучать конфигурацию регистров и битовые поля интегрированных устройств, чтобы просто ввести в проект необходимый блок АЦП. Разработчик должен иметь возможность сконфигурировать АЦП на базе таких его свойств и характеристик как доступное разрешение, максимальная частота выборки, диапазон напряжений и т.д. Следующим шагом после выбора АЦП для проекта должна быть его адаптация к требованиям приложения путем задания желаемого значения параметра, например, диапазона входного напряжения.

Примером инструмента разработки, который выполняет конфигурирование аналоговых блоков для программируемой платформы, является PSoC Creator компании Cypress Semiconductor. PSoC Creator поддерживает устройства с архитектурой PSoC 3 и PSoC 5 с ARMпроцессором с помощью интерфейса ввода описания схемы, который позволяет пользователю конфигурировать выбранные компоненты с помощью редакторов параметров. Предварительно созданные аналоговые (и цифровые) компоненты представлены в каталоге, где имеется доступ к примерам проектов и технической документации. Когда компонент вводится в проект, инструментальное средство генерирует прикладные программные интерфейсы (API) для приложений, которые обеспечивают взаимодействие с ним без необходимости расшифровки наборов регистров и синхронизации с АЦП. ИНТЕГРИРОВАНИЕ АНАЛОГОВОЙ И ЦИФРОВОЙ ЧАСТЕЙ ПРОЕКТА С ПОМОЩЬЮ ПРОГРАММНОГО СРЕДСТВА

При том, что решение проблемы программирования аналоговых функций с помощью ввода описания схем аналоговых компонентов является эффективным, оно не является законченным. Разработчикам необходим инструмент, который поддерживает и цифровую часть проекта и, что может быть более важно, программное приложение. Ввод описания схемы с помощью программного средства разработки далеко не нов в цифровом проектировании, и платформы, поддерживающие интеграцию цифровой и аналоговой частей проекта в одном устройстве, становятся все более популярными. Однако разработчикам неудобно использовать множество инструментов для работы над одним проектом. Инженеры предпочли бы вводить цифровые и аналоговые элементы проекта в одном редакторе и создавать, отлаживать и тестировать такой проект в одной среде разработки. Разработчики МК выполняют проектирование системы в интегрированной среде разработки (Integrated Development Environment — IDE), которая объединяет редактирование исходного кода, управление проектом, а также инструменты компилирования и отладки в единой интегрированной системе. То же самое, по сути, необходимо и для проектирования ПСнК, в которых интегрируются аналоговые и цифровые блоки. Посмотрим на реализацию схемы таймера превышения напряжения, где используются аналоговый компаратор

и цифровой счетчик для мониторинга входного напряжения с помощью инструмента разработки PSoC Creator (см. рис. 1). В данной схеме, когда напряжение на выводе превышает опорное напряжение, компаратор запускает счетчик, который по истечении заданного времени (установленного в качестве параметра) сигнализирует об ошибке на выводе и запускает программу обслуживания прерываний. Этот простой пример показывает, как можно интегрировать цифровую и аналоговую схемы, имея возможность простого назначения выводов, введения тактовых сигналов, определения источников опорного напряжения и прерываний. После построения схемы система разработки автоматически генерирует API для компонентов. С помощью API разработчик может, например, поменять время ожидания счетчика, заблокировать прерывание, выключить тактовый сигнал и выполнить другие действия без использования справочного руководства или внесения изменений в код программы. Генерация API на самом деле является лишь расширением программного обеспечения для абстрактного представления системы на базе аппаратноустанавливаемых параметров. Например, для того чтобы установить тактовый сигнал, разработчик должен

Рис. 1. Реализация с помощью PSoC Creator схемы таймера превышения напряжения

ввести его в проект и установить желаемую частоту. Инструмент разработки решает, каким образом получить требуемое значение частоты в пределах заданных допусков, имея в распоряжении доступные источники тактовой частоты как на кристалле, так и вне его. Инструмент, который генерирует API для системных ресурсов, таких как тактовые сигналы, прерывания, DMA и линии ввода/вывода, позволяет существенно сэкономить время проектирования и делает разработку системы на базе программируемого устройства даже проще, чем для систем на базе МК и ASIC. В сочетании с популярными для встраиваемых систем процессорами с ARM-ядрами интегрированный инструмент ввода схем представляет собой привлекательную альтернативу для всего спектра встраиваемых проектов. Технология программируемых устройств постоянно совершенствует-

ся благодаря поддержке мощных процессорных ядер с ARM-архитектурой и возможности интеграции многих аналоговых функций в кристалле, что позволяет уменьшить количество компонентов в системе. Все более очевидно, что именно программные средства, поддерживающие программируемые платформы, определяют, будет ли успешной данная платформа на рынке или нет. ЛИТЕРАТУРА 1. Mark Saunders.Bridging the gap between custom ASICs and ARM-based MCUs// www.eetimes.com.

2. Steve Bitton. Cypress looks to change the game with new PSoC product line and design software//www.eetimes.com.

3. Aaron GL Podbelski. PRODUCT HOWTO: Cost Reduction Through Precision Analog// www.eetimes.com.

4. Toni McConnel. PSoC 5 dev platform has new IDE, ARM Cortex-M3//www.eetimes.com.

НОВОСТИ. ЦИФРОВАЯ ЭЛЕКТРОНИКА | SILICA ПОДДЕРЖИВАЕТ МИКРОКОНТРОЛЛЕРЫ | Дистрибьютор Silica выступает с инициативой под названием Core ’n More поддержки микроконтроллерных решений соответствующими инструментами, программным обеспечением и средствами интеграции. Так европейская команда, специализирующаяся по программному обеспечению, и сеть партнеров-специалистов по инструментам, модулям и программам станут помогать клиентам в их разработках. Это свыше 70 прикладных инженеров и более 150 технически обученных работников торговли. Существует также сотрудничество с фирмами, предоставляющими модули и инженерные услуги для таких систем разработки как компиляторы, отладчики, симуляторы, эмуляторы и отладочные платы. Silica продает кроме прочего процессоры на ARM-базе компаний Texas Instruments, NXP, Freescale, STMicroelectronics и Cypress. Портфель Core ‘n More Portfolio дополняется решениями компаний Microchip, Renesas и Intel, которые предлагают альтернативные ядра для встроенных приложений. Внутри стратегии семейство процессоров ARM должно играть ключевую роль. Silica, по собственному утверждению, является крупнейшим в Европе Microsoft Windows Embedded-дистрибьютором. Silica является паневропейским дистрибьютором полупроводников группы Avnet, учрежденным в 2011 г. Годовой оборот около 1 млрд долл., число клиентов составляет 15000. www.elcomdesign.ru

25 ПЛИС, СБИС И СнК

НОВОСТИ. ЦИФРОВАЯ ЭЛЕКТРОНИКА | СОЗДАН ТЫСЯЧЕЯДЕРНЫЙ ПРОЦЕССОР | Ученые Университета Глазго под руководством Вима Вандербауведе создали тысячеядерный процессор на FPGA. Исследователи разделили транзисторы в созданном ими чипе на небольшие группы, выполняющие разные задачи, и снабдили каждую из групп отдельной оперативной памятью. Кристалл запрограммирован на выполнение алгоритма декодирования потока данных в формате MPEG. Представленный пробный вариант процессора обрабатывает видеопоток на скорости около 5 Гбайт/с. Это примерно в 20 раз быстрее по сравнению с самыми мощными из существующих настольных компьютеров. Как полагают разработчики, микросхемы FPGA не используются в традиционных ПК ввиду сложности программирования. Однако ввиду колоссальной вычислительной мощи процессоров такого типа в ближайшем будущем FPGA могут получить более широкое применение. www.elcomdesign.ru

Электронные компоненты №1 2011

ПРИОТКРЫВАЯ ТАЙНЫ АНАЛОГОВЫХ И АНАЛОГО-ЦИФРОВЫХ ASIC БОБ ФРОСТХОЛМ (BOB FROSTHOLM), маркетинговый директор, JVD В статье обсуждаются вопросы проектирования аналоговых заказных ИС с точки зрения минимизации затрат и достижения требуемых характеристик. Рассматриваются особенности процесса проектирования ASIC на базе стандартных аналоговых библиотечных элементов и полностью заказное проектирование. Статья представляет собой перевод [1]. их продаж в 2010 г. равен примерно 37 млрд долл.) были ASIC (см. табл. 1). Заказы на ASIC, в которых требуется применение большого числа аналоговых узлов, должны быть направлены в компании-разработчики, которые специализируются на проектировании аналоговых схем, а не туда, где используются стандартные библиотечные аналоговые IP-блоки. Компании, которые занимаются разработкой аналоговых ASIC, имеют крупный штат компетентных, имеющих большой опыт инженеров, обладающих широкими знаниями в области аналоговых схем. Ясно, что крупные компанииразработчики аналоговых ИС (подобные Analog Devices, Linear Technology, Maxim, National, TI) имеют громадный портфель патентов. Однако минимальные годовые потребности и/или ограниченные финансовые возможности заставляют большинство более мелких заказчиков искать независимые компании по разработке аналоговых схем или ASIC смешанного сигнала. МИФ 1. ИМЕЮТСЯ ТОЛЬКО ЭКОНОМИЧЕСКИЕ ПРИЧИНЫ ИНТЕГРИРОВАНИЯ АНАЛОГОВЫХ ФУНКЦИЙ В ASIC, КОГДА КОЛИЧЕСТВО АНАЛОГОВЫХ УЗЛОВ В СХЕМЕ МИНИМАЛЬНО

Концепция ASIC возникла в результате поиска средства интегрирования

функций в кристалле, чтобы уменьшить стоимость сложных логических схем. Сегодня, спустя более чем 30 лет с момента своего появления, ASIC остаются в высокой степени ориентированными на цифровые схемы. Когда мы слышим такие термины как системана-кристалле и IP-блок многократного использования, связанный с ASIC, нам приходят на ум чрезвычайно сложные, ориентированные на цифровые функции ASIC, которые могут также выполнять несколько важных аналоговых функций. Исторически сложилось так, что как раз на эти продукты было направлено основное внимание средств массовой информации и сформирован тот взгляд сообщества пользователей, что малого числа аналоговых функций хватит надолго. Но как же насчет приложений, требующих ASIC, ориентированных на аналоговые функции? Они также являются системамина-кристалле, хотя могут не содержать микропроцессорное ядро или даже память. В сфере приложений для медицины и промышленности широко распространены именно такие требования к системе, и тем не менее, большинство компаний-поставщиков ASIC совершенно не готово к проблемам проектирования уникальных аналоговых схем, предназначенных для таких важных приложений.

Таблица 1. Прогноз продаж аналоговых ИС в 2010 г. Стандартные аналоговые ИС Усилители и компараторы Интерфейсы Стабилизаторы напряжения и ИОН Преобразователи данных Всего стандартных аналоговых ИС Аналоговые ASIC Потребительские устройства Компьютеры Телеком Автомобильные устройства Промышленные/другие Всего аналоговых ASIC Всего, рынок аналоговых ИС

Продажи, млрд долл.

2,579 2,050 7,734 2,776 15,139 Продажи, млрд долл.

2,876 3,232 9,691 3,895 2,080 21,776 36,915

% от суммарных продаж 7,0 5,6 21,0 7,5 41,0 % от суммарных продаж 7,8 8,8 26,3 10,6 5,6 59,0 100,0

Электронные компоненты №1 2011

27 ПЛИС, СБИС И СнК

Заказные ИС (ASIC) обычно вызывают в нашем воображении образ чрезвычайно сложных логических ИС, содержащих десятки и сотни тысяч (даже миллионов) транзисторов и предназначенных для решения специальных задач заказчика. В отличие от многофункциональных стандартных микросхем, таких как микроконтроллеры, которые нашли применение в широком спектре приложений, ASIC предназначены для отдельного специального приложения и, как правило, для конкретного продукта или серии продуктов. Сегодня большинство компанийпоставщиков ASIC предлагает реализацию некоторых аналоговых функций как часть своего сервиса. Во многих случаях аналоговые функции реализуются методами цифровых схем. В других случаях находятся какие-либо компромиссные решения для осуществления аналоговых функций, которые позволяют использовать стандартные библиотечные элементы, спроектированные специально на базе технологического процесса создания высокоскоростных низковольтных цифровых схем высокой плотности упаковки. Часто такие кристаллы называют ASIC смешанного сигнала или Da-ASIC, где D означает высокое содержание цифровых блоков, а маленькая буква a означает минимальное содержание аналоговых блоков. Аналоговые ASIC играют важную роль в нашей жизни. Без них не существовало бы ни одно портативное электронное устройство, которые мы используем в повседневной жизни. Вообразите мир без мобильных телефонов, MP3-плееров и навигационных систем. Создание этих устройств с помощью стандартных компонентов сделало бы их чрезвычайно дорогими. Каждый автомобиль содержит десятки чипов ASIC, они играют важную роль в приложениях для медицинского оборудования, электрометрах, бытовой технике и многих других устройствах. Рынок аналоговых ASIC огромен. По данным исследовательской компании IC Insights, почти 60% из всех аналоговых микросхем (суммарный объем

ASIC при использовании стандартных библиотечных элементов и при разработке полностью заказной аналоговой схемы. Будьте внимательны и не позволяйте компаниям-разработчикам схем смешанного сигнала убедить вас отказаться от тех идеальных характеристик, которые вы хотите реализовать в своем проекте. Близко к идеалу — недостаточно хорошо, аналоговая схема должна быть совершенно точной! Рис. 1. Погрешность в достижении требуемых аналоговых характеристик схемы при использовании стандартных библиотечных элементов смешанного сигнала

Рис. 2. Использование заказных аналоговых блоков для части или всех аналоговых блоков обеспечивает 100-% достижение требумых характеристик

ПЛИС, СБИС И СнК

28

Реальная себестоимость чипа ASIC может обеспечить весьма значительную экономию средств по сравнению с совокупной стоимостью микросхем, которые она заменяет. Однако есть и другие составные компоненты стоимости, связанные с ASIC, которые необходимо учитывать и амортизировать во время срока службы изделия. Единовременные расходы на инженерно-технические работы, которые зависят от сложности проекта, а также стоимость фиксированной технологической или инструментальной оснастки, такой как фотошаблоны и тестовое оборудование, могут добавить от нескольких центов до нескольких долларов к стоимости кристалла ASIC, в зависимости от сложности и срока службы продукта. Включение различных компонентов в чип, для изготовления которого требуются более экзотичные технологические процессы, позволяющие достичь таких свойств как высокие токи, низкий уровень шума или высокая рабочая частота, увеличит стоимость кристалла. Следовательно, важно определить, какие элементы стоит включать в состав ASIC, а какие следует оставить в качестве дискретных компонентов. Интересно, что использование большего числа мелких, менее сложных аналоговых ASIC, которые различаются по технологии, может привести к весьма значительному снижению общей стоимости системы. Большинство аналоговых приложений кроме ИС использует также набор

WWW.ELCOMDESIGN.RU

пассивных элементов и дискретных транзисторов. Интеграция как можно большего числа таких компонентов в ASIC часто ничего не стоит, но может сильно повлиять на снижение стоимости конечного устройства. Именно такая потенциальная экономия общей стоимости системы служит мотивирующим фактором для разработок аналоговых ASIC. МИФ 2. ASIC СМЕШАННОГО СИГНАЛА ОЗНАЧАЕТ ТО ЖЕ САМОЕ, ЧТО И АНАЛОГОВАЯ ASIC

Несмотря на то, что термин «ИС смешанного сигнала» подразумевает сочетание аналоговых и цифровых схем на одном кристалле, имеются четко выраженные различия в уровне квалификации специалистов, необходимой для соединения библиотечных элементов (аналоговых и цифровых) на кремниевом кристалле по сравнению с созданием действительно аналоговой схемы, которая удовлетворяет всем требованиям спецификации. Для многих приложений аналоговые библиотечные элементы обеспечивают достаточно хорошие параметры, которые удовлетворяют системным требованиям. Однако растущий уровень сложности аналоговых приложений делает необходимым создание схем, которые являются по-настоящему ориентированными на конкретную задачу, а не представляют собой компиляцию блоков аналоговых ячеек общего назначения. На рисунках 1 и 2 сравнивается процесс проектирования аналоговой

МИФ 3. ТОЛЬКО ПРИЛОЖЕНИЯ, ВЫПУСКАЕМЫЕ КРУПНОЙ СЕРИЕЙ, МОГУТ ПОЛУЧИТЬ ПРЕИМУЩЕСТВА ОТ ПРИМЕНЕНИЯ АНАЛОГОВЫХ ASIC

Многие крупные полупроводниковые компании, разрабатывающие ASIC, направляют свои усилия на работу с небольшим количеством весьма крупных заказчиков. Ясно, что это — привилегия немногих, а остальные компании должны искать партнеров по разработке и производству, которые соответствуют их нуждам. Все компании полного сервиса ASIC имеют свои бизнес-критерии по определению минимальных невозмещаемых расходов, инструментальных средств и, что самое важное, ежегодного объема выпуска изделий. Некоторые ASIC-компании избегают проблем, связанных с производством, предлагая лишь сервис по проектированию и отдавая заказчику вопросы размещения спроектированной ASIC на производстве. Так или иначе, часто именно субподрядные кремниевые фабрики, а не ASIC-компании, определяют ограничения на минимальный ежегодный объем выпуска ИС. Полупроводниковая промышленность периодически переживает сменяющие друг друга циклы подъема и спада. Оглянувшись назад, мы обнаружим, например, что во время подъема производственные мощности азиатских кремниевых фабрик быстро заполнялись заказами и едва ли не самым крупным и перспективным клиентам было отказано в размещении заказа. Организаторы портфельных поставок до некоторой степени облегчили эту проблему путем объединения заказов многочисленных более мелких компаний. Однако крупные азиатские фабрики были созданы с расчетом на крупносерийное производство, предлагая технологические процессы, специально разработанные для массового производства, в частности, высокоинтегрированных низковольтных логических схем. Для многих из них производство аналоговых схем является проблематичным. К счастью, существует достаточное количество альтернативных вариантов. Повсюду в мире, и особенно в Кремниевой долине, имеется множество более мелких кремниевых фабрик,

ПЛИС, СБИС И СнК

30

Рис. 3. Топология кристалла, созданная с использованием стандартных аналоговых IP-блоков

Рис. 4. Топология кристалла, созданная при «ручном» проектировании аналоговых схем

которые специализируются на производстве аналоговых схем и не испытывают отвращения к мелкосерийному бизнесу. Обеспечивая необходимый уровень защиты корпоративных секретов компаний, эти фабрики готовы обслуживать мало- и среднесерийный бизнес аналоговых схем и предлагают цены, вполне конкурентоспособные по сравнению с крупными азиатскими фабриками. Эти более мелкие компании пришли к пониманию того, что хотя аналоговые продукты часто рассчитаны на меньший ежегодный выпуск, аналоговые схемы, в общем случае, менее чувствительны к резким колебаниям спроса и предложения, характерным для полупроводниковой индустрии. Дополнительным фактором является то, что часто аналоговые чипы могут иногда оставаться в производстве до десяти лет и более. Для фабрик, которые соглашаются на меньший ежегодный объем производства, такое долговременное сотрудничество становится своеобразной ежегодной рентой. Обладающие опытом компании-разработчики аналоговых ASIC потратили десятилетия на формирование таких взаимоотношений со своими партнерами и заказчиками.

нию целых областей неиспользуемой поверхности кристалла, что вызывает снижение числа кристаллов на пластине (см. рис. 3). Кроме того, так как аналоговые блоки ASIC смешанного сигнала, вероятнее всего, используются на входе и выходе схемы, эти элементы должны быть расположены ближе к периферии кристалла для того, чтобы обеспечить легкий доступ к контактным площадкам. «Ручное» проектирование некоторых или всех аналоговых блоков позволяет разработчику решить несколько проблем. В схеме смешанного сигнала вручную спроектированные аналоговые схемы исключают пустые области на кристалле, создаваемые в результате применения стандартных цифровых элементов, что позволяет лучше оптимизировать использование площади кремния (см. рис. 4). Кроме того, «ручное» проектирование аналоговых схем позволяет разработчику точно определить характеристики схемы, а не быть ограниченным теми параметрами, которые доступны в стандартных библиотечных элементах. Следует рассмотреть также вопрос использования излишне усложненных элементов. Например, для данного приложения требования к некоторым параметрам аналоговых схем могут быть более мягкими, что упрощает «ручное» проектирование по сравнению с использованием стандартных элементов. И наоборот, «ручное» проектирование аналоговых схем дает возможность разработчику улучшить другие характеристики, которые могут в конечном итоге уменьшить стоимость ASIC за счет увеличения выхода годных и, таким образом, стать более конкурентоспособными на рынке.

МИФ 4. ИСПОЛЬЗОВАНИЕ СУЩЕСТВУЮЩИХ IP-БЛОКОВ ИЗ БИБЛИОТЕКИ АНАЛОГОВЫХ ЭЛЕМЕНТОВ СНИЖАЕТ СТОИМОСТЬ ЧИПА

Использование предварительно разработанных функциональных блоков, таких как усилители, преобразователи и приемопередатчики, может сократить срок разработки и повлиять на снижение общей стоимости кристалла. Несмотря на это, необходимо рассмотреть также и другие факторы, влияющие на конечную стоимость продукта. Стандартные библиотечные аналоговые элементы скомпонованы не так оптимально, как цифровые элементы. Использование аналоговых библиотечных ячеек может привести к появле-

WWW.ELCOMDESIGN.RU

МИФ 5. ПРОЕКТИРОВАНИЕ ASIC НА ОСНОВЕ СТАНДАРТНЫХ ЭЛЕМЕНТОВ ОБЕСПЕЧИВАЕТ РАСШИРЕНИЕ АССОРТИМЕНТА ПРОДУКЦИИ

Проектирование аналоговой части ASIC смешанного сигнала с использо-

ванием библиотеки элементов эквивалентно проектированию системы с помощью готовых аналоговых ИС. С одним важным исключением — возможностью выбора нужного компонента. На уровне печатной платы существуют десятки тысяч микросхем усилителей, источников опорного напряжения, преобразователей и других компонентов, из которых можно выбрать оптимальный вариант. В библиотеке элементов разработчик ограничен выбором из нескольких десятков усилителей, источников опорного напряжения, преобразователей и т.д. Чтобы приспособиться к такому ограниченному выбору, разработчику, возможно, придется пойти на определенные жертвы в том, что касается достижения требуемых характеристик. Проектирование аналоговых ASIC дает прекрасную возможность победить в конкурентной борьбе. Как было указано выше, почти 60% мирового рынка аналоговых ИС занимают ASIC. Если вы и ваши конкуренты строите свои проекты на базе одной и той же библиотеки стандартных элементов смешанного сигнала, то вы получите приблизительно те же характеристики, которые определяются параметрами библиотечных элементов. Настоящая индивидуализация продуктов определяется вложенными в них новыми решениями. Это можно достичь благодаря созданию уникальных особенностей продукта, не всегда легко доступных для конкурентов. Библиотеки элементов не позволяют создать уникальные свойства продукта, которые часто нужны для критически важных аналоговых приложений. МИФ 6. «ВРУЧНУЮ» СПРОЕКТИРОВАННЫЕ АНАЛОГОВЫЕ СХЕМЫ СЛИШКОМ ДОРОГИ ПО СРАВНЕНИЮ СО СТАНДАРТНЫМИ ЭЛЕМЕНТАМИ

Имеется множество случаев, когда стандартные аналоговые блоки обеспечивают более чем достаточный уровень качества. Обладающие опытом компании-разработчики аналоговых ASIC знают об этом и предлагают полностью заказные аналоговые схемы, когда это действительно необходимо. «Вручную» спроектированные аналоговые схемы могут обеспечить уникальные свойства, которые требуются, чтобы создать конечный продукт с превосходными характеристиками. Кроме того, отступив от проектирования на базе стандартных элементов, инженер может выбрать технологический процесс, так как библиотеки элементов обычно разрабатываются для одного процесса на определенной кремниевой фабрике. Доступны библиотеки для

Однократные затраты на инженерно-техническое обеспечение включают в себя несколько переменных. Эти затраты должны быть распределены на несколько кристаллов, которые производятся во время срока службы продукта, для того чтобы определить их влияние на себестоимость ASIC. При правильной организации процесса однократные затраты на инженернотехническое обеспечение, связанные с аналоговыми схемами, спроектированными «вручную», несоразмерно ниже себестоимости конечного чипа. Главным условием успеха служит мастерство компании-разработчика ASIC, которая выполняет проектирование аналоговой схемы. МИФ 7. НАИБОЛЕЕ ЭКОНОМИЧНЫМ РЕШЕНИЕМ ЯВЛЯЕТСЯ МАКСИМАЛЬНОЕ ИНТЕГРИРОВАНИЕ ФУНКЦИЙ В КРИСТАЛЛ ASIC СМЕШАННОГО КРИСТАЛЛА

Недавно на ресурсе Linked-In аналитик рынка IP рассказал о сложностях интегрирования специальных аналоговых функций в широко распространенный цифровой чип, для чего понадобился запуск дополнительных 3—4 опытных партий изделия. В результате выпуск системы-на-кристалле для ТВ-системы PalPlus был отложен более чем на год.

Этот случай отчетливо показал суть проблемы. Недостаточная квалификация в области проектирования аналоговых схем способна подорвать авторитет компании-разработчика ASIC смешанного сигнала и ее заказчика. Отсутствие запуска продукта в течение года и более является смертельным ударом для компании. Когда аналоговый компонент проекта является критически важным (например, базовый АЦП или ЦАП), лучше всего найти специалиста в области аналоговых ASIC, чтобы выполнить интеграцию системы. Кроме того, следует рассмотреть возможность разделения функций на несколько кристаллов, когда как аналоговая, так и цифровая часть схемы являются избыточными. Факт заключается в том, что аналоговые схемы функционируют лучше, когда они изготовлены с использованием «нецифрового» технологического процесса. В долгосрочной перспективе, однако (с точки зрения стоимости/выхода годных/площади на плате), изделие станет более конкурентоспособным, когда специализированная аналоговая ASIC будет высокоинтегрированной.

ЛИТЕРАТУРА 1. Bob Frostholm. Demystifying Analog & Mixed-Signal ASICs // www.jvdinc.com.

Электронные компоненты №1 2011

31 ПЛИС, СБИС И СнК

более широкого использования, например, ориентированные на 0,35-мкм КМОП-процесс, но они имеют менее жесткие требования по параметрам, так чтобы имелась возможность их реализации на многих фабриках. «Вручную» спроектированные аналоговые схемы создают неограниченный выбор параметров технологического процесса, особенно при использовании небольших фабрик. Многие из них различаются предлагаемым сервисом и готовностью скорректировать свои технологические процессы, чтобы обеспечить оптимизацию характеристик кристалла. Свежим примером является схема, разработанная компанией JVD, для одного из основных поставщиков автомобильных компонентов. В чипе требовался высоковольтный MOSFET, который невозможно было изготовить, используя стандартный технологический процесс небольшой кремниевой фабрики. Необходимость интегрирования MOSFET была критически важной для успеха проекта, поэтому фабрика совместно с компанией JVD создали необходимую структуру прибора. В результате в схеме удалось обеспечить устойчивость к высокому напряжению, которая была необходима для приложения и, в то же время, минимизировать число компонентов и физический размер конечного продукта.

МНОГО… ЧТО? В ПОИСКАХ НОВОГО ТЕРМИНА БРАЙАН МОЙЕР (BRYON MOYER), редактор, Techfocusmedia

Строго говоря, публикуемая ниже статья не вполне соответствует тематике нашего журнала, однако проблема, поднятая в ней, характерна для российского сообщества инженеров-электронщиков. Обилие англоязычных терминов и технического сленга зачастую приводит к недоразумениям: порой дискуссии возникают не из-за сути вопроса, а по поводу разной трактовки терминов. Статья представляет собой перевод [1]. Мы живём в эпоху параллелизма, используя всё больше машин, производящих множество действий одномоментно. Существует множество способов делать что-то параллельным образом. Большинство из них своеобразно и имеет специфические наименования. Однако есть и общие характеристики, свойственные всем этим методам. Рассмотрим способы параллельного выполнения задач, оценивая при этом их плюсы и минусы. МНОГОЯДЕРНОСТЬ — SMP

ПЛИС, СБИС И СнК

32

Термин «многоядерность» обычно относится к аппаратной архитектуре, в которой процессор имеет более одного исполнительного ядра. Однако используют этот термин для описания множества различных видов многоядерности, поэтому мы начнём рассмотрение с простейшего случая — симметричной многопроцессорной обработки (SMP). Из всех разновидностей параллелизма эта, вероятно, наиболее проста в использовании, т.к. всю работу по распараллеливанию выполняет за вас кто-то другой (естественно, в случае использования соответствующей операционной системы (ОС)). В случае SMP все процессорные ядра одинаковы, как и их обрамление. Другими словами, ОС не может различить их. Плюсом такого подхода является то, что ОС может запланировать выполнение конкретной задачи на любом из доступных ядер. Ей не требуется знать о каких-либо особенностях или индивидуальных предпочтениях того или иного ядра, т.к. этих особенностей просто нет. Примером использования такого вида многоядерности может служить персональный компьютер. МНОГОПРОЦЕССОРНОСТЬ

Этот тип параллелизма, по сути, мало чем отличается от предыдуще-

WWW.ELCOMDESIGN.RU

го. Различие состоит только в том, что для большинства людей термин «многопроцессорность» означает использование нескольких отдельных микросхем. Фактически в компьютере эти два типа могут вполне успешно сосуществовать: этот случай описывается такой характеристикой системы как «двухпроцессорная, четырехъядерная». Есть ли какие-либо различия между многоядерными и многопроцессорными системами? Да, есть несколько технических характеристик, по которым они различаются — например, соединить несколько микросхем сложнее, чем несколько ядер в одном корпусе. Однако, с точки зрения ОС, никаких различий нет, и многопроцессорная система точно так же управляется ею, как и многоядерная. Многие инженеры используют термин «многопроцессорные» как более общий, однако и в своём узком смысле он очень распространён. МНОГОПОТОЧНОСТЬ

Данный термин вообще-то не относится к архитектуре аппаратуры: это концепция разделения каждого отдельного процесса на несколько подпроцессов, называемых потоками или нитями (threads). Однако если никто не использует этот термин для обозначения именно того, для чего он предназначен, он моментально становится общеупотребительной метафорой. НЕСИММЕТРИЧНАЯ МНОГОПОТОЧНОСТЬ

С точки зрения аппаратуры, в данном случае нет никакой разницы с симметричной многоядерностью. Различие заключается только в ОС. Вместо одной операционной системы, управляющей набором из одинаковых процессоров или ядер, в этом слу-

чае каждое отдельное ядро может использовать свою ОС. Или разные инкарнации одной и той же ОС. Или вообще не использовать операционную систему. Примером простой конфигурации может служить исполнение одним из ядер ОС Linux, в то время как несколько других ядер управляет устройствами. Разница с ранее описанным случаем состоит в природе того, что выполняется отдельным ядром. В случае симметричной многоядерности ОС берёт процесс, разделяет его на потоки и планирует их распределение по ядрам. Для несимметричной многопоточности каждое ядро исполняет собственный процесс (если он выполняется под управлением ОС). Если ОС нет, то этот процесс называется программой. В принципе, возможно смешение симметричной и несимметричной многопоточности: например, если в системе восемь ядер, можно на четырёх работать в симметричном многопоточном режиме и на оставшихся — в режиме «голого железа» без ОС. Естественно, при этом разработчику системы придётся решить задачу о том, как заставить систему работать. НЕОДНОРОДНАЯ МНОГОЯДЕРНОСТЬ

В этом случае между ядрами имеются аппаратные различия. Например, одинаковым ядрам может выделяться разная память или периферия, однако чаще всего различны сами ядра. Хорошим примером являются системы на кристалле для сотовых телефонов, содержащие множество отдельных ядер для выполнения различных задач, причём каждое ядро оптимизируется для выполнения конкретной задачи. Чаще всего такая конфигурация состоит из управляющего микроконтроллера, работающего в паре с ЦПОС,

и, например, графическим процессором. В данном случае имеется довольно много общего с предыдущим методом, с точки зрения ОС, т.к. используемые ресурсы не унифицированы. СЕТЕВЫЕ ВЫЧИСЛЕНИЯ

Все рассмотренные нами варианты относились к одиночному компьютеру или даже микросхеме. При этом связь между отдельными ядрами осуществлялась практически мгновенно или с незначительной задержкой и с помощью простых транспортных схем. Очевидным примером этих сетей может служить PCIExpress, однако даже такая шина как AMBA может быть приспособлена для организации симметричной многопроцессорной работы с разделяемой памятью. Для обеспечения межпроцессорной связи в более сложных случаях несимметричной многопроцессорной обработки применяются более продвинутые интерфейсы типа MCAPI. Однако при организации сетевых вычислений разные процессоры могут располагаться на разных континентах. Связь между ними осуществляется через локальные и глобальные сети. При этом каждая система работает под управлением собственной ОС, так что в данном случае мы имеем дело с несимметричной многопоточностью. Связь между отдельными процессорами в этом случае осуществляется с использованием «тяжёлых» протоколов, которые должны учитывать множественные включения и отключения от вычислительной сети отдельных узлов. МАССИРОВАННЫЕ ПАРАЛЛЕЛЬНЫЕ ВЫЧИСЛЕНИЯ

ПЛИС, СБИС И СнК

34

«Массированность» в данном случае означает переход от относительно простых процессоров, имеющих лишь четыре или немногим более ядер, к намного более сложным системам типа 64-ядерного процессора Tiler. Работу таких процессоров довольно сложно организовать, т.к. приходится решать сложные задачи управления межпроцессорными связями, обеспечения эффективной работы памяти и систем ввода/вывода, так что решения, хорошо работающие в малоядерных симметричных системах, в этом случае зачастую проваливаются.

«Массированный параллелизм» обозначает примерно то же самое, но обычно относится к многопроцессорным системам вроде тех, что предлагают компании типа Thinking Mashines. Так что скорее это некий маркетинговый термин, с помощью которого рекламные агенты стараются убедить вас в том, что «это круто». ПАРАЛЛЕЛЬНОЕ ПРОГРАММИРОВАНИЕ

Этот термин включен в обзор, т.к. «параллельность» связана с рассматриваемыми нами вопросами. Однако, в первую очередь, он относится к программной части задачи, представляя собой некий набор из программистских приёмов, которые упростят распараллеливание вычислений. Это может быть новый язык программирования, новая парадигма вычислений или новый набор сред программирования. АППАРАТНОЕ УСКОРЕНИЕ

В этом случае трудно привести очевидные примеры параллельных вычислений. Некоторые из них к параллельным вычислениям не относятся вовсе. Идея аппаратного ускорения вычислений в том случае, когда некоторые задачи слишком долго решаются программными методами, состоит в выполнении их аппаратными средствами. Это можно сделать двумя способами: простым и сложным. Простой способ состоит в том, что когда процессору требуется помощь со стороны аппаратного ускорителя, он запускает его и ждёт, пока тот не закончит работу. Это так называемая «блокирующая» конфигурация, т.к. на время работы сопроцессора выполнение основной программы приостанавливается. Конечно, это неприятно, однако в целом работа выполняется быстрее, чем если бы вычисления выполнялись чисто программным способом. Кроме того, если в системе выполняется более одного процесса или потока, то ОС может переключить контекст на выполнение другой задачи, так что общие потери (если не учитывать затраты процессорного времени на переключение контекстов) будут не слишком значимы. Более сложным является обеспечение работы ускорителя без

блокировки. В простейшем случае ускоритель ничего не возвращает процессору, выполняя определенную за дачу (например, формирует TCP-пакеты и пересылает их далее), а затем ждёт следующего запроса. Сложности начинаются, когда вам требуется результат работы ускорителя, но вы хотите во время его функционирования задействовать и основной процессор. Для этого используется некая разновидность разветвления/слияния процессов, когда производится разделение выполняемой задачи, причём одна её часть продолжает выполняться основным процессором, а вторая передаётся в ускоритель, после чего результаты объединяются. Вообще-то такой способ работы является распараллеливанием, даже если в системе имеется только одно процессорное ядро. Однако в таком случае его никак нельзя отнести к категории многоядерной обработки, т.к. ядро всё-таки одно. Правда, при организации неблокирующего ускорения придётся учитывать все соображения, характерные для организации многопоточной работы. Термин «аппаратное ускорение» наилучшим образом объяснял бы ситуацию, не будь он столь затёрт использованием в узком смысле. Ведь когда мы говорим о многоядерности, никто не задумывается об аппаратном ускорении. А стоит сказать «аппаратное ускорение», как напрочь забывается всё то, что связано с многоядерными системами. Итак, мы рассмотрели девять различных способов выполнения нескольких задач в одно и то же время. Все термины, обозначающие эти способы, имеют свою специфику, хотя во многом взаимно пересекаются (и, следовательно, неоднозначны). Мы попытались описать каждый термин, максимально абстрагируясь от конкретики, чтобы найти «универсальный метатермин». «Одновременное исполнение»? «Одновременные вычисления»? «Одновременное исполнение»? Вам самим решать, что выбрать... ЛИТЕРАТУРА 1.Multi-… what? In Search of a New Buzzword//www.techfocusmedia.net/archives/ articles/20101130-multi.

НОВОСТИ ТЕХНОЛОГИЙ | БАТАРЕИ ДЛЯ ПРИМЕНЕНИЯ В ТКАНЯХ | Компания Varta Microbattery разрабатывает печатные батареи для применения в тканях. Так называемые Wearable-технологии могут найти применение, например, в светящихся и обогреваемых лыжных костюмах. Батареи изготавливаются печатным способом. www.elcomdesign.ru

WWW.ELCOMDESIGN.RU

КОЛЛЕКТИВНОЕ ПРОЕКТИРОВАНИЕ FPGA ДЖЕФФ ГАРРИСОН (JEFF GARRISON), директор отдела маркетинга, Synopsys Возможности FPGA невероятно выросли. 28-нм FPGA является устройством, эквивалентным ASIC с 20—30 млн вентилей. При таких размерах FPGA ее средства проектирования, которые традиционно применялись одним-двумя инженерами проекта, перестают эффективно действовать. Теперь даже небольшая группа разработчиков не в состоянии выполнить проектирование и верификацию этих устройств за разумное время.

РАСПРЕДЕЛЕННОЕ И ПАРАЛЛЕЛЬНОЕ ПРОЕКТИРОВАНИЕ

Рабочая сила компаний распределяется по всему миру. Однако большинство требований к совместному пользованию ресурсами и сотрудничеству в рамках проекта, по сути, остается прежним. Части проекта, разработкой которых занимается тот или иной инженер или группа сотрудников, должны быть автономными и легко интегрироваться в проект высшего уровня. Эти подпроекты часто находятся на разных этапах разработки, поэтому требуется система управления ими. Кроме того, повторное использование IP-ядер из предыдущего проекта или полученных от независимой фирмы является довольно-таки распространенной практикой проектирования с применением FPGA. В настоящее время нецелесообразно создавать новый код RTL для всей функциональности, реализуемой в современных больших FPGA. При распределенном и параллельном проектировании необходимо учитывать следующие возможности: – управления и интеграции подпроектов в систему высшего уровня, в т.ч. управление версиями исходного кода; – повторного использования проекта или IP-ядер; – контекстного синтеза.

В большинстве случаев коллектив разработчиков состоит из нескольких групп, занимающихся субблоками, и интегратора проекта на высшем уровне. Возможность индивидуального проектирования каждого субблока и их регулярная (например, в ночные часы) автоматическая интеграция в структуру высшего уровня чрезвычайно полезна. Такие системы управления версиями как CVS и Perforce становятся привычными средствами управления большими проектами с FPGA, RTL-код которых постоянно меняется из-за множества источников (см. рис. 1). Полезным побочным эффектом независимой разработки и управления субблоками является намного более простая возможность использовать их повторно в будущих проектах. Исходный RTL-код и проектные ограничения для FPGA можно заархивировать как единый верифицированный функциональный блок для быстрой интеграции в проекты следующего поколения. Одним из главных вызовов для команды разработчиков является время, отведенное на создание системы, а также бюджет на ресурсы для каждого субблока. Руководителю группы требуются средства, позволяющие назначать каждому субблоку определенные ресурсы, чтобы не превысить возможности FPGA в отношении RAM,

DSP и справочных таблиц (LUT). Эти средства позволяют избежать ситуации, в которой две независимые группы, работающие над своими частями проекта, не знают о ресурсах, которые отведены под использование другими субблоками. В тех случаях, когда определенная информация о нескольких субблоках системы известна заранее, во время синтеза осуществляются дополнительные оптимизации, что позволяет в целом улучшить временные характеристики. Например, рассмотрим случай с константой, передаваемой по всем субблокам системы. В этой ситуации существует возможность оптимизировать схему, устранив ненужную логику. В отсутствие контекстной информации, полученной с помощью пакета синтеза схем, такая оптимизация невозможна. Кроме того, эти средства должны обладать определенной гибкостью, чтобы обеспечить селективную граничную оптимизацию при появлении критического пути между субблоками одной схемы. ТЕХНОЛОГИЧЕСКИЙ ПРОЦЕСС РАЗРАБОТКИ

Всегда имеются компромиссы при установлении приоритетных требований к схеме, например, по тактовой частоте, потребляемой мощности и

35 ПЛИС, СНК и СБИС

В проектах с использованием FPGA все чаще принимают участие достаточно большие коллективы инженеров, работающих в географически разных точках мира. Данная тенденция оказывает большое влияние на средства проектирования, верификации и управлении этими сложными электронными устройствами. Рассмотрим по порядку три главных аспекта коллективной работы над проектом: – распределенная и параллельная разработка; – технологический процесс разработки; – отслеживание состояния проекта и отчеты.

Рис. 1. Коллективная разработка проекта независимо обеспечивает устойчивую работу каждого блока таким образом, чтобы их объединение на высшем уровне гарантированно оказалось работоспособным

Электронные компоненты №1 2011

ПЛИС, СНК и СБИС

36

размеру. Синтез на высшем уровне, на котором осуществляется монтаж и трассировка, как правило, обеспечивает наилучшее качество результатов (QoR), но часто затрагивает те участки схемы, которые уже прошли проверку. В результате приходится затрачивать время на повторное исправление ошибок. Синтез снизу вверх позволяет исключить ненужные участки схемы при монтаже и трассировке, обеспечив предсказуемость и стабильность работы схемы, но могут ухудшить суммарный показатель QoR. Возможно, сочетание этих двух методов было бы наиболее целесообразным. В идеальном случае желательно достичь всех поставленных целей, не идя на большие компромиссы. Для этого разработчикам необходимо следующее: – сочетание методологий «сверху вниз» и «снизу вверх»; – быстрый цикл создания системы и максимальное качество QoR; – интеграция с инструментами поставщиков FPGA. Смешанная методология позволяет нескольким группам независимо работать над своей частью проекта, тогда как интегратор высшего уровня производит отладку всей схемы, обеспечивая наилучшее качество. Некоторые критичные к временным параметрам блоки, которые уже были разработаны и протестированы, могут быть исключены из оптимизации во избежание ненужных изменений, тогда как другие подвергнутся этому процессу. При желании осуществляется финальный синтез сверху вниз для достижения оптимального качества. Разработка общей топологии кристалла может быть затруднена и привести к непредсказуемым результатам, поэтому она не рассматривается как общее требование для всех проектов. В методологии коллективной разработки крайне необходимо иметь автономные функциональные блоки, включающие RTL и соответствующие схемные ограничения и поддерживающие повторное использование модулей или проекта. Быстрый цикл создания устройства методом синтеза, а также монтаж и трассировка — самые главные задачи по мере перехода от 40-нм FPGA к 28-нм. Во многих случаях в связи с этим время прогона длительностью в 20 ч уже неприемлемо. Обязательным условием параллельной обработки данных стало применение многопроцессорных компьютеров, независимо от того, разделяется ли проект на субблоки инженером вручную или это осуществляется автоматически с помощью соответствующих инструментов. В случае проектирования процессорных систем с FPGA средства синтеза должны совместно работать с такими

WWW.ELCOMDESIGN.RU

инструментами поставщиков FPGA как, например, Xilinx EDK или Altera SoPC Builder. Встраиваемые процессорные подсистемы, созданные с помощью EDK или SoPC Builder, можно легко интегрировать в процесс синтеза. Вопрос качества QoR всегда стоит на повестке дня, особенно если FPGA применяются в конечном продукте. Смешанная методология «сверху вниз» и «снизу вверх» позволяет добиться компромисса между устойчивостью схемы и ее характеристиками. Средства разработки опытных образцов позволяют исключить при оптимизации большинство блоков, чтобы обеспечить высокий уровень предсказуемости проекта, тогда как разработчики FPGA имеют возможность исключить только большинство критичных блоков и с помощью инструментальных средств выполнить граничную оптимизацию блоков, улучшив временные характеристики. Отладка стала чрезвычайно трудной задачей, особенно с использованием таких традиционных подходов как наблюдение за сигналами на определенных выводах FPGA, например, с помощью встроенного в эту микросхему логического анализатора и средств ChipScope-II или SignalTap. Кроме того, очень трудно отслеживать имена сигналов, которые могли измениться при работе средств синтеза, проводивших отладку таблицы соединений схемы. Лучший и намного более продуктивный метод заключается в отладке непосредственно в исходном коде RTL, с которым разработчики хорошо знакомы. Чем сложнее функции FPGA, тем сложнее механизмы запуска, которые необходимы для отслеживания поведения схемы. Например, возможность запуска их на конечном автомате является чрезвычайно полезной. В этом случае количество состояний устанавливается при использовании измерительных приборов. Во время отладки пользователь определяет, что происходит в каждом состоянии и при переходе, сравнивая соответствие полученных значений с расчетными. Это позволяет эффективно отыскивать трудно обнаруживаемые ошибки в схеме. ОТСЛЕЖИВАНИЕ СОСТОЯНИЯ ПРОЕКТА И ОТЧЕТЫ

Существует несколько возможностей отслеживания проекта и представления отчетов, которые упрощают задачу руководителя, позволяя объединить в одно целое несколько подпроектов и вовремя получить их от всех групп разработчиков. Наибольшую ценность представляет возможность управлять проектом таким образом, чтобы контролировать текущий статус каждого компонента всей схемы с указанием

таких нарушений как, например, несоответствие временным ограничениям или несоблюдение размеров устройства. Ниже перечислено несколько ключевых пунктов, которые должны быть указаны в отчете.

– У инженера-разработчика или руководителя группы должна быть возможность получить отчет о состоянии субблока или всего проекта. Это позволяет оценить текущее состояние дел конкретной группы разработчиков, а также проекта в целом.

– В отчет должны быть включены такие ключевые данные как пути с отрицательным резервом, использование ресурсов FPGA (RAM, DSP и LUT) или информация о конкретном типе предупреждения компилятора.

– Возможно, в некоторых случаях при реализации стиля кодирования HDL может понадобиться предупреждающее сообщение об отклонении от политики.

– Поскольку в процессе реализации может появиться много (сотни или тысячи) предупреждающих сообщений, следует отфильтровать просмотренные сообщения, чтобы в дальнейшем работать только с новыми.

– Возможность отсортировать ошибочные сообщения по типу обеспечивает более эффективный способ справиться с большим количеством ошибок и предупреждающих сообщений.

– Член группы или ее руководитель должны иметь возможность легко сравнить и проанализировать различные реализации субблоков и проекта на высшем уровне. Возможность отслеживать состояние проекта и хранить результаты, полученные для разных реализаций блока, упрощают определение лучших из них и использование всех установочных параметров инструментальных средств и файлов constraint, необходимых для воспроизведения желаемых результатов. ВЫВОДЫ

Для проектирования и верификации устройств на базе FPGA требуются большие коллективы инженеров. Переход от групп численностью в одиндва инженера к группам из 10 и более разработчиков накладывает ограничения на средства проектирования, созданные для коллективов с меньшей численностью. В результате возникла потребность в расширении возможностей средств разработки, например использования смешанной методологии, распределенного проектирования, более быстрого выполнения итераций и ускоренного формирования отчетов на всех уровнях проектирования. Эти вопросы следует рассмотреть, прежде чем приступить к проектированию систем с FPGA.

КЛЮЧ К ИСПОЛЬЗОВАНИЮ РЕСУРСОВ FPGA АЙВО БОЛСЕНС (IVO BOLSENS), инженер, Хilinx

Матрицы FPGA — мощные и гибкие устройства. Однако для того, чтобы использовать их возможности в полную силу, требуется сноровка. В статье описаны аспекты, существенно упрощающие работу с FPGA. Современные FPGA имеют высокую вычислительную эффективность, широкую полосу одновременного доступа к памяти и гибкую структуру межсоединений. Конфигурирование может осуществляться как программным способом, так и аппаратным. Благодаря этим очевидным преимуществам область применения FPGA расширяется, затрагивая даже самые сложные вычислительные системы, предъявляющие жесткие требования к скорости вычислений и качеству обработки сигналов или пакетов данных. Для полной реализации потенциала FPGA производители предпринимают три шага: обеспечение жесткой интеграции FPGA с блоком обработки и хранения информации, разработка простых в использовании инструментов программирования и предоставление в комплекте с матрицей специализированных платформ для более эффективной разработки продукта и ускорения продвижения его на рынок. Рассмотрим их более подробно. ЖЕСТКАЯ ИНТЕГРАЦИЯ НА АППАРАТНОМ УРОВНЕ

ПЛИС, СБИС И СНК

38

Очевидно, что тесная интеграция между модулями системы всегда является важным фактором. В настоящее время по мере расширения использования FPGA производители матриц и процессоров уделяют особое внимание созданию стандартов соединения этих двух типов устройств. Так, в прошлом году компания Xilinx тесно сотрудничала с крупнейшим производителем микропроцессоров, корпорацией Intel по вопросу интеграции x86-процессоров и матриц Xilinx. Результатом совместной работы стало добавление поддержки интерфейсов FSB (Front Side Bus), QPI (QuickPath Interconnect) и HyperTransport, что позволяет подключать FPGA непосредственно в стандартный разъем для процессора на материнской плате. В свою очередь, это позволяет использовать FPGA не в качестве блока ускорения вычислений, а как полноценный процессор. В этом случае процессор и FPGA работают наравне, что обеспечивает очень низкую задержку и возможность

WWW.ELCOMDESIGN.RU

когерентного широкополосного доступа к системной памяти. Более того, подобное соединение процессора общего назначения и матрицы FPGA позволяет увеличить общий КПД системы за счет переноса некоторых функций на матрицу. Для иллюстрации приведем пример. Максимальная пропускная способность модулей Nallatech с матрицей Virtex-5 (Xilinx) для 4-процессорных плат составляет 8 Гбайт/с, устойчивый обмен осуществляется на скорости 5 Гбайт/с. Задержка доступа к системной памяти (256 Гбайт) не превышает 110 нс. Один модуль способен обрабатывать 4 канала 10Gb Ethernet. В области высокопроизводительных вычислений компания Convey Computer использовала возможность равноправного доступа в вычислительной платформе с гибридным ядром, содержащим готовый процессор и FPGA. Ресурсы сопроцессора на FPGA вполне могут сравниться с возможностями готовых процессоров, вычислительные элементы которых оптимизированы под высокое быстродействие. Матрица FPGA имеет свои особенности. Речь идет о вычислительных ядрах, предназначенных для ускорения ключевых процессов приложения. В платформе Convey каждая матрица рассматривается как отдельный процессор на системной шине. Каждой паре из FPGA и процессора общего назначения отведена своя область в кэш-памяти, поэтому они работают в одном адресном пространстве с одними и теми же данными. По сравнению со стандартной средой х86 разработка программного кода для такой системы не представляет дополнительной сложности. Для расширения присутствия в области встраиваемых систем производители FPGA выпускают однокристальные устройства, содержащие процессор общего назначения и ПЛИС. В первых подобных разработках преобладали логические элементы, поэтому пользователи должны были очень хорошо уметь разбираться в проектировании аппаратной части устройства, особенно в части работы с FPGA. Более того, во многих случаях для активации про-

цессора требовалось запрограммировать FPGA. Однако в настоящее время ситуация изменилась, и первое место отводится процессору. При таком подходе процессор может загружать операционную систему, в то время как расположенная на этом же кристалле FPGA выполняет собственную задачу. На матрицу можно перенести выполнение некоторых функций процессора, как это сделано в Extensible Processing Platform от Xilinx, чтобы разгрузить его и повысить быстродействие системы в целом. На рисунке 1 приведена структура рассматриваемой системы. Для оптимизации многопотоковой обработки в логических устройствах с приоритетом процессора содержатся схемы, которые связывают ускорительные блоки, расположенные на кристалле, с периферийными устройствами. Матрицы, отвечающие за ускорение, имеют доступ к кэш-памяти процессора. Это позволяет повысить быстродействие системы и снизить общее потребление за счет сокращения операций пересылки и хранения данных. Кроме того, рассматриваемые архитектуры поддерживают стандартные периферийные устройства и совместимы с IP-шинами, что упрощает добавление IP-блоков на кристалл. ПРОГРАММИРОВАНИЕ

До сих пор инструменты для программирования FPGA были ориентированы главным образом на разработчиков оборудования, поэтому в их основе лежат аппаратные языки, такие как Verilog или VHDL. Для программирования встраиваемых систем, наоборот, используются языки высокого уровня, например, С. В языках HDL программистам приходится отступать от привычных абстракций и управлять адресным пространством или пересылкой между регистрами напрямую. Управление памятью в языках HDL подразумевает работу с распределенными банками памяти FPGA. Во избежание конфликтов доступа к памяти используются логические схемы и планирование пересылок данных между ячейками физической памяти.

Рис. 1. Структура платформы Еxtensible Processing Platform

программно-ориентированных платформ. Стоит добавить, что компиляторы позволяют разделять приложение на несколько более мелких независимых процессов, которые могут храниться как на матрице, так и в процессорном ядре. Все процессы компилируются и связываются с библиотекой API для упрощения обмена между процессором и матрицей.

FPGA-ПЛАТФОРМЫ

В основе FPGA-платформ лежит тот же принцип, что и в системах на кристалле. Производители предпочитают производить верификацию функциональности и производительности FPGA на этих платформах, чтобы гарантировать определенные характеристики (например, поддержка видео с разрешением 1080p, 240 Гц). Платформы разработки предназначены, в первую очередь, для инженеров, которые не могут позволить себе тратить время на изучение тонкостей реализации FPGA с нуля. С другой стороны, они в равной

ЛИТЕРАТУРА 1. Bolsens I. Three keys to unleashing the full horsepower of the FPGA//RTC magazine, август 2010 г.

39 ПЛИС, СБИС И СНК

В языке С область памяти представляется одним большим пространством, доступ к которому осуществляется через отведенные структуры данных. Доступ к данным и разрешение конфликтов выполняются аппаратными средствами. Соответственно, даже несмотря на огромный выигрыш в быстродействии и низкое потребление, сложность применения языков аппаратного уровня для программистов встраиваемых приложений — серьезное препятствие для перехода на FPGA. После 20-летних исследований и многих провальных попыток, наконец, удалось сделать так, чтобы матрицы FPGA обеспечивали такие же показатели, что и написанный вручную RTL-код. Более того, последние отчеты показывают, что создание оптимального С-кода для эффективного синтеза FPGA по сложности сопоставимо с написанием кода для процессора. Таким образом, FPGA-платформы в сочетании с технологиями перевода кода С в язык аппаратного уровня формируют мощную базу для создания

степени полезны и для специалистов, которые хорошо разбираются в проектировании матриц, однако не имеют достаточно времени для создания базовых функций и стандартных блоков для своих приложений. Платформы позволяют сосредоточить усилия на специфических частях проекта, которые отличают его от других. Еще одно удобство заключается в том, что появляется возможность работать с FPGA без использования языков низшего уровня. Это помогает значительно сократить время разработки программного кода за счет использования готовых типовых функций. В противном случае придется детально прописывать каждую функцию на уровне битов. Как мы показали, производители FPGA работают над созданием нового класса системно-ориентированных программных решений для упрощения работы с FPGA. Появление устройств с приоритетом процессора — важный шаг для обеспечения тесной связи между процессорными ядрами и программируемыми логическими схемами, дающий очень высокое соотношение производительность/Вт. Эти устройства поддерживают программноориентированный подход, в котором сочетаются все последние достижения в области параллельных вычислений, построения СнК и синтеза на высоком уровне. Несомненно, дальнейшие исследования и разработки помогут получить лучшие результаты. Так, полезным дополнением могло бы стать упрощение процесса отладки и верификации системы на заданном уровне абстракции. Устройства с приоритетом процессора, как мы видели на примере Еxtensible Processing Platform, являются прочным фундаментом для использования потенциала FPGA в полную силу, не углубляясь во все детали разработки.

СОБЫТИЯ РЫНКА | ALTERA ОБЪЕДИНЯЕТСЯ С ПОСТАВЩИКОМ ОБОРУДОВАНИЯ OTN | Корпорация Altera приобрела компанию Avalon Microelectronics, лидера в на рынке оптических транспортных сетей (OTN). В течение многих лет компании вели тесное сотрудничество. В результате сделки Altera расширила линию IP-решений со скоростью передачи данных 1,2, 2,5, 10, 40 и 100 Гбайт/с. Для передачи видеопотока требуется высокая скорость и надежность обмена. Соответственно, поставщикам услуг связи необходимо оборудование, которое удовлетворит не только нынешние нужды, но и поддерживает обмен на скоростях 100 и даже 400 Гбайт/с. Как ожидается, рынок устройств, обеспечивающих спектральное уплотнение потока данных, к 2014 г. увеличится с $6,7 млрд в 2010 г. до $10,4 млрд (рост 56%). Это повысит спрос на гибкие и экономичные FPGA, такие как 28- или 40-нм семейства Altera. www.elcomdesign.ru

Электронные компоненты №1 2011

10 причин перехода на конфигурируемые процессорные ядра СТИВ РОДДИ (STEVE RODDY), вице-президент по маркетингу, Tensilica Inc. В статье обсуждаются преимущества конфигурируемых процессоров, которые позволяют повысить гибкость, улучшить эффективность архитектуры, оптимизировать процесс проектирования и уменьшить потребляемую мощность конкретного приложения. Статья представляет собой перевод [1]. Конфигурируемые процессорные ядра впервые появились на рынке в конце 1990-х гг., и с тех пор внедрено множество более совершенных методов настройки процессора под задачи конкретных приложений. Многие процессы в настоящее время автоматизированы, что позволило ускорить цикл адаптации процессора к требованиям заказчика и гарантировать безопасность процессорного ядра в процессе настройки. В чем преимущество создания собственной конфигурации процессорного ядра перед использованием серийно выпускаемого процессора? ПРИЧИНА 1: УМЕНЬШЕНИЕ ПОТРЕБЛЯЕМОЙ МОЩНОСТИ

Некоторые специалисты считают, что все RISCпроцессоры обеспечивают примерно одинаковую производительность в расчете на тактовый цикл. Это предположение неверно для процессорных ядер, сконфигурированных специально для конкретного приложения. С помощью настройки процессора можно существенно улучшить производительность для каждого тактового цикла. Разработчик может ввести специализированные команды в структуру набора команд (instruction set architecture — ISA), которые увеличат размер ядра процессора, что, в свою очередь, вызовет рост средней мощности, рассеиваемой процессорным ядром за тактовый цикл. Однако если новые команды существенно уменьшат общее число тактовых циклов, необходимых для выполнения данного задания, то общая потребляемая мощность (мощность за тактовый цикл, умноженная на общее время цикла) может быть в значительной степени снижена. Например, 20%-е увеличение рассеиваемой мощности за тактовый цикл, скомпенсированное за счет 3-кратного увеличения скорости выполнения задания, снижает общее энергопотребление на 60%.

40

ПРИЧИНА 2: ИСКЛЮЧЕНИЕ НЕОБХОДИМОСТИ В RTL-ВЕРИФИКАЦИИ

Какова альтернатива встраиванию блока ускорения в процессор? При использовании стандартных RISCпроцессоров ответом на этот вопрос является создание собственных RTL-блоков ускорения. Это приводит к затратам на длительный и сложный процесс верификации. В большинстве RTL-блоков конечный автомат содержит только команды управления. И большая часть риска при проектировании и верификации системы связана именно с конечным автоматом из-за его сложности. Внесение изменений в RTL-блоки ускорения на последних стадиях разработки скорее повлияет на конечный автомат, чем на канал данных, т.к. конечный автомат представляет собой наиболее сложную часть проекта. Конфигурируемые процессоры, подобно RTL-блокам, содержат информационные каналы с большим числом разрядов, что гарантируется вендорами процессоров, и в то же время снижаются риски, связанные с проектированием конеч-

WWW.ELCOMDESIGN.RU

ных автоматов, т.к. они на базе процессоров создаются на микропрограммном уровне. Введение дополнительных функций в процессорное ядро компании Tensilica не нарушает базовый набор команд Xtensa, гарантируя тем самым возможность применения надежной экосистемы прикладного ПО и инструментов разработки сторонних производителей. Конфигурируемые ядра процессора Xtensa совместимы с основными ОС, инструментами отладки и ICE-решениями. Они поставляются с полным, автоматически генерируемым комплектом программных инструментов разработки, который содержит усовершенствованную интегрированную среду разработки на базе Eclipse; оптимизированный векторизующий компилятор мирового класса; точный SystemC-совместимый симулятор набора команд; полный набор инструментов GNU, принятый в качестве отраслевого стандарта, а также скрипты EDA-синтеза. Конфигурируемые процессоры могут быть использованы в качестве альтернативы RTL-блокам, кодируемым вручную, благодаря созданию тех же конфигураций каналов данных, которые были реализованы в RTL-блоках ускорителей. Такие конфигурации каналов данных включают длинные конвейеры (deep pipelines), блоки параллельного исполнения, специализированные регистры состояния и шины данных с большим числом разрядов для связи с локальной и глобальной памятью. ПРИЧИНА 3: ПРОЦЕССОР ВАШ И ТОЛЬКО ВАШ

Если вы создали процессор, сконфигурированный уникальным образом, то конкурентам значительно труднее скопировать ваши идеи. Вы получили более высокую производительность и более низкую потребляемую мощность процессора. Никто кроме вас не сможет получить автоматически сгенерированный комплект программных инструментов, поэтому никто не сможет запрограммировать процессоры на вашей ASIC, если вы не позволите сделать это. Даже если кто-нибудь получит сконфигурированный вами процессор, он не сможет воспользоваться преимуществами оптимизированной вами структуры команд, если вы не предоставите необходимые для этого программные инструменты. К тому же, ваш оптимизированный процессор будет иметь лучшую производительность, работать на более низкой тактовой частоте и потреблять меньше энергии, чем стандартные микропроцессорные ядра с фиксированной структурой набора команд. Беспокоитесь, что другие не знают, как запрограммировать процессор? Вы будете удивлены узнав, насколько редко к конфигурируемым процессорам обращается основная ОС, после того как установлено микропрограммное обеспечение. Например, созданная однажды микропрограмма для видеоприложения продолжает работать без каких-либо изменений. То же самое относится и к программам для аудиоприложений или коммуникационным программам. После того как вы

оптимизировали микропрограммное обеспечение, уникально сконфигурированные процессоры способны выполнять такие задачи, которые больше не нужно программировать. ПРИЧИНА 4: АВТОМАТИЗИРОВАННЫЙ ПРОЦЕСС КОНФИГУРИРОВАНИЯ

Процесс создания ядра процессора для специализированного приложения автоматизирован. Доступны компиляторы, которые могут проверить код на языке C для специальной задачи или алгоритма и предложить расширение процесса, позволяющее ускорить это задание или алгоритм. Такие компиляторы способны обеспечить почти мгновенную обратную связь с командой разработчиков, что может значительно сократить цикл проектирования. Например, компилятор XPRES от Tensilica может автоматически анализировать код C, идентифицировать критичные внутренние циклы. Компилятор создает граф, показывающий различные варианты соотношения скорости исполнения кода и числа необходимых вентилей для реализации анализируемого кода. Это позволяет разработчикам принимать обоснованное решение при выборе между использованием дополнительных логических элементов (площадь) и увеличением производительности (число циклов). Процесс разработки включает следующие этапы.

1. Компиляция исходного приложения на C/C++ и запуск компилятора XPRES. 2. Выбор наилучшей конфигурации для заданного числа вентилей и при желании — оптимизация сгенерированной конфигурации вручную.

3. Построение процессора с использованием стандартного набора инструментов компании Tensilica — Xtensa Processor Generator. Комплект инструментов Xtensa Processor Generator создает RTL-описание конфигурируемого процессора и генерирует специальные версии всех необходимых программных инструментов разработки, включая компилятор, ассемблер, отладчик и симулятор набора команд. Кроме того, он генерирует логическую модель на C или SystemC для процессора и скрипты EDA-синтеза. Чтобы получить полное соответствие между программными инструментами разработки и процессором, никакой ручной работы не требуется.

4. Компилирование исходного немодифицированного кода на C для запуска на сконфигурированном ядре процессора. Заметим, что если разработчик ASIC использует компилятор XPRES для создания конфигурируемого процессора, нет необходимости модифицировать исходный код или любой другой код на C для того, чтобы использовать новые команды. Компилятор автоматически создаст эти новые команды. ПРИЧИНА 5: БЕЗОПАСНОСТЬ

Когда вы создаете свой проект или его часть, то на стандартном процессорном ядре намного легче сделать его копию. В конечном итоге кто-нибудь может использовать то же самое процессорное ядро в своем проекте. Но когда вы конфигурируете процессор под свое приложение, то каким образом кто-либо сможет скопировать те изменения и настройки, которые сделали вы? Ядро ваше и только ваше. Когда вы конфигурируете процессор Xtensa компании Tensilica, то получаете соответствующий комплект программных инструментов, которые оптимизированы под ваши изменения. В то время как компилятор для других процессоров способен запустить ваше ПО, эти процессоры не могут достичь уровня производительности, реализуемого с помощью оптимизированного вами компилятора на оптимизированном вами же процессорном ядре. В процессе оптимизации вводятся специальные регистры (размер которых соответствует типам данных для заданий, которые необходимо выполнить) и блоки исполнения, которые эффективно выполняют специализированные алгоритмы, зачастую сразу за два тактовых цикла. Такой

метод проектирования помогает сохранить тактовую частоту и энергопотребление на низком уровне. Если вы не разработчик процессоров и не знаете, каким образом ввести регистры и блоки исполнения в процессор, то, возможно, вы знакомы с Verilog. Используя автоматизированный процесс от компании Tensilica, необходимо написать несколько строк кода, подобного Verilog. ПРИЧИНА 6: ПРОЕКТИРОВАНИЕ БЕЗ СИСТЕМНЫХ ШИН

Главная шина процессорного ядра является, как правило, узким местом передачи данных. Однако имеется новое поколение процессоров, которые позволяют уменьшить загрузку главной шины путем использования других средств повышения производительности линий ввода/ вывода. Процессоры Xtensa от Tensilica позволяют достичь скорости передачи данных, которая может быть сравнима со скоростью вручную спроектированных RTL-блоков. Есть четыре способа непосредственной коммуникации без использования главной системной шины.

1. XLMI (Xtensa Local Memory Interface) — это простая, быстрая, однотактная шина, которая выполняет пересылку данных намного быстрее, чем главная системная шина, потому что она не предназначена для поддержки множества ведущих устройств на шине (bus master). Шина может быть сконфигурирована вплоть до 128-битной разрядности, что обеспечивает пиковую полосу пропускания 3,2 Гбит/с с малой задержкой передачи данных.

2. Порты действуют как линии ввода/вывода общего назначения (GPIO) и связаны таким образом, чтобы непосредственно соединить два процессора Xtensa или подключить процессор Xtensa к внешнему RTL-блоку. Порты могут содержать до 1024 линий, что позволяет передавать данные с большим числом разрядов без необходимости выполнения множества операций загрузки/хранения. Порты особенно полезны для передачи управляющей информации и данных о состоянии.

3. Список очередности обслуживается по принципу FIFO и обеспечивает высокоскоростной механизм передачи потоков данных без буферизации (см. рис. 1). Входные и выходные очереди работают, с точки зрения программиста, подобно обычным регистрам процессора без ограничений по полосе пропускания для доступа к локальной и системной памяти. Очереди могут поддерживать скорости передачи данных до одной команды пересылки за каждый тактовый цикл или более 350 Гбит/с для каждого списка очередности, введенного в процессор Xtensa.

4. Интерфейсы просмотра памяти (Memory Lookup Interfaces) полезны при подсоединении RAM для поиска данных по таблице или при подсоединении аппаратных блоков вычислений с длительной задержкой (см. рис. 2). Память, подсоединенная к этим просмотровым интерфейсам, может быть считана или записана непосредственно из канала данных процессора без использования команд загрузки и хранения. Все эти функции, легко определяемые разработчиком, автоматически вводятся в процессор Xtensa и полностью моделируются инструментальным средством Xtensa Processor Generator компании Tensilica. Процесс автоматизирован с помощью технологии, запатентованной компанией Tensilica, он изначально проверен, и повторной верификации процессора не требуется. ПРИЧИНА 7: СООТВЕТСТВИЕ ПРОЕКТА ТРЕБОВАНИЯМ ЗАВТРАШНЕГО ДНЯ

Во многих отраслях часто происходят изменения стандартов, и в следующих или даже в существующих проектах необходимо реализовывать новые алгоритмы. Если вы создаете жёстко заданные алгоритмы в RTL, то после того как чип изготовлен, вносить изменения в него нельзя. Однако если вы реализуете проект в процессоре, можно ввести

Электронные компоненты №1 2011

41

Рис. 1. Пример непосредственных соединений FIFO и порта с использованием TIE (Tensilica Instruction Extension) очередей и TIE-портов

Рис. 2. Пример выполнения TIE-поиска данных по таблице, показывающий соединение памяти с логикой

изменения в микропрограммное обеспечение после того, как кристалл изготовлен. Обычно это является причиной использования процессора вместо RTL. Но почему это особенно важно при использовании конфигурируемого процессора? Потому что можно встроить в него логику, которую предполагалось поначалу реализовать во внешнем RTL-блоке, прямо в канале данных процессора. Можно сконфигурировать канал данных точно на ту разрядность, которая требуется. Если необходимо обрабатывать 56-разрядные данные, то это можно делать одновременно, не используя две 32-разрядные операции. В результате процессор становится намного более эффективным, и необходимость выгрузки заданий в специализированные аппаратные RTL-блоки существенно снижается, если совсем не исчезает. Следовательно, те функции, которые раньше были реализованы в RTL-блоках, теперь являются программируемыми в самом процессоре. ПРИЧИНА 8: ЛУЧШЕ СООТНОШЕНИЕ ЗАНИМАЕМОЙ ПЛОЩАДИ И ПРОИЗВОДИТЕЛЬНОСТИ

42

Думаете о переходе на более крупное ядро из-за необходимости увеличения производительности? Более крупный процессор не только занимает большую площадь на кристалле, но и потребляет больше энергии. Что, если вместо этого начать с высокоэффективной базовой архитектуры и увеличить производительность там, где это требуется? Вы получите процессор с оптимальной производительностью вместо более крупного процессора общего назначения с чрезмерной вычислительной мощностью. ПРИЧИНА 9: ВАШИ ИНЖЕНЕРЫ БУДУТ РАБОТАТЬ БОЛЕЕ ЭФФЕКТИВНО

Конечно, вы могли бы спроектировать собственный процессор или DSP или разработать собственные функции ускорения в RTL. Но цикл разработки обычно занимает более года, плюс потребуется время для разработки соответствующего комплекта программных средств — компилятора, отладчика, симулятора набора команд и т.д. И нет гарантии, что характеристики процессора или RTL-проекта, которые вы выбрали для реализации, являются наилучшими. Вместо этого используются конфигурируемый процессор и сопоставляются разные варианты архитектур. Затем, когда вы получили желаемое соотношение между производительностью, занимаемой площадью, потребляемой мощностью, можно положиться на автоматизированный процесс от ком-

WWW.ELCOMDESIGN.RU

пании Tensilica, чтобы сгенерировать полный комплект программных инструментов, точно соответствующий спроектированному процессору. Сотни разработчиков прошли этот путь, и компания Tensilica гарантирует, что программные инструменты, а также процессор не содержат ошибок. При этом численность инженеров, занятых в процессе проектирования и верификации заказных RTL-блоков ускорения, существенно уменьшается. Метод разработки ASIC на базе процессоров допускает постепенное восстановление графика работ по проекту, когда обнаруживается ошибка. Кроме того, трудоемкий цикл RTL-верификации исключается. Следует только проверить, что процессор выполняет те функции, которые вы задали, а не заниматься процессом верификации аппаратно-реализованных RTL-блоков. ПРИЧИНА 10: ПОТОМУ ЧТО ВЫ ЭТО УМЕЕТЕ

Почему бы, используя автоматизированные инструменты разработки, не попытаться сконфигурировать процессор, точно отвечающий требованиям вашего приложения? Вас несомненно порадуют гибкие возможности, которые обеспечат требуемую эффективность решения на базе программируемого процессора. При помощи инструментов компании Tensilica вы сможете проверить различные конфигурации и варианты проекта для того, чтобы добиться наилучшего сочетания занимаемой площади, потребляемой мощности и производительности, которые точно подходят для приложения. Больше нет необходимости беспокоиться, что вы не являетесь специалистом по разработке процессоров. Даже если вы никогда раньше не проектировали процессор, но знаете, что необходимо приложению (то, что вам следовало реализовать в RTL-блоке в старом проекте), вы сможете использовать автоматизированный процесс от компании Tensilica для создания процессора. Вам не нужно обращаться к RTL-описанию процессора и делать какие-либо правки. Вместо этого достаточно использовать язык, подобный Verilog, для описания функций, которые вы хотели бы ввести. Затем автоматизированный процесс сгенерирует расширения процессора, которые будут отвечать вашим требованиям, с соответствующим комплектом программных инструментов. ЛИТЕРАТУРА 1. Steve Roddy. 10 Reasons to Customize A Processor Core//www. electronicscomponentsworld.com.

ПЕРСПЕКТИВЫ ИСПОЛЬЗОВАНИЯ FPGA XILINX 7-Й СЕРИИ В СИСТЕМАХ СВЯЗИ И ЦОС ИЛЬЯ ТАРАСОВ, к.т.н., ведущий специалист, КТЦ «Инлайн Груп»

В июне 2010 г. фирма Xilinx опубликовала предварительные характеристики FPGA 7-й серии, выполненных по технологическим нормам 28 нм. Как обычно, переход к новой технологии в мире ПЛИС сопровождается увеличением логической ёмкости, однако в приведенном анонсе объявлено о пересмотре линейки продуктов FPGA — в новом поколении предусмотрены три новых семейства — Virtex-7, Kintex-7 и Artix-7.

ботки сигналов (ЦОС). Действительно, серия Virtex традиционно использовалась и в приложениях, построенных вокруг высокоскоростных последовательных приёмопередатчиков, и в проектах, основанных на ЦОС. Семейство Kintex-7 удачно вписывается в нишу, где требуется большое количество параллельно работающих блоков ЦОС по умеренной цене, а для систем с большим количеством аппаратных приёмопередатчиков будут предназначены более дорогие Virtex-7. В качестве ключевого свойства нового поколения FPGA отмечается унификация программируемых ресурсов новых семейств. Xilinx предполагает, что для нового поколения FPGA станет возможной быстрая миграция между семействами Virtex/Kintex/Artix без необходимости корректировки проекта. В таблице 1 приведены сводные характеристики трёх новых семейств. Все семейства имеют одинаковую архитектуру логических ячеек, эволюция которых показана на рисунке 1. Можно видеть, что в процессе уменьшения технологических норм (а следовательно, и площади ячейки) увеличивалось количество входов в логическом генераторе (LUT), а в семействе Virtex-6 появляется второй

триггер, который может быть использован для увеличения глубины конвейера или для разделения LUT на два независимых 5-входовых логических генератора с частично обобщёнными входами. В таком режиме блок LUT6 может сформировать два независимых выходных сигнала, каждый из которых записывается в отдельный триггер. Эти дополнительные возможности автоматически учитываются средствами синтеза схем и улучшают характеристики цифровых узлов, создаваемых в FPGA новых поколений. Тот факт, что одинаковая архитектура будет использована для всех семейств серии 7, существенно облегчает миграцию проектов и выбор оптимальной, с точки зрения цены и производительности, элементной базы. Все FPGA серии 7 имеют в своем составе блоки XtremeDSP, т.е. устройства, способные выполнять умножение с накоплением на системной тактовой частоте. Для накопления используется 48-разрядный аппаратный аккумулятор, который в семействе Spartan до этого существовал только в достаточно дорогом подсемействе Spartan-3A DSP. Блоки цифровой обработки в семействах Virtex-7, Kintex-7 и Artix-7 имеют существенное отличие — все

Таблица 1. Сводные характеристики семейств FPGA 7-й серии Максимальное значение параметра Artix-7 Kintex-7 Virtex-7 Логических ячеек, тыс.

352 407 1955 Блочной памяти, Мбайт 12 29 65 Секций DSP 700 1540 3960 Пиковая производительность ЦОС для фильтров с симметричными коэффициентами, 504 1965 5053 GMAC/c Приёмопередатчиков 4 16 88 Максимальная скорость передачи, Гбайт/с 3,75 10,325 28,05 Пиковая пропускная способность приёмопередатчиков, Гбайт/с 30 330 2784 Интерфейсы PCI Express Gen1x4 Gen2x8 Gen3x8 Скорость обмена по интерфейсам памяти, Мбайт/c 800 2133 2133 Внешних выводов 450 500 1200

Электронные компоненты №1 2011

43 ПЛИС, СБИС И СнК

При выпуске нового семейства ПЛИС перед разработчиками возникает проблема определения сфер применения этой элементной базы с учетом её технических и ценовых характеристик. С каждым новым поколением ПЛИС наблюдается не только рост логического объема этих микросхем, но и усложнение их архитектуры, добавление новых IP-ядер и появление в связи с этим новых подходов к проектированию. Поскольку ПЛИС с архитектурой FPGA отличаются более высокой стоимостью, чем широко распространенные сигнальные процессоры и МК, важно определить, в каких применениях использование этой дорогостоящей элементной базы приведёт к соответствующему улучшению технико-эксплуатационных характеристик выпускаемой продукции. Важнейшими отличиями FPGA являются возможность их конфигурирования, а также, что представляет особый интерес, наличие на кристалле большого числа специализированных блоков, предназначенных для аппаратного решения часто встречающихся задач. К таким блокам для FPGA традиционно относятся блочная память, блоки для выполнения операций «умножение с накоплением» и аппаратные высокоскоростные последовательные приемопередатчики. Для новой 28-нм технологии Xilinx представляет три новые серии FPGA. Из них только Virtex-7 является продолжением существующей линейки высокопроизводительных ПЛИС, а два других семейства пришли на замену серии Spartan. Это семейства Artix и Kintex, причем первое из них предназначено для приложений с высоким тиражом и отличается малым энергопотреб лением и невысокой стоимостью, а второе представляет собой в некоторой степени Spartan с уклоном в сторону цифровой обра-

Рис. 1. Эволюция архитектуры логической ячейки FPGA Xilinx

Рис. 2. Предварительный сумматор в блоке XtremeDSP48E1

Рис. 3. Пример симметричных коэффициентов цифрового фильтра

ПЛИС, СБИС И СнК

44

Рис. 4. Пример проекта на базе FPGA: реализация операций стандарта LTE Таблица 2. Сводная таблица производительности FPGA Xilinx для задач ЦОС Показатель Тактовая частота, МГц Количество блоков Пиковая производительность, GMAC/s

Virtex-4 500 512 256

Virtex-5 550 1056 580

Virtex-6 600 2016 1200

Virtex-7 650 3960 5053

Примечания. Все частоты указаны для исполнения ПЛИС с наиболее быстрым классом скорости (speed grade). Оценка тактовой частоты для Virtex-7 приведена ориентировочно на основе данных о производительности и количестве блоков DSP.

WWW.ELCOMDESIGN.RU

блоки представляют собой вариант DSP48E1, впервые введённый в Virtex-6. Он способен умножать 25и 18-битные числа, а более ранние блоки DSP48A1 в Spartan-6 ограничивались двумя 18-разрядными операндами. Увеличение разрядности одного из операндов до 25 бит не только способствует увеличению динамического диапазона представляемых значений, но и помогает с помощью всего двух умножителей 25×18 выполнять перемножение чисел с плавающей точкой с одинарной точностью (в формате short float). FPGA предыдущих поколений для этого потребовалось бы 4 умножителя, так что новая архитектура блока XtremeDSP способствует эффективной реализации цифровых фильтров, использующих более точное представление чисел. Важным нововведением является предварительный сумматор (preadder), показанный на рисунке 2. На первый взгляд, его функции существенно ограничены, а применение очень узко. Однако такой модуль является хорошим техническим решением, которое при небольших аппаратных затратах позволяет получить существенный выигрыш при реализации определенного класса алгоритмов. В данном случае речь идет о цифровых фильтрах с симметричными коэффициентами (см. рис. 3). При прямом вычислении суммы произведений оказывается, что математически выражение k13 . x13 + k17 . x17 при равенстве k13 и k17 может быть представлено как k13 . (x13 + x17). При наличии предварительного сумматора операция суммирования цифровых отсчетов x13 + x17 может быть выполнена как раз добавленным предварительным сумматором. Следует обратить внимание, что сумматор стоит в цепи 18-разрядного операнда, который предполагается источником данных (25-разрядный операнд с большим динамическим диапазоном предпочтительнее для передачи коэффициентов фильтра). В конечном итоге для фильтров с симметричными коэффициентами мы имеем двукратное уменьшение количества требуемых для реализации блоков XtremeDSP. Разумеется, для этого необходимо, чтобы алгоритм обработки подразумевал использование симметричных коэффициентов, но это не такой уж узкий класс алгоритмов цифровой обработки. В таблице 2 показаны сводные характеристики производительности для FPGA семейств Virtex разных поколений. Из таблицы видно, что пиковая производительность возрастает в два раза при переходе к каждому новому семейству, что

достигается прежде всего соответствующим двукратным ростом количества блоков ЦОС. Тактовая частота при этом возрастает приблизительно на 10% относительно предыдущего семейства. Это означает, что максимальная отдача от FPGA возможна при глубоком распараллеливании процессов обработки, например, при реализации многоканальных фильтров высоких порядков. В последнее время Xilinx уделяет большое внимание реализации беспроводных коммуникаций на базе FPGA. Современные стандарты беспроводных коммуникаций требуют не только высокой производительности системы ЦОС, но и высокой степени интеграции компонентов, наличия

таких модулей как высокоскоростной приёмопередатчик (для передачи данных по проводному интерфейсу), а также возможности простого обновления алгоритмов работы при смене протокола работы. Всем этим требованиям отвечают системы уже на базе Virtex-6 (см. рис. 4), а для FPGA серии 7 можно ожидать дальнейшего снижения стоимости решений для беспроводной связи. Следует заметить, что семейство Kintex-7, существенно меньшей стоимости, чем Virtex-7, обеспечивает сравнимый уровень производительности блоков ЦОС. В целом, для FPGA серии 7 можно отметить следующие факторы, способствующие их применению в цифровых системах нового поколения:

– унификация архитектуры логических ячеек, блоков ЦОС и блочной памяти; – увеличение степени интеграции за счёт развития ядер высокоскоростных последовательных приёмопередатчиков, контроллеров PCI-Express и блоков xADC; – снижение потребляемой мощности, упрощающее проектирование системы питания и улучшающее целостность сигналов; – выделение семейства Kintex, ориентированного на ЦОС. Таким образом, новые семейства FPGA Xilinx представляют собой эффективную аппаратную платформу для реализации систем ЦОС, проводных и беспроводных интерфейсов.

НОВОСТИ. ЦИФРОВАЯ ЭЛЕКТРОНИКА | СЛАБОСТИ FPGA | Между ПЛИС и инструментами разработки существует разрыв. Проблемы связаны, в первую очередь, с верификацией, отладкой. На встрече DesignCon ведущие производители на рынке FPGA совместно с разработчиками определили круг проблем и пути их решения. Так, в пятерку наиболее слабых мест в разработке FPGA вошли следующие проблемы: увеличение размера и повышение сложности FPGA; длительное время процесса изготовления; сложность отладки при возникновении разрывов в цепочке инструментов (tool chain); низкая скорость и неточность моделирования; сложность верификации и оптимизации назначения выводов. В результате обсуждений было решено направить усилия производителей САПР на упрощение верификации аппаратного обеспечения, ускорение компиляции и повышение уровня абстракции при написании программного кода. www.elcomdesign.ru

ПЛИС, СБИС И СнК

45

Электронные компоненты №1 2011

DSP УСКОРЯЕТ РАЗРАБОТКУ СИСТЕМ НА БАЗЕ DSP+FPGA СУХЕЛ ДХАНАНИ (SUHEL DHANANI), руководитель отдела маркетинга программного обеспечения, встраиваемых систем и DSP, Altera Corporation .

Несмотря на то, что обработку сигнала, как правило, выполняют цифровые сигнальные процессоры, все чаще FPGA выбирают в качестве платформы для разработки высокопроизводительных и высокоточных систем. Во многих таких приложениях выбор сводится к использованию либо одной FPGA, либо FPGA в связке с DSP, либо применению каскада DSP. В статье рассматривается несколько типичных DSP-решений, позволяющих ускорить реализацию систем на базе FPGA+DSP.

ПЛИС, СБИС И СнК

46

Такое преимущество DSP как возможность программирования на языке С, значительно упрощающая процесс разработки, нивелируется в тех случаях, когда систему необходимо разделить между несколькими DSP или между DSP и FPGA. Дело в том, что производительности одного DSP не хватает для обработки сигнала инфраструктурных систем. В результате разработчикам приходится делать выбора между использованием нескольких DSP или одной FPGA. На рисунке 1 показаны некоторые инфраструктурные системы, которые объединяет одна общая черта — требования к их производительности превышают возможности традиционного программируемого DSP. У этих систем, однако, разная производительность и точность, а также схема реализации и процесс разработки. Например, для обработки видео требуется 9-…12-бит разрешение, причем в некоторых современных системах необходимо установить 12-бит глубину цвета. Для ускорения процесса разработки такие системы реализуются с помощью языка HDL, а также IP-функций обработки видео и изображений. На другом конце спектра приложений находятся военные радарные системы (см. рис. 1), которые требуют от DSP самой высокой производительности и точности в режиме с плавающей запятой для обеспечения приемлемого динамического диапазона. Многие из этих систем моделируются с помощью MATLAB и Simulink наряду с функциями режима с плавающей запятой, оптимизированными под архитектуру FPGA.

зионной обработки сигнала, что приводит либо к потере драгоценных ресурсов кристалла, либо к необходимости разделять систему на несколько блоков, из-за чего снижается ее производительность. Например, при реализации приложений по обработке HD-видео — систем, в которых, как правило, используется операция умножения 9×9, точность архитектуры DSP 18×25 выходит за пределы необходимой. Или, например, при разработке сложных умножителей — стандартных блоков БПФ-функций в высокопроизводительных DSP-системах — DSPблоки, как правило, располагаются каскадами для поддержки сложных операций умножения 18×25 или 18×36. Необходимо, чтобы разрядность каскадной шины DSP-блоков и аккумулятора была достаточно большой во избежание переполнения. Типовая трассировка в FPGA может снизить производительность. Кроме того, если разрядность каскадной шины или аккумулятора недостаточно велика, погрешность может возникнуть уже на предыдущем каскаде, до начала трассировки следующего DSP-блока. При желании реализовать цифровую обработку с плавающей запятой в определенной части системы, потре-

буется 24-бит или более высокая точность для умножения мантиссы в формате одинарной точности. При выборе архитектуры FPGA+DSP необходимо обеспечить поддержку ею нескольких уровней точности и достаточно большую разрядность каскадной шины, чтобы удовлетворить требованиям системы. Например, 28-нм архитектура блока DSP поддерживает следующие режимы точности: – три независимых 9×9; – два 18×18 в режиме работы на суммарной частоте; – два 18×18 с 32-бит разрешением; – один независимый 18×25 или 18×36; – один независимый 27×27. Одной из наиболее распространенных функций, реализуемых в FPGA, является КИХ-фильтрация. Необходимо, чтобы архитектура блока FPGA+DSP эффективно поддерживала быстродействующие многоканальные КИХфильтры. Некоторые основные характеристики архитектуры 28-нм DSP компании Altera приведены в таблице 1. Недостатком совместного использования MATLAB/Simulink с аппаратным обеспечением является необходимость существенной доработки системы с учетом временных ограничений. С этой

ОПРЕДЕЛЕНИЕ ТОЧНОСТИ FPGA В ЗАВИСИМОСТИ ОТ ПРИЛОЖЕНИЯ

При выборе архитектуры FPGA+DSP следует избегать произвольного изменения точности алгоритма, обеспеченного поставщиком FPGA. Традиционно в состав FPGA включаются стандартные блоки DSP для преци-

WWW.ELCOMDESIGN.RU

Рис. 1. Для разных приложений требуются разные характеристики, точность, IP-блоки и средства проектирования

использованием FPGA — достаточно трудоемкий процесс, который значительно ускоряется за счет функциональных блоков, стандартных видеоинтерфейсов и образцов разработки. В состав средства Video Design Framework компании Altera входят 18 видеофункций, интерфейс потокового видео, более полудюжины образцов разработки и комплекты разработчика (см. рис. 3). Рис. 2. Часть интерфейса современной радарной системы

DSP С ПОДДЕРЖКОЙ РЕЖИМА С ПЛАВАЮЩЕЙ ЗАПЯТОЙ

Рис. 3. Конструктивные особенности приложений по обработке видеоданных, позволяющие сократить время проектирования

ПЛИС, СБИС И СнК

48

целью применяется синтез по временным параметрам в среде Simulink. Это средство не только позволяет создать исходный структурный язык описания HDL, но и обеспечивает интуитивно понятное суммирование в конвейерных регистрах или временное мультиплексирование, что позволяет результирующему HDL соблюсти ограничения по fmax или задержке. Средство DSP Builder Advanced Blockset компании Altera анализирует описание проекта Simulink и создает HDL и поток данных для целевого устройства FPGA, учитывая временные ограничения по fmax и задержке. Эти операции выполняются автоматически путем суммирования в конвейерных регистрах и временного мультиплексирования. Большие военные радарные системы с высокой производительностью, созданные с помощью средства DSP Builder Advanced Blockset, могут самостоятельно производить настройку временных соотношений, избавляя разработчика от необходимости вручную изменять HDL. На рисунке 2 приведен пример, в котором базирующаяся на FPGA система с 50 тыс. логическими элементами выполняет настройку временных соот-

ношений на частоте больше 350 МГц. На рисунке показана интерфейсная часть этой системы с функциями многофазного КИХ-фильтра, БПФ и смесителя, которые, как правило, применяются во многих DSP-системах с высокой производительностью. ОБРАБОТКА HD-ВИДЕО НА FPGA

Спрос на более высокое разрешение видеосигнала постоянно растет за счет того, что: – системы видеонаблюдения (в т.ч. промышленные системы обработки изображений) переходят с формата SD (standard definition) на HD (high definition) и оснащаются функцией расширенного динамического диапазона (WDR); – системы видеовещания переходят с разрешения 1080p HD на 2000, 4000 и 3D; – растет разрешение медицинских рентгенографических систем, что повышает необходимость увеличить производительность блока обработки сигналов. Обработка видеосигнала, особенно в условиях, когда видеосистемы всего мира переходят к разрешению 1080p HD и выше, — одна из обычных функций FPGA. Разработка видеосистем с

Таблица 1. Особенности DSP-архитектуры при реализации КИХ-фильтра 28-нм DSP-блок с несколькими режимами точности Внутренние объединяемые регистры

Преимущества

Выше fmax, меньше внешних регистров Дерево сумматоров в DSP-блоках; Два уровня дерева сумматоров в блоке DSP уменьшается число внешних логических устройств Аппаратный предварительный сумматор Вполовину уменьшается число блоков перемножения для сим(18- и 26-бит) метричных КИХ-фильтров Выходной регистр для систолических КИХ-фильтров Реализация систолических КИХ-фильтров без внешних регистров

WWW.ELCOMDESIGN.RU

Использование цифровых процессоров для обработки сигнала с плавающей запятой медленно, но верно начинает рассматриваться как способ расширения динамического диапазона. Это происходит в таких системах как военные радары с использованием метода STAP (Space-time Adaptive Processing — пространственновременная адаптивная обработка), MIMO-коррекции для канальных LTEплат и вычислительных блоков с высокой производительностью. По данным аналитического исследования, доля алгоритмов обработки сигнала с плавающей точкой увеличится за ближайшие два года до 20%. Обработка сигналов с плавающей точкой включает умножение мантиссы, нормализацию/денормализацию мантиссы и суммирование чисел с плавающей запятой. Если эта операция является вполне простой, то для умножения и нормализации мантисс требуется более чем 24-бит точность умножителей, что реализуется с помощью каскада из двух DSP-блоков с фиксированной запятой или установки режима высокой точности в одном блоке DSP. Для реализации точности, поддерживающей режим с плавающей запятой, применяется архитектура DSP, которая поддерживает умножение или нормализацию мантиссы в одном DSP-блоке, что не только позволяет сэкономить ресурсы, но и добиться высокой производительности системы. Поставщики FPGA, пользуясь уникальными преимуществами архитектуры устройств, обеспечивают комплект эффективных и высокопроизводительных IP-ядер, поддерживающих операции с плавающей точкой. При выборе платформы FPGA для DSP-приложения с плавающей точкой следует тщательно оценить эффективность этой платформы, а также наличие соответствующих функций IP-блоков. Архитектура FPGA+DSP, оптимизированная под реализацию DSP с плавающей точкой, обеспечивает более высокую рабочую частоту системы fmax, а набор функций с плавающей точкой позволяет значительно снизить время разработки.

НИШЕВЫЕ FPGA ПРОТИВ ПЕРЕДОВЫХ МАРТИ ХАУФФ (MARTY HAUFF), управляющий по работе с клиентами, Altium

В статье рассмотрен вопрос применения матриц FPGA, не обладающих лучшими в своем классе характеристиками. В отличие от ультрасовременных матриц, которые предназначены для применения в критичных к быстродействию системах, данные устройства наилучшим образом подходят для недорогих устройств и формируют нишевый рынок. Во второй части статьи рассмотрены особенности, которыми должны обладать средства проектирования систем с FPGA среднего класса.

характеристиками: технология 28 нм, большое количество слоев металлизации, а также огромное количество эквивалентных логических элементов, по которому она превзойдет любую заказную ИС. Передовые FPGA применяются в основном в тех областях, где требования к устройствам настолько высоки, что программная реализация затруднительна, однако в то же время объем производства недостаточно велик, чтобы оправдать затраты на заказные ИС. К таким областям относятся сетевое оборудование, системы обработки сигналов, военные и аэрокосмические приложения. Во всем многообразии электронных устройств нашлось место и для более скромных по характеристикам семействам FPGA, которые имеют одно немаловажное достоинство — низкую стоимость. Они применяются в массовых устройствах, для которых цена является первостепенным фактором, а требования к быстродействию не очень высоки. Нельзя сказать, что эти «нишевые» матрицы нефункциональны. Напротив, их возможностей более чем достаточно для управления 32-разрядным процессорным ядром с тактовой частотой 50...100 МГц или для управления несколькими периферийными программами, такими как драйвер дисплея, UART, контроллер Ethernet или контроллер IDE. На первый взгляд, может показаться, что этого мало по сравнению с возможностями передовых встраиваемых МК. Однако ценность FPGA заключается в простоте добавления разнообразных устройств, которые необходимы для реализации проекта. Готовые микроконтроллерные модули имеют фиксированное число портов. Хорошо, если требуемое количество периферийных устройств не превышает количество свободных портов. Однако в противном случае придется либо менять МК, либо применять программные ухищрения, чтобы обеспечить совместную работу всех устройств.

Еще одно достоинство матриц — возможность многократного конфигурирования, благодаря которой одну и ту же матрицу можно использовать в нескольких различных проектах. При увеличении масштабов производства это позволяет уменьшить затраты. Принципы проектирования устройств на основе FPGA среднего класса отличаются от принципов проектирования передовых устройств. На нишевом рынке производители получают прибыль от продажи продуктов со скромными характеристиками, а не от объема продаж. Применительно к рынку электронных устройств это означает, что время и капиталовложения, требуемые на разработку каждого нового продукта, должны быть минимальными. Исторически FPGA рассматриваются как альтернатива слишком дорогим заказным ИС. Соответственно, инструменты для работы с FPGA разработаны на основе средств проектирования заказных ИС. При этом процесс конфигурирования FPGA является малозатратным, поскольку он основан на использовании встроенных HDLобъектов и требует только внимательного управления синтезом, моделированием и верификацией проекта. ВРЕМЯ ПЕРЕМЕН

Для рационального использования FPGA в нишевых продуктах только низкой стоимости самой матрицы недостаточно. Процесс проектирова-

Рис. 1. Структура рынка FPGA

Электронные компоненты №1 2011

49 ПЛИС, СБИС И СнК

С самого своего появления в середине 80-х гг. прошлого века матрицы FPGA нашли широкое применение в электронных устройствах. Они занимают промежуточное положение между заказными и специализированными ИС, готовыми процессорами и логическими элементами. По сравнению с другими полупроводниковыми устройствами они являются наиболее перспективными. По мере развития технологий производители размещают все больше вентилей на меньшей физической площади, повышая тем самым логическую емкость и снижая стоимость матрицы. Однако, как это часто бывает, в разнообразии FPGA есть место так называемой нише Long Tail, которую занимают «непередовые» устройства со сравнительно посредственными характеристиками (см. рис. 1). Рынок Long Tail формируется большим количеством нишевых игроков, а не несколькими производителями. В отличие от компаний-лидеров, они работают не с крупными клиентами, а с большим количеством мелких, которые в целом обеспечивают прибыльную бизнесмодель. В отличие от систем с жесткой структурой, таких как микроконтроллеры (МК), заказные или специализированные ИС, FPGA можно конфигурировать в соответствии с требованиями приложения. Матрицы могут быть запрограммированы так, чтобы они выполняли функции МК, специализированной или заказной ИС. Конечно, за это приходится платить: подобные устройства дороже, потребляют больше мощности, имеют более низкие тактовые частоты и почти не имеют возможностей работы с аналоговыми сигналами. Однако в процессе развития технологий FPGA эта ситуация меняется. Большинство производителей FPGA активно занимается продвижением, в первую очередь, самых передовых продуктов. Действительно, современные матрицы обладают замечательными

1.

2.

3.

4.

5.

6.

Основные особенности инструментов для разработки систем на основе FPGA среднего класса Повышение уровня абстракции за счет использования IP-блоков высокого уровня. Отсутствие необходимости использовать языки HDL. Синхронизация с разработкой печатной платы и программного кода. Наличие драйверов устройств и программных сервисов для IP-блоков высокого уровня. Аппаратная поддержка языка С. Платформа быстрого прототипирования для испытания в реальных условиях.

ния тоже должен быть приемлемым по цене. От перехода на FPGA выиграют и разработчики платы, стремящиеся повысить интеграцию, и разработчики программного кода, которые могут реализовать часть функций аппаратно и за счет этого повысить быстродействие. Однако поскольку эти специалисты не имеют дело с языками HDL, то для работы с FPGA требуются средства проектирования с более высоким уровнем абстракции. В этом случае возможности матриц будут задействованы в полную силу, а переквалификации инженеров не потребуется. Прежде чем мы перейдем к рассмотрению характеристик FPGA и возможностей по оптимизации, которые предоставляет проектирование на высоком уровне, заметим, что оптимизация имеет смысл только для устройств с ограниченными ресурсами. Соответственно, если функционал FPGA-устройств будет продолжать расширяться, а стоимость ресурсов — сни-

жаться, то потребность в оптимизации быстро исчезнет, и выгода от перехода на матрицы будет выражаться только в скорости разработки и простоте технического содержания и обслуживания. Рассмотрим основные требования к средствам проектирования FPGA. Во-первых, поддержка языков описания аппаратного обеспечения (HDL) не является обязательной. Во-вторых, процесс проектирования должен быть построен по аналогии с разработкой платы. Как и при проектировании систем с высокой степенью интеграции на готовых элементах, средства проектирования FPGA должны обеспечивать быстрое и легкое добавление больших IP-блоков, таких как модули UART, видеодрайвер, интерфейсы TCP/IP или USB. Существующие проекты печатных плат должны быть организованы так, чтобы изменения в плате, например переназначение выводов для упрощения трассировки, автоматически переходили бы на FPGA.

Для удобства написания программного кода полезна функция автоматического связывания IP-блоков, чтобы легко соединять периферийные устройства, процессоры и блоки памяти для создания платформы быстрого прототипирования. Для работы с периферийными устройствами и IP-блоками желательна поддержка языков низкого уровня, соответствующих драйверов и служебных функций. Если проектируемая система построена правильно, то найдется способ реализовать критические приложения аппаратно, чтобы обеспечить требуемое быстродействие. Однако поскольку разработчики программного кода не занимаются аппаратными языками, то процедура перевода кода С в языки HDL должна выполняться средствами проектирования. Наконец, для запуска и тестирования проектируемой системы в реальных условиях в комплекте со средствами разработки должна поставляться отладочная плата, содержащая необходимый набор периферийных устройств, разъемов и интерфейсов и поддерживающая все IP-блоки из библиотеки средств проектирования.

ЛИТЕРАТУРА 1. Hauff М. The *Long Tail* of FPGAs// www.eetimes.com.

НОВОСТИ. ДАТАКОМ | ЭНЕРГОПОТРЕБЛЕНИЕ БАЗОВЫХ СТАНЦИЙ МОБИЛЬНЫХ СЕТЕЙ МОЖЕТ СНИЗИТЬСЯ В ДЕСЯТКИ РАЗ | Так утверждают специалисты консорциума Green Touch, создающие технологии, повышающие энергетическую эффективность систем коммуникаций. Они предложили способ снижения энергопотребления базовых станций сотовых сетей. Нынешние базовые станции GSM/3G, как правило, используют три антенны с сектором охвата 120° каждая. Из-за этого энергия пропадает зря, т.к. во многих направлениях излучения абоненты отсутствуют. Исследователи предлагают использовать 16 антенн с зоной охвата 22,5° для узконаправленной передачи сигналов и контроля местоположения пользователя. Для обслуживания одного абонента необходимы две антенны; при этом, передавая сигналы на разных частотах, одна и та же пара антенн может поддерживать разговор нескольких пользователей. Тестовые испытания показали, что предложенная конструкция позволяет снизить потребление энергии в 16 раз по сравнению с базовыми станциями, имеющими три антенны. Дальнейшее удвоение количества антенн теоретически позволит вдвое уменьшать расходуемую энергию. Учёные подсчитали, что если все базовые станции мира будут использовать предложенную конструкцию, то расход энергии сократится до 5 ГВт. Однако пока существуют сложности с написанием программного обеспечения, необходимого для поддержания устойчивой связи при перемещении абонентов. О возможных сроках практической реализации идеи не сообщается. ПЛИС, СБИС И СнК

50

www.elcomdesign.ru | ОБЪЁМ МОБИЛЬНОГО ТРАФИКА ВОЗРАСТЕТ В 26 РАЗ! | По оценкам специалистов компании, к середине текущего десятилетия объём передаваемого через мобильные сети трафика вырастет в 26 раз по сравнению с сегодняшним уровнем, то есть среднегодовой темп роста в сложных процентах (CAGR) составит 92%. Столь внушительный рост произойдёт за счёт сервисов 3G и 4G. Внесут свою лепту и смартфоны с планшетными компьютерами. В 2015 г. через мобильные сети будет ежемесячно передаваться до 6,3 Эбайт информации (один экзабайт равен 1 024 петабайтам, или примерно 1,1 млрд Гбайт), или 75 Эбайт в год. Средняя скорость передачи данных в мобильных сетях к 2015 г. вырастет десятикратно — с 215 Кбит/с до 2,2 Мбит/с. Всего в мире будет насчитываться 7,1 млрд портативных персональных устройств с веб-доступом. Аналитики полагают, что в 2015 г. владельцы смартфонов будут генерировать и потреблять в среднем 1,3 Гбайт информации в месяц. Сейчас этот показатель составляет менее 80 Мбайт. Планшетные компьютеры суммарно обеспечат в мобильных сетях до 248 Пбайт трафика ежемесячно. www.elcomdesign.ru

WWW.ELCOMDESIGN.RU

Человеко-машинный интерфейс. Рекомендации Microchip РИШИ ВАСУКИ (RISHI VASUKI), менеджер по маркетингу, Microchip Technology В статье рассматривается реализация человеко-машинного интерфейса с помощью микроконтроллера со встроенным графическим контроллером. Анализируются аппаратные и программные составляющие задачи. Приводятся практические рекомендации.

По мере снижения стоимости производства ИС человеко-машинный интерфейс (ЧМИ) 1, используемый во встраиваемых системах, развивается всё более быстрыми темпами. В некоторых приложениях широко используются сенсорные интерфейсы — клавиши, движковые регуляторы, сенсорные экраны и устройства с тактильной обратной связью, а также мощные графические экраны, управляемые микроконтроллерами (МК) последнего поколения со встроенными графическими контроллерами, встроенной периферией для управления сенсорными элементами и экранами, а также интегрированными USBинтерфейсами. Новые МК при меньшей стоимости расширяют диапазон применений путём повышения степени интеграции. Они позволяют снизить общую стоимость системы за счёт снижения стоимости комплектующих и уменьшения затрат на производство и разработку. С другой стороны, возрастающая сложность программного обеспечения может увеличить время разработки и предъявляет повышенные требования к обеспечению связи с сенсорными датчиками и другими элементами ЧМИ. Рассмотрим базовые понятия. Возьмём, например, емкостные сенсорные экраны. Когда сенсорные клавиши только появились, разработчики обнаружили, что сконструировать их не так просто, как обычные. Сенсорные клавиши следует рассматривать как аналоговые устройства, т.к. на их работу могут оказывать существенное влияние наводки и помехи от бытовых устройств, люминесцентных ламп, блоков питания, сотовых телефонов и электродвигателей. Для надёжной работы сенсорных датчиков и чёткого реагирования только на нажатие необходима фильтрация сигнала по частоте, скорости нарастания, форме и т.д., и всё это вдобавок к тщательному проектированию сигнальных цепей. Сейчас же к этой работе добавляется необходимость обновления изображения на сегментных или графических ЖК-дисплеях при фиксации действий пользователя. Формирование изображения (графических элементов или символов) на экране всегда требовало изрядной вычислительной мощности процессора. Рассмотрим, например, ЧМИ для термостата, показанного на рисунке 1, где объединены сенсорный дисплей и дополнительные сенсорные клавиши. Помимо этого зачастую требуется и реализация USB-интерфейса. Следовательно, проблема состоит в необходимости в реальном времени анализировать прикасания пользователя к сенсорному экрану или клавишам, контролировать поступление данных через USB-интерфейс и отображение их на мониторе. Решение при этом делится на два уровня — аппаратный и программный.

1

АППАРАТНАЯ ЧАСТЬ

Есть множество МК со встроенными контроллерами ЖК-дисплеев и сенсорных датчиков, однако в большинстве случаев они рассчитаны на использование сегментных дисплеев, а не графических. Однако последние образцы МК, наподобие PIC24FJ256DA210, показанного на рисунке 2, демонстрируют новый уровень интеграции, включая и графический контроллер, и контроллер

Рис. 1. Пример ЧМИ

51

Рис. 2. Структурная схема микроконтроллера PIC24FJ256DA210

В англоязычной транскрипции: Human Machine Interface (HMI).

Электронные компоненты №1 2011

интерфейса USB 2.0 On-The-Go, а также специфические аналоговые узлы, которые можно использовать для организации сенсорных датчиков. Поддержка графики осуществляется за счёт встроенной таблицы перекодировки цветов, ОЗУ объёмом 96 Кбайт, графического процессора (GPU) и интерфейса для непосредственного присоединения пассивных или активных ЖК-дисплеев (STN и TFT0, а также OLEDдисплеев). Встроенное ОЗУ позволяет хранить 256-цветные изображения (8 бит на пиксел) с разрешением до QVGA (320×240 точек). Цветовые палитры, используемые в таблицах перекодировки, можно переключать, получая разные наборы доступных цветов. GPU может отображать такие простейшие объекты как линии, прямоугольники, буквы ASCII-набора и рисунки, закодированные и сжатые наподобие картинок в формате PNG. Необходимые действия выполняются при этом всего за одну команду, что снижает нагрузку на ЦПУ практически до нуля. На рисунке 2 изображена также схема измерения времени заряда (CTMU, Charge Time Measurement Unit), аналоговая схема, позволяющая реализовать сенсорные датчики. Одним из вариантов являются емкостные датчики, для которых CTMU формирует постоянный ток заряда, заряжая при этом ёмкость датчика в течение определённого времени. Напряжение на датчике измеряется АЦП. При прикосновении к датчику его ёмкость изменяется, что ведёт к изменению напряжения на датчике, фиксируемого АЦП. В простейшем случае каждый канал АЦП может соединяться с отдельным датчиком, а поскольку в PIC24FJ256DA210 таких каналов 24, то этого вполне хватает для большинства приложений. Возможно и дальнейшее расширение системы: если в устройстве помимо емкостных сенсорных кнопок используются и резистивные сенсорные датчики, например, для быстрого выбора пункта меню на экране, то это реализуется с помощью наложения прозрачного резистивного пространственного датчика на ЖК-экран. Такие датчики обычно имеют 4–5-проводной интерфейс, и при подключении к МК каналы АЦП перераспределяются между ними и емкостными датчиками. АЦП при этом используется для вычисления координат точки прикосновения. ПРОГРАММНАЯ ЧАСТЬ

52

Обычно типовые функции драйвера графического дисплея и емкостных сенсорных датчиков доступны разработчику в составе фирменных библиотек. Для их эффективного использования главная программа должна функционировать как некий аналог ОС реального времени, устанавливая при этом правильные последовательность и частоту обслуживания каждой из подпрограмм. Для задач, где используются общие аппаратные ресурсы, необходимо также организовать реентерабельное (неразрушающее) управление и соответствующие независимые регистры данных, а также задать приоритеты. Например, в показанном на рисунке 1 устройстве резистивный сенсорный экран и емкостные датчики используют один и тот же АЦП. Для правильной работы нужно задать частоту взятия отсчётов, каналы, по которым будут поступать сигналы, последовательность их переключения и определить, к какому датчику те или иные каналы подключаются. Следовательно, в главной программе необходимо задать место, где сохраняются считанные значения до переключения между задачами. Пользователь может задействовать любой из датчиков в любой момент времени, поэтому главной про-

WWW.ELCOMDESIGN.RU

грамме при организации опроса датчиков потребуется использовать временное разделение, причём с правильно выбранными временными интервалами, чтобы сканирование датчиков делалось достаточно часто. В то же время необходимо периодически обновлять изображение на дисплее, например, для отображения анимации. Если дисплей обновляется только при выполнении пользователем каких-либо действий, нет нужды разделять ресурсы ЦПУ между функциями дисплея и обработки сигналов датчиков. Для упомянутого ранее процессора из-за наличия GPU эта проблема несущественна, т.к. отображение одиночной линии, заливка прямоугольной области или отображение строки текста требует всего одной команды. Для демонстрации возможностей нового процессора можно бесплатно загрузить соответствующий проект вместе с необходимыми библиотеками mTouch™ Capacitive-Touch library и запустить его на демонстрационной плате. На том же кристалле можно задействовать и другие функции. Например, тот же блок CTMU можно использовать в температурных датчиках, медицинском оборудовании, различных задатчиках времени и т.д. Например, при реализации термостата CTMU используется для измерения температуры наряду со считыванием состояния сенсорных датчиков. Поскольку температуру можно измерять достаточно редко, одновременно используются одни и те же периферийные узлы для выполнения обеих задач. ОРГАНИЗАЦИЯ USB-ИНТЕРФЕЙСА

Интеграция с USB-интерфейсом — относительно несложный процесс, если придерживаться нескольких простых правил. Когда устройство подключается к USBхосту, запускается стадия энумерации, во время которой ЦПУ в основном расходует ресурсы на её реализацию. После её завершения процесс опроса датчиков может быть перезапущен через несколько минут. Как только этот этап будет пройден, обслуживание USB-интерфейса почти не потребует использования ресурсов процессора (задействуется около 2% от максимальной производительности). В это время основная программа может либо переключиться на периодическое обслуживание USB-приёмника с периодичностью порядка 1 мс, либо выбрать обслуживание приёмника с использованием системы прерываний. Многие современные устройства с сенсорными датчиками начали использовать тактильную обратную связь. Для её организации недостаточно просто подключить соответствующие механические устройства. Обычно ещё используется ШИМ-генератор, управляющий небольшим вибратором или двигателем. В некоторых случаях ШИМ-контроллер используется и для вывода звука. Для всего этого требуется наличие нескольких независимых каналов формирования ШИМсигнала. ЗАКЛЮЧЕНИЕ

В то время как интеграция на одном кристалле контроллера дисплея и периферии для подключения сенсорных датчиков может существенно упростить аппаратуру, сложность программного обеспечения становится основным фактором, влияющим на скорость вывода изделия на рынок. Однако этот процесс значительно упрощается, если выбрать МК, для которого уже имеются библиотеки программ для поддержки графики, USB и сенсорных датчиков, причём библиотеки эти должны быть заранее протестированы на совместную работу и доказать свою эффективность и надёжность.

ЦИФРОВОЕ УПРАВЛЕНИЕ: ПРЕИМУЩЕСТВА НЕОСПОРИМЫ ПАТРИК ЛА ФЕВР, Ericsson Power Modules

В статье показано, почему автор считает цифровые источники питания более прогрессивными, чем аналоговые, и приводится множество примеров серьёзных преимуществ цифрового управления. БАЗОВЫЕ ТРЕБОВАНИЯ К ЦИФРОВОМУ ИСТОЧНИКУ ПИТАНИЯ

Цифровой ИП должен обеспечивать по меньшей мере не худшие, чем аналоговый, параметры эффективности без ухудшения других электрических характеристик, в том числе точности регулирования, переходной характеристики или уровня шумов на выходе. Практически у всех преобразователей при малых нагрузках происходит ухудшение характеристик, причём у типичных аналоговых преобразователей такое ухудшение становится заметно уже при нагрузках в 15—20% от номинальной. Максимальный КПД таких преобразователей обычно достигается при мощности в нагрузке 50—70% от номинала, и разработчики ориентируются именно на такую нагрузку в процессе разработки преобразователя. Это обстоятельство заставляет предъявлять более серьёзные требования к параметрам ИП при малых нагрузках, что вызывает появление таких побоч-

ных эффектов второго порядка как изменение входного напряжения преобразователя при изменении нагрузки, т.к. входное напряжение может быть нестабилизированным. На рисунке 2 на примере сравнения типичных промежуточных преобразователей в форм-факторе ¼ brick показано, что правильно сконструированный цифровой преобразователь обеспечивает лучшие значения КПД в диапазоне нагрузок 10—100% от максимума и при этом имеет существенно меньшую зависимость этого параметра от входного напряжения. Ключевой особенностью цифровых преобразователей, позволяющей добиться таких характеристик, является возможность изменения величины мёртвого времени силовых ключей. Как известно, мёртвое время (когда выключены все ключи преобразователя) вводится для того, чтобы исключить сквозные токи в моменты, когда один из ключей закрывается, а другой — открывается.

53 И С Т О Ч Н И К И П И ТА Н И Я

За десятилетия развития импульсные источники питания достигли практически предела совершенства, что заставляет разработчиков искать кардинально иные подходы для улучшения их характеристик. Используя аналоговые цепи управления, разработчики не могут предложить ничего, кроме мизерного повышения КПД или улучшения массогабаритных показателей. В результате всё быстрее увеличивается рыночная доля систем с цифровым управлением. Стоит отметить, что в ряде случаев цифровые источники питания представляют собой комбинацию аналоговых и цифровых цепей, в которых используются компоненты, созданные на основе относительно недавно появившейся технологии интеграции на одном кристалле устройств для работы со смешанными сигналами. В этом смысле термин «цифровой источник питания» (ИП) означает, что цифровая техника вместо аналоговой используется для организации цепей управления. Для простейшего случая понижающего преобразователя это означает использование АЦП вместо традиционного усилителя сигнала ошибки в цепи обратной связи и цифровых методов формирования ШИМ-сигнала вместо использования ИОН, генератора пилообразного напряжения и компаратора (см. рис. 1) . Вполне естественным представляется, используя в качестве основы ядро обработки смешанных сигналов, добавить на тот же кристалл узлы, осуществляющие контрольные и управляющие функции. Это позволит практически без увеличения стоимости существенно расширить функциональность, оптимальным образом организовать связь между ядром преобразователя и другими подсистемами, а также значительно сократить площадь печатной платы, занимаемую такими устройствами в традиционных системах. Очевидным выбором для интерфейса в пределах платы является PMBus, который базируется на схемотехнике интерфейса SMBus и является стандартом для силовых систем.

Рис. 1. Упрощённые блок-схемы аналогового (вверху) и цифрового понижающих преобразователей

Электронные компоненты №1 2011

Компания Ericsson, разрабатывая свои первые цифровые преобразователи семейства 3E, убедилась, что с использованием цифровых принципов вполне можно создать промежуточные ИП с уменьшенными, по крайней мере, на 5% потерями, что обеспечило для преобразователей в форм-факторе ¼ brick мощность нагрузки до 396 Вт. При этом такие преобразователи обеспечивают ту же стабильность выходного напряжения в пределах ±2%, что и одинаковые по размеру аналоговые преобразователи, имеющие максимальную выходную мощность всего 204 Вт. При этом у цифровых преобразователей КПД превышает 96% в диапазоне от 10% до максимальной выходной мощности и, хотя в преобразователь встроен интерфейс PMBus, можно игнорировать его и использовать цифровой ИП точно так же, как и аналоговый. РАСШИРЕНИЕ ЖИЗНЕННОГО ЦИКЛА ЗА СЧЁТ ЦИФРОВОЙ РЕГУЛИРОВКИ

Рис. 2. Зависимость КПД от выходного тока и входного напряжений для аналогового (вверху) и цифрового источников питания (PKM43048 PI и BRM453 соответственно)

И С Т О Ч Н И К И П И ТА Н И Я

54

Для максимизации КПД лучше всего было бы свести время переключения к нулю, однако в большинстве преобразователей используют интервал мёртвого времени фиксированной длины, гарантирующий безопасную работу ключей во всех возможных комбинациях нагрузок и входного напряжения. Однако изменение этого периода в зависимости от нагрузки позволяет увеличить КПД на несколько процентов на границах рабочего диапазона. И в то время как разработчики аналоговых микросхем изобретают всё более изощрённые способы такой регулировки, разработчики источников питания с цифровым управлением не испытывают никаких сложностей с её реализацией. Цифровой ИП имеет конкурентоспособные массогабаритные характеристики, что в принципе является прямым следствием его конструкции, а кроме того, он столь же прост в использовании, как и аналоговые преобразователи. Разница между конструированием собственного и использованием готового ИП становится всё более существенной, т.к. для большинства инже-

WWW.ELCOMDESIGN.RU

неров основные проблемы состоят в изучении способов реализации необходимых параметров. В то время как в аналоговых преобразователях для подстройки динамических характеристик, определяющих стабильность системы, а также (в некоторых случаях) и величину мёртвого времени, используются резисторы и конденсаторы, задающие положение нулей и полюсов передаточной характеристики, в цифровых системах эти параметры определяются набором числовых констант. В цифровых устройствах, изменяя числовые параметры ПИД-регулятора, можно подстроить преобразователь под конкретные значения нагрузки и входного напряжения, что и составляет основное преимущество таких регуляторов над аналоговыми. Поставщики специализированных процессоров для цифровых преобразователей предоставляют соответствующие средства разработки, и все же основной задачей остаётся разработка надёжного программного обеспечения. В результате многие инженеры предпочитают использовать готовые сертифицированные цифровые ИП.

Однако переход к цифровому управлению означает гораздо большее, чем просто улучшение характеристик ИП. Объединение собственно схем управления силовыми цепями и интерфейса PMBus означает появление новых возможностей у ИП, которые существенно расширяют его гибкость в процессе эксплуатации. Фактически это означает, что теперь стало возможным конфигурирование ИП как в процессе его разработки и изготовления, так и у дистрибьютора, поставляющего ИП в составе готовой аппаратуры, а также у конечного пользователя в процессе эксплуатации. Такая степень гибкости, распространяющая программируемость параметров и на ИП, достигнута впервые. Например, каждое устройство семейства цифровых ИП Ericsson 3E имеет целый набор программируемых параметров, в том числе выходное напряжение, задержки включения/ выключения для реализации нужной последовательности подачи/снятия напряжений питания, управление временем нарастания выходного напряжения, что обеспечивает правильную работу защиты по току, задание границ выходного напряжения для проверки исправности системы питания и нагрузки, включая несколько значений таких границ для реализации системы раннего предупреждения неисправностей, а также аналогичных диапазонов для контроля температуры, входного напряжения и выходного тока. Мало того, можно также подстроить петлю регулирования для оптимизации КПД для конкретной нагрузки, в том числе в зависимости от её ёмкости. На рисунке 3 показан результат оптимизации переходной характеристики при такой подстройке.

При этом разработчик может с помощью интерфейса PMBus изменить любую из этих характеристик в любой момент. В этом протоколе стандартизованы все необходимые команды, причём набор команд может быть расширен для выполнения специфических для конкретного устройства действий. Интерфейс действует по принципу «установить-и-забыть», что позволяет настроить параметры один раз, после чего они останутся неизменными до выхода устройства из строя или до следующего сеанса программирования. Более того, система с полноценным задействованием возможностей PMBus может обеспечить существенное снижение энергопотребления за счёт интеллектуального управления питающими напряжениями в зависимости от режима работы нагрузки. Например, снижение входного напряжения на промежуточной шине питания, скажем, с 12 до 9 В при минимальном потреблении в нагрузке существенно снижает потери в преобразователях и, соответственно, в системе в целом. Такой способ уменьшения энергопотребления достаточно хорошо известен и частично реализован во многих системах, однако в аналоговых

Рис. 3. Влияние изменения параметров петли регулирования на динамические характеристики преобразователя

преобразователях довольно сложно реализуется при высоких требованиях к параметрам ИП. ИСПОЛЬЗОВАНИЕ PMBUS ПОЗВОЛЯЕТ ЗНАЧИТЕЛЬНО УСКОРИТЬ РАЗРАБОТКУ

Физический уровень PMBus основан на SMBus (электрически совпадающей с I2C). При этом требования к логике управления на плате довольно мягки, и управление может быть реализовано на базе дешёвого микроконтроллера или даже нескольких ячеек ПЛИС (если таковые останутся свободными после реализации других полезных задач).

В процессе разработки хост-система и пользовательские интерфейсы легко могут эмулироваться персональным компьютером с соответствующим программным обеспечением, а физический интерфейс — адаптером USB to PMBus. Такой подход помогает сократить время проектирования и отладки системы питания, позволяя быстро подобрать необходимые напряжения питания, последовательность включения, диапазоны допустимых параметров и т.д. без изменения аппаратной части. Как только нужные параметры будут подобраны, программа-настройщик сохранит необходимые параметры в отдельном для каждого ИП файле.

СОБЫТИЯ РЫНКА | АФК «СИСТЕМА» И «БАНК МОСКВЫ» СОЗДАЛИ СП ДЛЯ РАБОТЫ НА РЫНКЕ ГЛОНАСС | АФК «Система» и «Банк Москвы» объявили о создании совместного предприятия ОАО «РТИ» для работы на рынке ГЛОНАСС. Банк Москвы», выступающий инвестором ОАО «РТИ» (Радиотехнические и информационные системы), внесет в уставный капитал новой компании денежные средства в размере 3 млрд руб. АФК «Система» внесет в уставный капитал новой компании принадлежащие ему 97% акций концерна «РТИ Системы», а также денежные средства в размере 2,88 млрд руб. В результате доля Банка Москвы составит 15,4% от уставного капитала «РТИ», доля АФК «Система» — 84,6%. «Банк Москвы» становится партнером в развитии одного из наиболее важных активов в нашем портфеле — компании «РТИ Системы», — отметил вице-президент АФК «Система», Председатель Совета директоров концерна «РТИ Системы» Сергей Боев. — АФК «Система» и «Банк Москвы», выступающий инвестором новой компании, намерены обеспечить реализацию инвестиционной программы концерна «РТИ Системы», в том числе в области масштабных государственных проектов, таких как геоинформатика и ГЛОНАСС, укрепить операционно-финансовые результаты, а также способствовать росту инвестиционной привлекательности новой компании». ОАО «Концерн «РТИ Системы» объединяет ОАО «Радиотехнический институт имени академика А.Л.Минца» и ОАО «Научнопроизводственный комплекс «Научно-исследовательский институт дальней радиосвязи», «ОАО «ДМЗ-Камов», ОАО «Ярославский радиозавод», ОАО «УралЭлектро», ОАО «Саранский телевизионный завод», ОАО «МТУ «Сатурн», ОАО «ОКБ «Планета» и ряд других предприятий. Концерн специализируется на радиостроении, включая разработку и производство локаторов, аэрокосмических и наземных систем управления, силовом машиностроении. www.russianelectronics.ru

55 И С Т О Ч Н И К И П И ТА Н И Я

НОВОСТИ. ЦИФРОВАЯ ЭЛЕКТРОНИКА | ГЕНЕРАТОР СИГНАЛОВ НА FPGA | Компания Optiphase выпустила модуль, имитирующий работу генератора сигналов специальной формы и тактовых импульсов (WTG — Waveform and Timing Generator) на основе FPGA-модуля XEM3001 (Opal Kelly). Модуль WTG предназначен для ускорения разработки устройств, осуществляющих обмен данными с ПК. По сравнению с полностью заказными или встраиваемыми решениями данный модуль является более практичным и удобным. Модуль WTG выполняет все функции лабораторного генератора сигналов, отличие заключается лишь в том, что он управляется через компьютер по шине USB. Помимо сигналов стандартной формы (синусоидальной, прямоугольной, треугольной, пилообразной) возможна генерация сигналов особой формы. Модуль имеет выход тактирования (10 МГц), три аналоговых выхода, 3 выхода TTL (5 В), два выхода LVDS и мост USB-RS232. www.elcomdesign.ru

Электронные компоненты №1 2011

Высокопроизводительный беспроводной интерфейс WMBus для интеллектуальных счётчиков МИЛЕН СТЕФАНОВ, инженер по применению, Texas Instruments В статье подробно описана реализация интеллектуального счетчика с интерфейсом беспроводного обмена данными, приведены схемы и таблицы, поясняющие изложенный материал. Статья представляет собой сокращенный перевод [15]. ВВЕДЕНИЕ

Принимая во внимание директиву EU 2020, рыночные перспективы интеллектуальных счётчиков в Европе в ближайшем десятилетии можно оценить как огромные. В связи с этим возрастает важность недорогих микроконтроллеров (МК) с высоким уровнем интеграции аналоговых компонентов в сочетании с современными модулями радиосвязи, которые необходимы для создания полнофункциональных интеллектуальных счётчиков. Технические требования примерно одинаковы для всех типов счётчиков: низкая стоимость, сверхнизкое энергопотребление (счётчики работают от аккумулятора, за исключением счётчиков электроэнергии), точность измерений и поддержка различных телекоммуникационных интерфейсов, например, инфракрасный порт, проводная или беспроводная связь. Возможно наиболее важной особенностью новых интеллектуальных электронных счётчиков является поддержка функций обмена информацией. Это является необходимым условием для введения новых услуг, таких как гибкие тарифы или контроль энергопотребления в реальном времени. Широкое распространение недорогих КМОП-приёмопередатчиков и множество протоколов радиосвязи обеспечивают развёртывание крупномасштабных измерительных систем, которые объединяют счётчики, повторители и устройства сбора данных. СТАНДАРТ WMBUS В ЕВРОПЕЙСКИХ НОРМАТИВАХ EN13757-3/4/5

56

В настоящее время существует большое количество стандартов радиосвязи, важно выбрать наиболее подходящий для различных измерений. Скорее всего, на этот вопрос нет простого ответа, но в ряде стран для считывания показаний беспроводных счётчиков уже выбран стандарт WMBus, что определено в спецификациях OMS [12] и NTA8130 [13].

WMBus — это расширенная версия широко распространённого в Европе стандарта проводной связи M-Bus (норматив EN13757-2). WMBus фактически поддерживает физический уровень Wireless KNX (Konnex), соответствующий режиму «S» в WMBus. Стандарт EN13757-4 является основным регламентирующим документом WMbus, он определяет обмен данными

между счётчиком и другими устройствами в сети по прямому двухточечному радиоканалу в диапазоне SRD (868...870 МГц). Следует отметить, что в качестве альтернативы, если это допустимо местными правилами, может использоваться диапазон 433 МГц. Предполагается, что в обновлённую версию стандарта EN13757-x для увеличения дальности связи и снижения энергопотребления в измерительных системах будет добавлен недавно открытый в Европе диапазон 169 МГц (см.

ETSI30220-1 вер. 2.3.1). На текущий момент в EN13757-4 определены три рабочих режима: «S», «T» и «R» (см. табл. 1). Режим «S» использует более низкую скорость передачи данных по сравнению с режимом «T» и поэтому является менее экономичным с точки зрения расходования заряда аккумулятора. В режиме «R» приёмник всегда включён и получает сигнал запуска из длинной последовательности, что делает его неэффективным для применения в системах, получающих питание от аккумулятора. Поскольку стандарт WMBUS рассчитан на диапазон ISM (868...870 МГц), использующие его устройства должны также соответствовать требованиям стандартов ETSI EN 300220 и CEPT/ERC/REC 70-03. Документ ETSI рассматривает среди прочего такие темы как излучение гармоник, максимальная мощность передатчика, ограничения рабочего цикла и требования к мощности в переходном режиме.

CEPT/REC70-03 определяет ограничения рабочего цикла (например, 0,1%) для периодов нахождения в состояниях «вкл» и «выкл» (например, максимум 5 сеансов передачи длительностью 0,72 с в час). Наиболее важные радиотехнические параметры радиоканала WMBUS в режимах «S» и «T» приведены в таблицах 2 и 3. Для кодирования данных в WMBus применяется либо манчестерский код (1/2 скорости передачи данных при использовании радиоканала в режиме «S»), либо специальный код «3 из 6» (2/3 скорости передачи при использовании радиоканала в режиме «T»). В режиме «S» полезная скорость передачи данных равна 16384 бит/с, а в режиме «T» — 66667 бит/с.

WMBus — проблемы физического уровня для радиочастотных приёмопередатчиков

Как видно из таблиц 2 и 3, некоторые технические требования трудновыполнимы. Наибольшую сложность

Таблица 1. Режимы WMBus (из EN 13757-4:2005) Режим «S» (стационарный): S1; S1-m;S2 «T» (частая передача): «T1»; «T2» «R» (частый приём) «R2»

WWW.ELCOMDESIGN.RU

Направление «S1» — однонаправленный «S2» — двунаправленный «T1» — однонаправленный «T2» — двунаправленный «R2» — двунаправленный

Скорость передачи данных и используемый код Передача (TX): 32 килоцикла/с, манчестерский Приём (RX): 32 килоцикла/с, манчестерский Передача (TX): 100 килоциклов/с, 3 из 6 Приём (RX): 32 килоцикла/с, манчестерский Передача (TX): 4,8 килоциклов/с, манчестерский Приём (RX): 4,8 килоциклов/с, манчестерский

представляет обеспечение требуемого предела отклонений скорости передачи данных ±10% в режиме «T». Выполнение этого требования можно обеспечить только путём применения в радиочастотном демодуляторе специальной схемы, которой оснащены лишь немногие из радиочастотных приёмопередатчиков, имеющихся на рынке в настоящее время. Другая проблема заключается в необычном слове синхронизации длиной 10 или 18 бит. Нестандартный алгоритм кодирования «3 из 6» и специальный формат пакета FT3 (определённый в стандарте IEC60870-5-1), который позволяет размещать в одном кадре данных несколько телеграмм, не поддерживаются аппаратными средствами представленных на рынке радиочастотных устройств, но легко реализуются программными средствами, и таким образом, не создают затруднений.

Texas Instruments уже несколько лет поставляет недорогой высокопроизводительный радиочастотный приёмопередатчик CC1101. CC1101 — это один из немногих приёмопередатчиков, способных удовлетворить требование по ограничению отклонений скорости передачи данных уровнем ±10%. Кроме того, в этом устройстве реализованы встроенные в микросхему цифровые функции — обнаружение слова синхронизации, побитное и побайтное восстановление данных и хранение данных в приёмном FIFO-буфере размером 64 байт, которые значительно разгружают МК и экономят энергию. Отклонение скорости передачи данных ±10% в режиме «T» и синхронизация

Гибкость применения и отличные рабочие характеристики CC1101 обеспечиваются встроенным радиочастотным

демодулятором, который удерживает отклонения скорости передачи данных в пределах до ±12,5% таким образом, что требование WMBus по ограничению этого показателя на уровне ±10% выполняется без затруднений. Использование оптимизированных параметров регистра обеспечивает получение характеристик, которые необходимы для модулей WMBus, совместимых с требованиями класса 1. При использовании 18-битного слова синхронизации CC1101 запускает процедуру обработки после обнаружения последних 16 бит. При использовании короткого 10-битного слова синхронизации к нему добавляются последние 6 бит преамбулы (010101), чтобы получить 16-битное слово синхронизации для подсистемы обработки пакетов. Поскольку в слове синхронизации не используется манчестерский код, чтобы обнаружить это слово и использовать соответствующий обработчик пакетов для сохранения данных в приёмном FIFO-буфере, CC1101 должен запускаться в режиме NRZ (без возврата к нулю). Последующее декодирование данных (закодированных с помощью кода «3 из 6» или манчестерского кода) выполняется МК с помощью таблиц поиска и операций сдвига битов. Оснащение счётчика интерфейсом WMBus

Характеристики CC1101 допускают применение радиочастотных модулей с наивысшим классом характеристик в соответствии с требованиями EN13757-4 (чувствительность приёмника лучше –100 дБм при частоте ошибок в пакетах [PER] = 20% в режиме «T»). Для получения более высоких характеристик рекомендуется добавить внешний малошумящий усилитель и/или усилитель мощности, такой как CC1190 Texas Instruments. Комбинированный усилитель

Таблица 2. Параметры радиоканала для режима «S» Общие параметры радиоканала (режим «S») Частотный диапазон Модуляция Параметры передающей части Частота несущей (счётчик) Частота несущей (другие устройства) Девиация частоты Скорость передачи данных Дрейф скорости передачи данных Параметры принимающей части Чувствительность (частота ошибок по битам < 10–2 ) Скорость передачи данных Дрейф скорости передачи данных

58

Мин.

868,0 Мин.

868,278 868,25 ± 40

Мин.

–100

Норма 868,3 2-FSK Норма 868,3 868,3 ± 50 32,768 Норма –105 32,768

Макс.

868,6

Ед. изм. МГц

Комментарий 600 кГц на канал

Макс.

868,322 868,35 ± 80

Ед. изм. МГц МГц кГц кбод

Комментарий ± 25 миллионных долей ± 60 миллионных долей

Ед. изм. дБм кбод

Комментарий

± 1,5% Макс.

± 2%

Блокирование смежного канала

40

дБ

Блокирование ± 2 МГц

–69

дБм

Дополнительное требование в WMBUS

Таблица 3. Параметры радиоканала для режима «T» Общие параметры радиоканала (режим «T») Частотный диапазон Модуляция Параметры передающей части Частота несущей Девиация частоты Скорость передачи данных Дрейф скорости передатчика Параметры принимающей части Чувствительность (частота ошибок по битам <10–2 ) Скорость передачи данных Дрейф скорости передачи данных

Мин.

868,700

Блокирование смежного канала

40

дБм

Блокирование ± 2 МГц

–69

дБм

WWW.ELCOMDESIGN.RU

Мин.

868,90 ± 40 90

Норма 868,950 2-FSK Норма 868,95 ± 50 100

Мин.

–100 88

Норма –105 100

Макс.

869,200

Ед. изм. МГц

Комментарий 500 кГц на канал

Макс.

869,00 ± 80 110 ±1% Макс.

Ед. изм. МГц кГц кбод

Комментарий ± 60 миллионных долей

Ед. изм. дБм кбод

Комментарий

112 ± 2%

Дополнительное требование в WMBUS

59

Рис. 1. Блок-схема счётчика газа с микроконтроллером MSP430 и разными вариантами радиочастотного интерфейса

(малошумящий усилитель + усилитель мощности) может улучшить чувствительность приёмника приблизительно на 6 дБм (благодаря встроенному малошумящему усилителю) и повысить мощность передатчика до +27 дБм (благодаря встроенному усилителю мощности).

Составные элементы модуля WMBus уже описаны, но как встроить их в счётчик? Как следует из блок-схемы счётчика газа (см. рис. 1), это очень просто — в качестве интерфейса между радиочастотным модулем (WMBus) и МК (синий блок) в большинстве случаев используется

Электронные компоненты №1 2011

Рис. 2. Блок-схема модуля радиоканала WMBus на двух микросхемах Таблица 4. Три варианта реализации WMBus с использованием устройств Texas Instruments Решение

MSP430 + CC1101

Одна микросхема (8051)

Одна микросхема (MSP430)

WMBus приложение для DLMS

WMBus приложение для DLMS

WMBus приложение для DLMS

MSP430 (F2/4/5/6xx) WMBus

SoC 8051, AES-128 WMBus

CC430Fxx AES-128, LCD WMBus

CC1101

CC1110/1 (USB), RF CC1101 ядро

RF CC1101 ядро

Уровень Приложение (EN13757-3 или -1) МК (MSP430 для 8051) Нижний уровень (EN13757-4) Физический уровень (WMBus R, S и T-режимы)

обычный универсальный асинхронный приёмопередатчик (UART) или реже — последовательный периферийный интерфейс (SPI), в зависимости от сегментации программного обеспечения. При разработке системы на базе WMbus главное решение заключается в том, где должен располагаться стек WMBus — он может быть размещён либо на главном измерительном МК, либо на другом МК или в микросхеме периферийного устройства WMBus. Идея объединения стека радиоканала и функций обработки измерений на одном МК на первый взгляд может показаться очень заманчивой и позволяющей снизить цену, но это не так. Сертификация метрологической части вместе со стеком WMBus сделает невозможными последующие изменения в ПО и аппаратных средствах радиоканала (иначе сертификат утратит свою силу). Обработка измерений и обмен данными по радиоканалу — это задачи, жёстко привязанные ко времени, и иногда, когда МК должен одновременно выполнить обе задачи, это обстоятельство превращается в проблему. Возможности снижения цены и/или улучшения характеристик одновременно для МК и радиоканала очень ограничены. Схема с разделением МК и радиоканала позволяет сделать более гибким поиск наиболее подходящего Таблица 5. Сравнение технических характеристик CC430 и CC111x CC1110 (CC1111) Ядро МК

60

Модифицированное ядро 8051 (1 цикл на команду), 8-разрядное

CC430 Ядро MSP430x2 (1 цикл на команду), 16 разрядное

Объём флэш-памяти 16 или 32 кбайт

16 или 32 кбайт

Объём ОЗУ

2 или 4 кбайт

2 или 4 кбайт

Шифрование/дешифAES-128 рование

AES-128

Поддержка RTC (аппаратная)

нет

да

Прямой доступ к памяти (DMA)

да

да

Интерфейсы

UART/SPI (USB на CC1111)

UART/SPI

Поддержка CC1190

Встроенный интерфейс

Встроенный интерфейс

Встроенное устройство согласования

Johanson 0896BM15A0001

Johanson 0896BM15A0001

Эффективность объёма кода

100%

до 145%

Драйвер ЖКИ

нет

Аналоговые перифеАЦП 7 — 12 бит рийные устройства

WWW.ELCOMDESIGN.RU

Встроенный (96 сегментов) АЦП 12 бит (с регистром последовательной аппроксимации — SAR)

устройства для решения каждой задачи. По этим причинам многие заказчики предпочитают разделять функции измерений и обмена данными, получая взамен более широкие возможности выбора аппаратной реализации МК и радиоканала. В этом случае можно независимо оптимизировать оба устройства по цене и/или характеристикам. Кроме того, намного проще модернизировать МК и радиоканал по отдельности, используя совместимые по разъёму устройства, чем полностью переделывать аппаратную платформу со встроенным радиоканалом. Реализация WMBus в виде отдельного модуля или встроенной подсистемы

Рассмотрим сам интерфейс WMBus и различные варианты его реализации. Из показанных в таблице 4 вариантов реализации модуля WMBus можно выделить два общих варианта: – решение на двух микросхемах (МК + радиоканал); – решение на одной микросхеме (объединение МК и радиоканала). На рынке представлен широкий спектр устройств Texas Instruments для реализации обоих вариантов. Для заказчиков, которые предпочитают ядро 8051 или встроенный USB-интерфейс и хотели бы использовать аппаратное шифрование AES-128, Texas Instruments предлагает несколько микросхем CC1110 и CC1111, где имеется достаточный объём флэш-памяти для размещения стека WMBus. Аппаратная архитектура радиочастотного модуля WMBus

Рассмотрим схему модуля WMBus. Это решение на двух микросхемах (отдельные устройства для МК и радиоканала) с дополнительным модулем, включающим малошумящий усилитель и усилитель мощности (см. рис. 2). Объединив приёмопередатчик CC1101 и подсистему аппаратного шифрования/дешифрования AES 128 с МК MSP430, имеющим сверхнизкое энергопотребление, компания Texas Instruments представила новую серию устройств CC430 с драйвером ЖКИ и высокоточным 12-разрядным АЦП. Вместо CC430 можно использовать недорогую серию CC111x. В таблице 5 приведено краткое сравнение этих устройств, которое показывает преимущества и недостатки их архитектур. СОГЛАСУЮЩИЕ УСТРОЙСТВА ДЛЯ РАДИОКАНАЛА

Следующий важный шаг в разработке модуля WMBus после выбора варианта аппаратной реализации — выбор антенны и согласующего устройства, размещаемого между приёмопередатчиком и антенной. Предполагается, что будет использоваться несимметричная антенна с

61

Рис. 3. Схема отдельного фильтрующе-согласующего устройства для CC1101 (диапазон 868/915 МГц)

сопротивлением 50 Ом, чаще всего реализуемая в виде микросхемы, или антенна на печатной плате. Такая конструкция требует наличия фильтрующе-согласующего устройства (ФСУ) между приёмопередатчиком и антенной. Согласующее устройство — это схема, преобразующая симметричный сигнал (дифференциальный, 2 провода) в несимметричный (1 провод). На рисунке 3 показана рекомендуемая схема отдельного ФСУ для CC1101, работающего в диапазоне 868/915 МГц.

Texas Instruments предлагает множество базовых моделей CC1101, подходящих для реализации обоих вариантов ФСУ: в виде отдельного устройства или интегрированной схемы. Решение с отдельным ФСУ является традиционным — в нём используются многослойные печатные катушки индуктивности по наименьшей цене. Это решение имеет хорошие характеристики, однако его можно значительно улучшить за счёт применения катушек индуктивности с проволочной обмоткой. При

Электронные компоненты №1 2011

замене печатных катушек индуктивности на катушки с проволочной обмоткой можно достичь улучшения на 2 дБ в направлении передачи и около 1 дБ в направлении приёма. На рынке представлено множество вариантов катушек индуктивности с проволочной обмоткой. Для улучшения характеристик радиосистемы Texas Instruments использует в качестве элементов L121-124, L131 и L132 катушки Murata LQW15A. Однако аналогичные катушки индуктивности предлагают и другие изготовители — Wuerth, KOA, Coilcraft, Johanson, ABC. Катушки всех этих компаний удовлетворяют требования последней версии стандарта ETS 300220. По сравнению с катушками Murata у этих катушек наблюдается небольшое снижение мощности передачи (0,1...0,5 дБ в зависимости от типа), но это можно использовать для снижения стоимости спецификации используемых изделий благодаря возможности выбора среди нескольких поставщиков. Второй вариант реализации ФСУ — схема, встроенная в единый корпус. Такое решение требует согласования с конкретным радиочастотным устройством для получения лучших характеристик, а также опыта в области проектирования и изготовления радиосистем. Компания Johanson Technology решила разработать оптимизированное ФСУ CC11xx на одной микросхеме, которая совместима по выводам с контактными площадками микросхем CC1101, CC1110 и CC430. Это ФСУ (0896BM15A0001) уже производится, и его можно найти в нескольких оценочных комплектах Texas Instruments, включая часы Chronos [14]. Для создания антенн Texas Instruments предлагает множество базовых аппаратных решений, рассчитанных на частоты ниже 1 ГГц, на печатных платах разных размеров. В случае ограниченного места на печатной плате разумным компромиссом может стать использование антенны в виде микросхемы с короткой согласующей дорожкой. ОЦЕНКА ПОТРЕБЛЯЕМОГО ТОКА И ВРЕМЕНИ РАБОТЫ ОТ АККУМУЛЯТОРА

62

При сравнении различных аппаратных решений следует рассматривать всю систему — от источника питания до антенны. Основными потребителями являются источник питания (DC/DC или LDO), МК со сверхнизким энергопотреблением и приёмопередатчик. Пример расчёта энергопотребления системы, состоящей из МК с программным стеком и приёмопередатчика приведён в [1]. Если использовать эти результаты в качестве отправной точки, то для реальной подсистемы WMBus приёмопередатчик CC2500 следует поменять на CC1101, а микроконтроллер MSP430F2274 — оставить. На рынке имеется несколько модулей сторонних производителей, которые используют сочетание МК MSP430F225x/7x и приёмопередатчика CC1101 для получения недорогих готовых систем WMBus с отличными характеристиками. Второй подход заключается в сравнении технических характеристик МК и приёмопередатчика и в получении дополнительной информации о времени переходов реализованной машины состояний и об энергопотреблении у поставщиков этих микросхем. В общем случае, наибольшее значение имеют два значения тока: – ток в режиме «низкое энергопотребление»/«ожидание» или «отключено» — 99,9% времени система работает в этом режиме; – пиковый ток (при передаче) — в этом состоянии система находится 0,1% времени (режим «T») или менее (0,02% в режиме «S»).

WWW.ELCOMDESIGN.RU

Рабочий цикл систем, работающих в диапазоне 868...869 МГц в режиме «T», составляет 0,1% (это определено в европейском стандарте ETSI 300220). Из этого можно сделать вывод, что ток, потребляемый системой в режиме ожидания (обычно, единицы мкА), является основной составляющей энергопотребления, даже если ток, потребляемый всем модулем WMBus в режиме передачи, равен 30...40 мА. Очень малая длительность рабочего цикла делает полное отключение (или отключение питания) приёмопередатчика наилучшим решением, даже если в результате отключения питания пропадают значения параметров регистра и требуется повторная инициализация приёмопередатчика. МК с крайне малым энергопотреблением, поддержкой RTC и малым временем запуска является лучшим вариантом для использования в качестве прикладного процессора. Это основное преимущество устройств Texas Instruments MSP430, которые обеспечивают гарантированное время запуска от 1 до 6 мкс (в худшем случае), в зависимости от используемой серии изделий. Важно убедиться, что данные, используемые для расчёта энергопотребления, отражают худший случай (или являются максимальными величинами, указанными в технических характеристиках). Для многих устройств, представленных на рынке, указаны только типовые значения, которые не подходят для таких оценок. Например, для CC1101 в технических характеристиках указаны и типовое значение тока в режиме низкого энергопотребления, равное 0,2 мкА (уровень сохранения состояния всех регистров), и максимальное значение, равное 1 мкА. Этот пример (для КМОП-процесса с разрешением 0,18 мкм) показывает, что типовое и максимальное значения могут существенно отличаться друг от друга.

ЛИТЕРАТУРА 1. Texas Instruments: AN067 — Wireless MBUS Implementation with СС1101 and MSP430 (Rev. A).

2. Технические данные устройств Texas Instruments CC1101, CC1110, CC1111, MSP430FG4618, MSP430F6317.

3. Texas Instruments AN050: Using the CC1101 in the European 868 MHz SRD band.

4. Communication systems for and remote reading of meters.

Part 3: Dedicated application layer//английская версия стандарта EN 13757-3:2004.

5. Communication system for meters and remote reading of meters. Part 4: Wireless meter readout//английская версия стандарта EN 13757-4:2005.

6. EN 13757-5:2005 Communication systems for meters and remote reading of meters — Part 5: Wireless relaying//английская версия стандарта EN 13757-5:2008.

7. Texas Instruments DN017: CC11xx 868/915 MHz RF Matching (swra168a.pdf).

8. Wireless Sensor Monitor Using the eZ430-RF2500 (slaa378b.pdf).

9. CC430: http://focus.ti.com/docs/prod/folders/print/cc430f6137.html.

10. Видеоролик Texas Instruments: http://e2e.ti.com/media/ p/32625.aspx.

11. Видеоролик о сверхнизком энергопотреблении MSP430: http://www.youtube.com/watch?v=ZxGZIiyyxrM. 12. Спецификации OMS: http://www.zvei.org/index.php?id=4731.

13. Спецификации NTA8130: http://www.energiened.nl/_upload/ bestellingen/publicaties/288_Dutch%20Smart%20Meter%20%20 v2.1%20final%20Main.pdf.

14. Беспроводные часы eZ430-Chronos: http://focus.ti.com/docs/ toolsw/folders/print/ez430-chronos.html.

15. Implementing low-cost, high performance WMBus RF Interface for smart meters.

ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ: ОДИНОЧНЫЙ, СДВОЕННЫЙ ИЛИ СЧЕТВЕРЕННЫЙ? ГАРРИ ХОЛТ (HARRY HOLT), старший инженер по применению, Analog Devices

В статье обсуждаются особенности топологии одиночных, сдвоенных и счетверенных операционных усилителей (ОУ) и влияние конструкции на их параметры. Рассмотрены некоторые виды схем на базе ОУ и показано, в каком случае лучше выбрать одиночный, а в каком — сдвоенный или счетверенный вариант ОУ. Статья представляет собой сокращенный перевод [1].

ДЕЙСТВИТЕЛЬНО ЛИ СДВОЕННЫЙ ОУ — ЭТО ДВА ОУ ИЛИ ЭТО ОДИН ПРИБОР С ДВУМЯ ФУНКЦИЯМИ?

Существует мнение, что сдвоенный ОУ — это два отдельных ОУ, однако есть довольно тонкие различия между монолитной сдвоенной микросхемой и двумя отдельными микросхемами на плате, которые могут вызвать ряд проблем. Поскольку два ОУ расположены рядом на одном кристалле кремния, следует учитывать некоторые электрические и тепловые эффекты при использовании сдвоенного ОУ. Влияние тепловых эффектов известно более 30 лет [2]. При изменении выходного напряжения ОУ изменяется и тепловое рассеивание, и тепловая волна распространяется по кристаллу по направлению ко входному каскаду, нарушая равновесие на входе и вызывая появление электрического сигнала. Тепловая волна может влиять на обе

части сдвоенного ОУ, даже если они электрически разделены. Наблюдаются также и электрические эффекты. Для уменьшения размера кристалла и, следовательно, стоимости прибора, некоторые узлы схемы, например, цепи смещения и запуска, делают общими для обоих каналов ОУ. Если один канал ОУ выйдет за допустимые пределы условий работы и вызовет отказ схемы смещения, то функционирование другого ОУ также нарушится. Кроме того, при использовании одной пары выводов питания проволочные соединения и некоторые металлизированные проводники на кристалле проводят ток, общий для обоих каналов ОУ. Ток, потребляемый в одной части кристалла, вызовет падение напряжения, степень влияния которого на другой канал ОУ зависит от коэффициента подавления помех по питанию (PSRR), изменяющегося с частотой. При использовании сдвоенных ОУ имеются свои преимущества и недостатки. Некоторые из преимуществ достаточно очевидны. Во-первых, установка одного корпуса вместо двух снижает стоимость производства системы. Во-вторых, большинство производителей, как правило, предлагает сдвоенные ОУ по более низким ценам, чем два одиночных ОУ. За счет объединения некоторых узлов схемы площадь кристалла сдвоенного ОУ, как правило, меньше, чем удвоенная площадь кристалла одиночного ОУ. Третий момент: время измерения простых приборов, таких как ОУ, которое выполняется на высокоскоростной автоматизированной тестовой системе, ограничено, поэтому стоимость измерения одной функции также меньше. Эти же соображения верны и для стоимости корпуса. Наконец, т.к. два ОУ расположены на пластине очень близко друг к другу, электрические характеристики двух схем, которые обычно не оговорены

техническими условиями, тоже очень схожи. Есть, однако, и некоторые недостатки. При реализации двух или четырех схем в одном корпусе рассеивание мощности увеличивается. Для узкополосных и низковольтовых ОУ (с малым потреблением мощности) это увеличение приводит к незначительному (около 5°C) возрастанию температуры перехода. Для высокоскоростных ОУ, работающих на низкоимпедансную нагрузку, например, на коаксиальный кабель, такое увеличение может быть значительным, достигая едва ли не 30°C. Из-за механических напряжений в кристалле максимальное напряжение смещения для счетверенного ОУ будет выше, чем для сдвоенного или одиночного ОУ. В некоторых случаях сдвоенные ОУ будут иметь более высокое напряжение смещения, чем одиночные ОУ, а счетверенные будут иметь более высокое смещение, чем сдвоенные. Кроме того, проблему представляют и перекрестные помехи, которые возникают из-за тепловых и электрических эффектов в кристалле. Как уже было сказано, тепловая волна от одного канала ОУ вызывает разбалансировку входного каскада другого канала сдвоенного ОУ. Это проявляется как низкочастотная обратная связь. К тому же, при использовании одного набора выводов питания для микросхемы сопротивление проволочного соединения является общим для всех каналов ОУ, поэтому ток большой нагрузки одной части схемы вызовет падение напряжения на проволочных соединениях. Коэффициент подавления помех по питанию ОУ не является бесконечной величиной, поэтому часть помех будет наводиться на другие части схемы. PSRR уменьшается с увеличением частоты, поэтому помехи проявляются, в основном, на частотах выше 5...10 кГц.

Электронные компоненты №1 2011

63 А Н А Л О ГО В Ы Е КО М П О Н Е Н Т Ы

Очевидным подходом при проектировании схем, где требуется много операционных усилителей, является использование сдвоенных или счетверенных ОУ. Во многих случаях это не влияет на параметры системы, однако для некоторых схем тщательный выбор между одиночными, сдвоенными и счетверенными ОУ, а также правильное размещение этих компонентов на плате могут улучшить характеристики схемы. Одним их важных положений, выдвинутых еще первым исследователем монолитных ОУ Бобом Уидларом (Bob Widlar), было то, что интегральные схемы следует проектировать на основе согласования параметров компонентов, а не исходя из абсолютных номиналов резисторов или транзисторов. Этот принцип можно применить и при проектировании печатных плат, в которых используется много ОУ.

ВЛИЯНИЕ ТОПОЛОГИИ НА ХАРАКТЕРИСТИКИ ОУ

Чтобы понять, почему происходят эти эффекты, полезно посмотреть, как устроены одиночные, сдвоенные и счетверенные ОУ. Входной каскад

Обычно в качестве входного каскада ОУ используется дифференциальная пара. Она может быть выполнена на биполярных транзисторах как npn-, так и pnp-типа или построена на n- или p-канальных MOSFET или же на n- или p-канальных JFET. Общая проблема для всех вариантов состоит в том, что если температура одного транзистора дифференциальной пары отличается от температуры другого транзистора даже на десятую долю градуса, то каскад будет разбалансирован. При коэффициенте усиления более 100 тыс. это может повлиять на выходное напряжение. Когда выходной каскад рассеивает мощность, тепловая волна перемещается через кристалл ко входному каскаду. Если входной каскад находится сравнительно далеко от выходного, изотермы будут представлять собой почти параллельные линии. Если два входных транзистора расположить таким образом, что волна достигнет обоих транзисторов в одно и то же время, равновесие на входе не нарушится. Это неплохая идея, но можно предложить и лучшее решение. Если разделить каждый из входных транзисторов на два транзистора и соединить их перекрестно, то тепловая волна будет воздействовать на обе части схемы в меньшей степени, чем если бы транзисторов было только два. Термин «счетверенный ОУ с перекрестным соединением» имеет несколько значений, и это наиболее распространенное из них. Имеются и другие методы оптимизации топологии кристалла в связи с влиянием в нем напряжений, температурного коэффициента резисторов и других факторов, которые подробно освещены в [3]. А Н А Л О ГО В Ы Е КО М П О Н Е Н Т Ы

64

Расположение выводов корпуса

В [1] подробно перечислены топологии расположения выводов корпуса,

и мы не будем подробно их описывать. Отметим лишь, что оптимальная топология для сдвоенного ОУ не является оптимальной для счетверенного ОУ. Можно, конечно, спроектировать индивидуальные топологии для одиночного, сдвоенного и счетверенного ОУ, но с учетом времени вывода изделия на рынок и стоимости проектирования стандартным подходом является повторное использование существенных частей проекта. Когда в семействе ОУ планируются только одиночные и сдвоенные версии, то обычно оптимизируется топология сдвоенного варианта. Как-то довольно давно один из производителей создал счетверенный ОУ, который демонстрировал весьма хорошие характеристики. Секрет был в использовании специальной выводной рамки, в которой размещалось два сдвоенных кристалла, т.е. прибор представлял собой гибридное устройство или многокристальный модуль. Это требовало выполнения сборки прибора либо на заводе-изготовителе, либо в компании, специализирующейся на сборке. Конечный процент выхода годных такого прибора приблизительно равен произведению процентов выхода годных отдельных кристаллов. Например, если выход годных кристалла равен 99%, то конечный процент выхода годных прибора был бы равен 0,99 × 0,99 = 98,01%, что вполне допустимо. Если же процент выхода годных кристалла равен 90%, что вполне возможно для приборов с весьма малыми допусками на параметры, то общий выход годных будет равен 0,9 × 0,9 = 81%. ПРИМЕРЫ УДАЧНЫХ СХЕМ

С учетом сложного взаимодействия между каналами ОУ возникает вопрос: когда имеет смысл использовать согласованные характеристики сдвоенных ОУ? Приходят на ум два довольно распространенных приложения: построение инструментального усилителя, состоящего из трех ОУ, и схема компенсации фазы для критичных приложений. Схема классического инструментального усилителя, состоящего из трех ОУ, показана на рисунке 1. Как правило, для этого приложения предпочитают использовать счетве-

Рис. 1. Принципиальная схема инструментального усилителя, состоящего из трех ОУ

WWW.ELCOMDESIGN.RU

ренные ОУ, однако заметим, что A1 и A2 могут работать с коэффициентом усиления шума равным пяти, десяти и выше. Это означает, что следует уделить особое внимание напряжению входного смещения и напряжению шума на входе. A3 имеет другие требования, поэтому для него целесообразно использовать другой тип ОУ. A3 обычно работает при значительно меньшем значении коэффициента усиления, и уровень его входного шума по отношению к общему входу инструментального усилителя делится на коэффициент усиления первого каскада, поэтому он менее важен. Наконец, нагрузка для третьего ОУ, в общем случае, больше, чем для первых двух ОУ. Смещение входного каскада будет зависеть от напряжения смещения операционных усилителей A1 и A2. На рынке имеется немного сдвоенных ОУ, которые имеют гарантированное согласование двух каналов. Даже если согласование не гарантируется, то всегда стараются обеспечить достаточное согласование двух ОУ. Например, максимальный температурный дрейф напряжения смещения AD8599 равен 2,2 мкВ/°C, и хотя согласование не предусмотрено техническими условиями, измерения на случайной выборке из 100 приборов показали максимальную разницу по этому параметру менее 1 мкВ/°C. При проектировании системы следует учитывать наихудшее сочетание параметров и использовать максимальное значение напряжения смещения Vos, указанное в технической документации для схем в интегральном исполнении. Одним из наиболее важных параметров инструментального усилителя является коэффициент подавления синфазной помехи (CMRR). Согласование ОУ A1 и A2 по CMRR позволяет улучшить общую величину CMRR. Это главная причина, по которой стараются использовать монолитный сдвоенный ОУ для входного каскада в этом приложении. Нагрузка для A1 и A2 не является большой, однако для A3 нагрузка может быть довольно значительной, поэтому с точки зрения электрических и тепловых факторов лучше использовать монолитный сдвоенный и одиночный ОУ. В пользу этого говорит и возможность более простой разводки. Заметим, что коэффициент подавления синфазной помехи по постоянному и переменному току для выходного каскада существенно зависит от согласования резисторов и паразитных емкостей, что часто игнорируют. Современный технологический процесс позволяет создать монолитный дифференциальный усилитель с лазерной подгонкой тонкопленочных рези-

сторов (например, AD8271), который стоит меньше и обеспечивает лучшие характеристики, чем дискретный ОУ с четырьмя резисторами с 0,1-% допусками. В зависимости от требуемой величины CMRR на данной частоте, площади на печатной плате, точности системы и тока потребления можно выбрать полный монолитный инструментальный усилитель, например, AD8226. Мониторинг шин питания

В системе с однополярным питанием сдвиг фазы составляет 45°, когда амплитуда уменьшается на 3 дБ. Расчетные значения фазо- и амплитудночастотных характеристик приведены в таблице 1. Заметим, что даже на частоте в 100 раз ниже частоты среза сдвиг фазы еще превышает полградуса, а амплитуда немного меньше допустимой величины. Для систем, в которых следует обеспечить высокую точность как по амплитуде, так и по фазе, например, для систем мониторинга линий питания, можно использовать характеристики по переменному току одного канала ОУ для того, чтобы компенсировать фазовую характеристику другого канала ОУ. Базовая концепция такого подхода показана на рисунке 2. На рисунке 3 изображены фазовые характеристики для обычной однополюсной системы (на графике она обозначена как «нескомпенсированная») и для системы, показанной на рисунке 2 (на графике она обозначена как «скомпенсированная»). ПРИМЕРЫ НЕУДАЧНЫХ СХЕМ Счетверенный ОУ в сигнальной цепи

Для сигналов величиной несколько милливольт сигнальная цепь должна иметь малый уровень шума для того, чтобы поддерживать приемлемый уровень общего отношения сигнал-шум. Распределяя коэффициент усиления по цепи и выбирая соответствующий одиночный, сдвоенный или счетверенный ОУ, можно улучшить характеристики и снизить общую стоимость такой схемы. Например, при максимальном входном

Рис. 3. Фазовые характеристики обычной однополюсной системы и схемы с компенсацией фазы, показанной на рисунке 2

Рис. 4. ОУ в сигнальной цепи Таблица 1. Зависимость сдвига фазы и амплитуды от частота перегиба Нормализованная частота перегиба 0,001 0,01 0,1 0,5 1(fp) 2 10 100

Сдвиг фазы, град.

0,057 0,573 5,71 26,57 45 63,43 84,29 89,43

сигнале равном 50 мВ, 10-В напряжении и 2-кОм резисторе на выходе, потребуется коэффициент усиления равный 200. Четыре блока сигнальной цепи, показанной на рисунке 4, могут быть сконфигурированы как буфер, инвертирующий суммирующий усилитель с коэффициентом усиления –1 для регулировки смещения всей сигнальной цепи, фильтр Саллена-Кея с коэффициентом усиления 1 или усилительный каскад с коэффициентом усиления 200. Для реализации общих требований к сигнальной цепи из четырех блоков можно было бы выбрать счетверенный ОУ. Однако это было бы плохим решением по нескольким причинам.

1. Для того чтобы получить низкий уровень шума в первом каскаде, необходимо было бы выбрать счетверенный ОУ с малым уровнем шума, например, AD8674.

2. На печатной плате в этом случае возникнет паразитная емкостная связь между выход-

Амплитуда, дБ -4,34E-6 -4,34E-4 -0,086 -0,969 -3,01 -4,77 -20,04 -40,00

ным и входным каскадами и тепловая связь на кристалле между каналами ОУ.

3. Для последнего каскада потребуется большая величина произведения коэффициента усиления на ширину полосы пропускания. Лучшим решением (хотя и не единственным) было бы введение большего усиления в начальных каскадах сигнальной цепи. Слишком большое усиление в начальных каскадах может привести к перегрузке промежуточного каскада. Если коэффициент усиления в первом каскаде равен десяти, то вклад собственного шума второго каскада в суммарный шум уменьшается в 10 раз. Поскольку каждый каскад добавляет

Электронные компоненты №1 2011

65 А Н А Л О ГО В Ы Е КО М П О Н Е Н Т Ы

Рис. 2. Схема компенсации фазы на сдвоенном ОУ

усиление, то требования к последующему каскаду снижаются. Таким образом, покупка дорогого счетверенного ОУ с низким уровнем шума и использование его для всех четырех блоков не является столь экономически выгодным решением, как использование сдвоенного ОУ с низким уровнем шума для первых двух каскадов и недорогого сдвоенного ОУ общего назначения для последних двух каскадов. Усилитель наушников

Даже если было бы возможно создать превосходный сдвоенный ОУ на кремниевом кристалле, имелся бы ряд проблем, связанных с корпусом и печатной платой. Сдвоенные и счетверенные ОУ имеют один общий набор выводов питания, а не два или четыре. Сопротивление проволочного соединения может составлять 50...100 мОм, поэтому использование одного канала сдвоенного ОУ для питания током 100...200 мА наушников с низким импедансом может вызвать проблемы. Предполагается, что все символы, обозначающие «землю» на типо-

вой электрической схеме, отражают тот факт, что в этой точке напряжение равно 0 В, но это не совсем верно. В одной точке земляной шины напряжение действительно равно 0 В, но из-за падения напряжения в других точках земляной шины потенциал на самом деле на мкВ выше или ниже 0 В. Из-за того, что проводник печатной платы длиной 1 дюйм может иметь сопротивление 50 мОм, в самых неожиданных местах схемы может возникать дополнительное падение напряжения. Идеальная схема стереоусилителя наушников на базе двух ОУ теоретически имеет бесконечное разделение каналов. Однако в реальной схеме разделение каналов может не превышать 60 дБ. Дело в том, что проволочные соединения и металлизация на кристалле могут вносить перекрестные помехи, однако основной вклад в ухудшение характеристик схемы вносит проводник печатной платы длиной четверть дюйма, который является общим проводником для нагрузки левого канала и источника сигнала правого канала. Использование двух одиночных ОУ в этом случае позволило бы улучшить характеристики, снизить температу-

ру перехода, повысить надежность и упростить топологию печатной платы усилителя наушников. ЗАКЛЮЧЕНИЕ

Для того чтобы получить наилучшие характеристики и снизить стоимость системы, необходимо оценить условия в каждом узле схемы и принять решение об использовании наиболее подходящего ОУ. При автоматизированном монтаже плат и малых размерах корпуса использование одиночных и сдвоенных ОУ вместо счетверенных может не повлиять на общую стоимость системы. Принимая во внимание топологию печатной платы, характеристики системы в диапазоне температур, требуемое разделение каналов, согласование фазы и стоимость, можно выбрать наилучшее сочетание одиночных и сдвоенных ОУ в схеме. ЛИТЕРАТУРА 1. Harry Holt. Op amps: to dual or not to dual?//www.eetimes.com.

2. James Solomon. The Monolithic Op Amp: A Tutorial Study//IEEE JSSC Vol. SC-9, No. 6 Dec.1974.

3. Alan Hastings. Art of A nalog Layout. 2nd Ed//Prentice Hall, 2005.

НОВОСТИ. ИЗМЕРИТЕЛЬНЫЕ СРЕДСТВА И СИСТЕМЫ

А Н А Л О ГО В Ы Е КО М П О Н Е Н Т Ы

66

| КОМПАНИЯ AGILENT TECHNOLOGIES ОБЪЯВИЛА О ВЫПУСКЕ ЭКСПРЕСС-КОНФИГУРАЦИЙ ДЛЯ АНАЛИЗАТОРОВ И ГЕНЕРАТОРОВ СИГНАЛОВ | Компания Agilent Technologies представила экспресс-конфигурации для популярных анализаторов сигналов CXA/EXA и генераторов сигналов MXG. Экспресс-конфигурации обеспечивают быструю поставку со склада контрольно-измерительных приборов наиболее популярных конфигураций. Эта услуга гарантирует максимально быструю поставку готового к немедленному применению контрольно-измерительного оборудования для КБ и производственных линий заказчика, что экономит время, средства и трудозатраты. Приборы Agilent с экспресс-конфигурацией — это приборы c уже настроенными опциями. Они обладают теми же техническими характеристиками, возможностями обновления и дистанционной идентификацией прибора через SCPI, что и обычные версии. Экспресс-конфигурации предлагают наиболее популярные функции по выгодной цене. Все приборные опции активируются лицензионными ключами, гарантируя еще большие удобства и простоту поставки. «Сегодня разработчики и технологи сталкиваются с серьезными проблемами, не последнее место среди которых занимает проблема быстрого получения заказанного оборудования, — отметил Ги Сене, вице-президент и генеральный менеджер отдела СВЧ и коммуникационного оборудования компании Agilent. — Новые экспресс-конфигурации компании Agilent являются прямым ответом на этот вопрос. Благодаря оптимизированным конфигурациям и поставкам со склада эти приборы гарантируют, что наши заказчики получат то, что им нужно, и как можно быстрее». Сегодня новые экспресс-конфигурации компании Agilent включают следующие приборы.

– Экспресс конфигурация для генератора аналоговых ВЧ-сигналов Agilent MXG (от 100 кГц до 1, 3 или 6 ГГц) оптимизирована для разработки компонентов и производственного тестирования. Отличается масштабируемой производительностью, высокой надежностью, простотой самообслуживания и высокой мощностью — и все это в приборе высотой 2 единицы (2RU), что сокращает простои и экономит место в стойке.

– Экспресс-конфигурация для генератора аналоговых СВЧ-сигналов Agilent MXG (от 100 кГц до 20 ГГц) оптимизирована для производства широкополосных компонентов. Благодаря небольшому размеру (2 единицы) занимает меньше места в стойке. Высокая выходная мощность и точность установки уровня делает эту экспресс-конфигурацию надежным источником сигнала для мощных устройств.

– Экспресс-конфигурация для анализатора сигналов Agilent CXA (от 9 кГц до 3 или 7,5 ГГц) поддерживает стандартные однокнопочные измерения, такие как мощность в канале, занимаемая полоса частот и мощность в соседнем канале. Являясь гибким и недорогим прибором для измерения основных параметров сигнала, CXA помогает ускорить тестирование и разработку продуктов по нескольким показателям: снижение затрат, производительность, улучшение характеристик и многое другое.

– Экспресс-конфигурация для анализатора сигналов Agilent EXA (от 9 кГц до 3,6, 7,0, 13,6 или 26,5 ГГц) предлагает самые быстрые средства повышения производительности производственной линии и снижения общих затрат на тестирование. Поддерживает полосу анализа 10 МГц и работает до 300% быстрее других анализаторов спектра и сигналов эконом-класса. www.home.agilent.com

WWW.ELCOMDESIGN.RU

АЦП: СПОР АРХИТЕКТУР С ТОЧКИ ЗРЕНИЯ ЭНЕРГОЭФФЕКТИВНОСТИ ЭНДРЮ СИСКА (ANDREW SISKA), старший инженер по применению, Cypress Semiconductor Corp. МЕНГ ХЕ (MENG HE), менеджер продукта, Cypress Semiconductor Corp.

В журнале ЭК №5, 2010 г., была опубликована первая часть статьи, в которой в форме состязания сравнивались две архитектуры преобразователей: АЦП последовательного приближения и сигма-дельта АЦП. По итогам 7-раундового матча была зафиксирована ничья: каждый из двух типов АЦП сумел добиться преимущества при решении определенной задачи. Во второй части статьи сравнивается энергоэффективность двух архитектур АЦП. Публикация представляет собой перевод [1].

Архитектура АЦП последовательного приближения хорошо известна своей высокой энергоэффективностью. Сигмадельта АЦП является относительным новичком на рынке преобразователей по сравнению с АЦП последовательного приближения, однако его популярность постоянно растет благодаря высокой точности преобразования, монотонности характеристики преобразования и другим свойствам. Кто выиграет спор при сравнении энергоэффективности двух архитектур преобразователей? АЦП ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ

АЦП и ЦАП

68

В начале цикла преобразования АЦП последовательного приближения ЦАП устанавливается на середину шкалы, и производится сравнение измеряемого и выходного напряжений ЦАП (см. рис. 1). На каждом шаге преобразования ЦАП обновляется, выбирается очередной бит и производится следующее сравнение. Цифровое представление входного напряжения находится путем двоичного поиска (последовательного приближения). Структура регистра последовательного приближения определяет, что n-битный регистр последовательного приближения требует n периодов сравнения и не будет готов к следующему циклу преобразования до тех пор, пока текущий цикл не завершится. Это означает, что с точки зрения энергопотребления рассеиваемая мощность (и площадь кристалла) возрастает с увеличением разрешения и частоты выборки. В настоящее время почти в каждом устройстве с батарейным питанием есть, по крайней мере, один АЦП. Поскольку требования по потребляемой мощности становятся все более жёсткими, некоторые поставщики полупроводников начали предлагать различные режимы энергопотребления вместе с ограничением по входной полосе, и пользователи получают больше возможностей при выборе оптимального

WWW.ELCOMDESIGN.RU

соотношения между мощностью потребления и скоростью, разрешением и отношением сигнал-шум. Например, в архитектуре программируемой системы на кристалле PSoC 5 компании Cypress Semiconductor предусмотрено четыре режима энергопотребления для встроенного АЦП последовательного приближения, и установка более высокой потребляемой мощности обеспечивает более высокую производительность АЦП. На рисунке 2 показан пример конфигурирования АЦП последовательного приближения и несколько режимов энергопотребления АЦП: высокий (high), средний (medium), низкий (low) и минимальный (minimum), каждый из которых соответствует максимальной мощности потребления, её половине, одной трети и одной четвертой. Такой компонент АЦП предназначен для использования в любом приложении со средней скоростью работы (максимальная частота выборки 1 МГц) и средним разрешением (максимальное разрешение 12 бит). Различные режимы энергопотребления оказывают влияние на производительность АЦП. Режимы малого энергопотребления способны поддерживать более низкую входную полосу пропускания, а также уменьшенную производительность АЦП. Тактовую частоту необходимо снизить пропорционально потребляемой мощности, и производительность уменьшится в той же пропорции. СИГМА-ДЕЛЬТА АЦП

Сигма-дельта АЦП использует ту же топологию с интегратором и компаратором, что и инкрементные преобразователи (см. рис. 1). Вместо интегрирования выхода компаратора в счётчике он обрабатывается в дециматоре. Дециматор дважды интегрирует вход на частоте выборки. Выход двойного интегратора выбирается на частоте децимации (которая обычно составляет 1/64 от частоты выборки) и

вычитается из последнего выходного значения, представленного в дифференциальном виде (sinc2-фильтр). Как и в АЦП последовательного приближения, поставщики сигма-дельта АЦП начинают предлагать гибкий набор режимов энергопотребления для различных требований проекта. На рисунке 3 показан пример конфигурирования сигма-дельта АЦП. Сигма-дельта АЦП обеспечивает маломощный интерфейс для прецизионных измерений с низким уровнем шума. Он пригоден для использования в широком спектре приложений в зависимости от разрешения, частоты выборки и режима работы. Сигмадельта АЦП применяется в 16-битном преобразовании для аудио, высокоскоростных системах преобразования с низким разрешением для коммуникаций и высокоточном 20-битном преобразовании на низкой частоте для систем датчиков, в том числе тензодатчиков, термопар и других высокоточных сенсорных устройств. В данном примере возможные режимы энергопотребления включают: однократную выборку (single-sample), многократную выборку (multi-sample), непрерывную выборку (continuous) и многократную выборку в быстром режиме (multi-sample-turbo). В режиме однократной выборки АЦП выполняет одно преобразование выборки за каждый запуск. Непрерывная выборка используется для того, чтобы производить многократную последовательную выборку одного входного сигнала. Многократная выборка подобна непрерывной выборке, за исключением того, что производится сброс АЦП между выборками. Многократная выборка в быстром режиме идентична многократной выборке для разрешения 8—16 бит. Для разрешения 17—20 бит производительность системы примерно в четыре раза больше, чем в режиме многократной выборки, потому что

АЦП сбрасывается только один раз в конце преобразования. При обработке аудиоинформации сигма-дельта АЦП используется в непрерывном режиме. Для сканирования множества датчиков сигма-дельта АЦП используется в одном из режимов многократной выборки. Для одноточечных измерений с высоким разрешением сигма-дельта АЦП используется в режиме однократной выборки. Эти режимы сочетаются с установками для автоматического питания, чтобы исключить для пользователей проблемы, связанные с ручной настройкой каждого каскада внутри АЦП для достижения оптимального баланса между производительностью и потребляемой мощностью. При сохранении периода дискретизации, разрешения, скорости преобразования и тактовой частоты на постоянном уровне потребляемая мощность принимает минимальное значение, когда сигма-дельта АЦП работает в режиме однократной выборки. Рассеиваемая мощность возрастает при переходе от режима многократной выборки к непрерывной выборке и достигает наивысшего значения при многократной выборке в быстром режиме.

Рис. 1. Топологии сигма-дельта АЦП и АЦП последовательного приближения

Рис. 2. Пример конфигурирования АЦП последовательного приближения

РЕШЕНИЕ СУДЕЙСКОЙ КОЛЛЕГИИ

Рис. 3. Пример конфигурирования сигма-дельта АЦП

тельного фильтра подавления помех при наложении спектра для предварительной обработки данных, чтобы достичь того же уровня точности, что и сигма-дельта АЦП. Внешние компоненты увеличивают общее энергопотребление системы. В сигма-дельта АЦП обычно не требуются фильтры подавления помех с крутым спадом характеристики на аналоговых входах, т.к. частота выборки намного выше эффективной полосы пропускания. В сигма-дельта АЦП используется передискретизация для того, чтобы распределить шум квантования по более широкому частотному спектру. Частотный спектр этого шума перемещается за пределы полосы входного сигнала. Это

делает сигма-дельта АЦП подходящими как для высокоскоростных приложений со средним разрешением, так и для низкоскоростных приложений с высоким разрешением без необходимости использования каких-либо внешних компонентов. С другой стороны, совместно с АЦП последовательного приближения обычно используется фильтр ввиду недостаточной входной фильтрации или присутствия других внутренних механизмов, которые отвечают критерию Найквиста. ЛИТЕРАТУРА 1. Andrew Siska, Meng He. Golden Gloves ADC Match, Round 2: SAR vs. Sigma-delta & Efficiency//www.eetimes.com.

Электронные компоненты №1 2011

69 АЦП и ЦАП

АЦП последовательного приближения имеет определённые преимущества перед сигма-дельта АЦП благодаря своим характеристикам по потребляемой мощности, которая увеличивается с ростом разрешения и скорости работы АЦП, однако даже при этом в итоге состязания судьи вновь зафиксировали ничью. По двум причинам.

1. Исходя из особенностей перспективных архитектур систем на кристалле, разработчики должны решать проблему снижения потребляемой мощности, с точки зрения системы в целом, а не отдельного компонента, и архитектура сигма-дельта АЦП обеспечивает больше доступных средств для снижения рассеиваемой мощности на кристалле. В примере, приведенном выше, остальными доступными методами уменьшения мощности, потребляемой сигма-дельта АЦП, являются: а) отключение усиления входного буфера для снижения общей потребляемой мощности; буфер интерфейса с высоким входным импедансом (с программируемым усилением) может быть при необходимости отключен (и отключен от питания); б) активирование внутренней схемы накачки заряда, которая работает на высокой тактовой частоте. Когда выбрана эта опция, тактовый сигнал более низкой частоты подается в схему накачки заряда, что может уменьшить потребляемую мощность на 100...300 мкА для PSoC 5.

2. АЦП последовательного приближения требует применения дополни-

ЗВЕЗДНОЕ СЕМЕЙСТВО МИКРОКОНТРОЛЛЕРОВ STELLARIS Texas Instruments приобрела компанию Luminary Micro в мае 2009 г. Чтобы успешно конкурировать с известными микроконтроллерами, эта фирма, созданная в 2004 г., сделала ставку на общедоступность изделий, в т.ч. простоту их изучения пользователями. В качестве ядра этих МК было выбрано ядро ARM. Всего за пять лет своей деятельности Luminary Micro создала 32-разрядный процессор Cortex-M3 по стоимости 8- или 16-разрядных МК. В настоящее время семейство Stellaris Cortex-M3 дополняет линейку процессоров и микроконтроллеров, ранее выпущенных компанией Texas Instruments. Таким образом, спектр продукции TI стал отвечать самым разнообразным потребностям разработчиков. На наши вопросы о состоянии дел и дальнейшем развитии семейства Stellaris ответила Джин-Энн Бут, директор отдела микроконтроллерных платформ Stellaris ARM Cortex-M3. До приобретения Luminary Micro Джин работала директором по маркетингу в этой компании, оставившей заметный след в мировой электронике.

— Почему TI использует в семействе Stellaris процессорные ядра компании ARM, несмотря на то, что у TI имеются ядра собственной разработки с большим диапазоном функциональности?

— Ядра TI во многих случаях ориентированы на конкретный сегмент рынка. Например, в приложениях с очень низким потреблением используется семейство микроконтроллеров MSP430; в приложениях с большими вычислительными возможностями — семейство МК С2000. Если же требуется встраиваемая система с возможностью повторного использования кода после его миграции или обновлении, а также большая производительность, используются микроконтроллеры Stellaris, у которых более сложный набор команд. Среди широкого ряда платформ ARM располагает большими возможностями. Texas Instruments приобрела Luminary Micro благодаря программному обеспечению. Многие заказчики выбирают компанию микроконтроллеры Stellaris из-за библиотеки. МИКРОКОНТРОЛЛЕРЫ И DSP

70

— Собирается ли TI и в дальнейшем развивать 32-разрядные микроконтроллеры, или же компания со временем перейдет на решения от ARM? — У TI имеются стандартные ARMядра и ядра собственной разработки. Благодаря этому мы можем предложить заказчику больший выбор функций. Например, в микроконтроллерах семейства DaVinci стоит стандартное ядро ARM, которое дополняется DSPили аппаратным ускорителем. Таким образом, мы помогаем заказчику дифференцировать свою продукцию от продукции других производителей

WWW.ELCOMDESIGN.RU

рынка, получить некую дополнительную функциональность, которая не реализуется на стандартных ядрах. В этом отношении TI будет продолжать политику развития и стандартных ARMядер, и собственных, что иллюстрируется также на примерах развития семейства С6000 или Integra — нового семейства процессоров на базе Cortex A8 с интегрированными DSP. — В чем особенность периферии процессоров Stellaris для разных приложений?

— У заказчика, разрабатывающего МК на базе ядра Cortex-М3, имеются те или иные приоритеты. Если во главу угла поставлены хорошие коммуникационные интерфейсы, то, например, в МК Stellaris закладывается драйвер физического уровня, облегчающий реализацию Ethernetинтерфейса. Речь идет не только о периферии, но и о подходе к дизайну. У стандартной архитектуры ядра ARM две шины — высокоскоростная и шина HD. Производительность устройства в целом зависит от того, на какой частоте работает шина. Шина МК Stellaris работает на частотах до 80 МГц. У конкурирующей компании — STM — она работает на более низкой частоте. Следовательно, наш заказчик получает возможность реализовать большую производительность, не используя каких-либо коммутаторов на шинах, что облегчает дизайн. Например, от того, насколько быстро могут работать порты ввода-вывода микроконтроллера, зависит функциональность системы. У МК Stellaris частота переключения портов ввода-вывода достигает 40 МГц, что позволяет получить дополнительную функциональность

и выигрыш в производительности, не идя на определенные компромиссы. На производительность системы влияет и флэш-память. В данном случае производительность флэш-памяти является одним из самых критичных факторов. У микроконтроллеров Stellaris доступ к флэш-памяти осуществляется при частоте 50 МГц за один цикл. Если частота превышает это значение, необходимо предусмотреть реализацию буфера команды. В Stellaris буфер предвыборки команд анализирует историю выполнения команд и на базе этого анализа предсказывает, например, ответвление или переход. В отсутствие этого буфера скорость выполнения команд с флэш-памяти была бы на уровне 80%. Благодаря буферу разработчику удается достичь эффективности 95%. За счет дизайна и оптимизации буфера практически не теряется время на считывание с циклов флэш-памяти при переходах и ответвлениях. Таким образом, за счет закладываемой в микроконтроллер TI функциональности разработчик получает выигрыш в производительности, цене и времени вывода продукции на рынок.

— Различаются ли операционные системы реального времени в зависимости от приложений?

— В принципе, при выборе операционной системы следует опять-таки учитывать несколько факторов. Допустим, одни заказчики имеют большой опыт работы с определенной операционной системой, которую они хотят использовать и в дальнейшем. Те заказчики, которым необходим небольшой код, выбирают операционную систему с компактным ядром, например, FreeRTOS. Наконец, третьим заказчикам

необходимо обеспечить безопасность системы. В этом случае выбираются системы, сертифицированные с учетом требований определенных стандартов. Операционная система SafeRTOS интегрирована в один из контролеров Stellaris (в ПЗУ), т.е. заказчик получает уже готовую операционную систему, которая практически включена в стоимость кристалла. Это обстоятельство облегчает процесс сертификации. Следует также учитывать, какие средства разработчик будет использовать для оптимизации приложений. Если Micrium (многозадачное ядро ОСРВ), то будут, соответственно, задействованы средства IAR, поскольку они поддерживают друг друга. При использовании средств разработки компании Keil будут применяться соответствующие операционные системы. Таким образом, следует исходить из потребностей заказчика. Такой большой выбор, с одной стороны, усложняет задачу разработчика (это один из самых сложных выборов, которые приходится делать в процессе проектирования). С другой стороны, у инженера имеется определенная свобода, поскольку он может сделать акцент на том, что ему требуется. В этом и заключается сила экосистемы ARM, которая предоставляет заказчику большой выбор. Проприетарная система не обеспечит эту свободу. В случае ее использования разработчику часто приходится писать собственную ОС.

МИКРОКОНТРОЛЛЕРЫ И DSP

72

— Планируется ли развитие семейства Stellaris, и в каком направлении?

— Говоря о развитии семейства микроконтроллеров, используется такое понятие как технологический класс, или платформа, на основе которой строится несколько моделей МК с определенным набором периферии. В настоящее время уже имеются образцы 130-нм микроконтроллеров класса Tempest, которые к концу года будут выпускаться серийно. За ними последует класс устройств Firestorm — расширение Tempest за счет большего объема флэш-памяти (до 512 Кбайт) и двух восьмиканальных 12-разрядных АЦП. Следующее поколение будет использовать технологию 65 нм, которая позволит снизить энергопотребление, увеличить объем флэш-памяти

до 2 Мбайт. Это будет уже полностью флэш-технология Texas Instruments на базе ядра Cortex-M4.

— Для каких приложений будут предназначены эти семейства?

— Прежде следует сказать несколько слов о возможностях Cortex-M4, а затем — о том, что дает миграция от Cortex-M3 к М4. Cortex-M4 является расширением ядра Cortex-M3 за счет добавления поддержки SIMD (одного потока команд с многократным потоком данных). Плавающая точка позволяет организовать вычисления с большей точностью, за счет чего рынок приложений расширяется в двух основных направлениях. Во-первых, вычисления с плавающей точкой позволяют точнее управлять системой, например, электроприводом. При этом его энергопотребление уменьшается. Во-вторых, вычисления с плавающей точкой расширяют возможности разработчиков, не имеющих опыта работы со встраиваемыми системами. Использование плавающей точки позволяет перейти к математической модели MatLab или LabView без лишних усилий, чего не наблюдается в случае процессора с фиксированной точкой. Переход заказчиков TI к Cortex-М4 позволяет снизить электропотребление системы и задействовать больший объем флэш-памяти, который необходим в случае, например, реализации пользовательского интерфейса с поддержкой многих языков или при построении универсального модуля управления двигателем с большим набором алгоритмов управления. В настоящее время к числу применений семейства продукции Stellaris относятся бытовая техника; автоматизированный электропривод; системы мониторинга; управление системами отопления, вентиляции и другими службами зданий; сетевые устройства и коммутаторы; промышленная автоматика; электронные кассовые аппараты; контрольно-измерительное оборудование; медицинские приборы и игровые автоматы.

— Планирует ли TI развивать вычислительные платформы с использованием процессоров и FPGA?

— TI начала поставки новой платы расширения Stellaris FPGA Expansion Board для комплекта разработки DK-LM3S9B96, обеспечивающего быстрое построение систем с высокоскоростным интерфейсом для внешних процессоров. Новая плата позволяет разработчикам достаточно легко оценить возможности широкополосного параллельного обмена данными машина-машина (Machine-to-Machine, M2M), гибкого внешнего интерфейса периферии (External Peripheral Interface, EPI) и микроконтроллеров Stellaris. С помощью M2M-режима EPIинтерфейса у проектировщиков недорогих приложений имеется возможность организовать интерфейс фото- или видеокамеры с низким разрешением с микроконтроллером Stellaris, который обеспечивает передачу кодированных изображений по Ethernet-сети. В этих системах обработка видео выполняется с помощью FPGA или DSP. TI и далее намеревается использовать FPGA в подобных комплектах разработки.

— Как Вы относитесь к утверждению, что FPGA вытеснят в ближайшем будущем DSP-процессоры?

— Я абсолютно уверена, что FPGA не вытеснят DSP. Разработчикам встраиваемых систем приходится балансировать между стоимостью системы, ее энергопотреблением, функциональностью и временем выхода продукции на рынок. FPGA принадлежат к наиболее гибким решениям, позволяющим успешно преодолеть трудности, связанные с организацией логики, однако стоимость или потребление у FPGA — не самые низкие. Обсуждая вопросы проектирования с заказчиками, я обратила внимание на то, что FPGA применяются либо в проектах небольшой серийности (и потому менее дорогостоящих системах), либо когда у разработчиков имеются трудности с логическим блоком системы. Если приложение должно обладать большой вычислительной мощностью в реальном времени или низким потреблением, только DSP-процессор в состоянии удовлетворить этим требованиям.

НОВОСТИ. ДАТАКОМ | CНК С ПОДДЕРЖКОЙ ANT+ И BLUETOOTH ОТ TI | Texas Instruments представила однокристальное беспроводное решение СС2567 Первое в отрасли двухрежимное устройство, СС2567, требует на 80% меньше площади на печатной плате, чем в случае применения двух однорежимных решений, позволяет одновременно работать по двум протоколам с использованием одной антенны со встроенной системой согласования и увеличить дальность передачи данных в два раза. Модуль СС2567 будет доступно в качестве составной части отладочного набора ANT + Bluetooth Health and Fitness Aggregator Kit (CC2567-PAN1327ANT-BTKIT). Комплект позволяет моделировать передачу данных по протоколу ANT в систему сбора/накопления и дальнейшую передачу данных в ПК по протоколу Bluetooth. www.elcomdesign.ru

WWW.ELCOMDESIGN.RU

СОПЕРНИЧЕСТВО МЕЖДУ INTEL И ARM НАКАЛЯЕТСЯ ТОМ ВИЛЬЯМС (TOM WILLIAMS), главный редактор, RTC Сегодня стираются границы между устройствами коммерческого, бытового и промышленного назначения. Производители полупроводниковых приборов приходят в новые для себя сегменты рынка и конкурируют с уже обосновавшимися там компаниями. Соперничество между Intel и ARM растет, хотя ни сами компании, ни их потребители не спешат признавать этот факт публично. Возможно, участившиеся стычки — это всего лишь маркетинговые уловки для достижения других целей. До сих пор все они проходили мягко, без выраженных конфликтов. Самая заметная новинка от Intel — анонсированное в сентябре прошлого года на Intel Developer Forum второе поколение семейства Core-2010, получившее кодовое название Sandy Bridge («песчаный мост»). Пока это только новая архитектура, реальные продукты на ее основе появятся позже (см. рис. 1). Архитектура Sandy Bridge выполняется в соответствии с технологическими нормами 32 нм. Компания Intel уже не в первый раз использует так называемый трюк Tick-Tock, когда новая архитектура в случае успеха изготавливается в более миниатюрном формате, вплоть до 22 нм. Архитектура Sandy Bridge имеет некоторые улучшения по сравнению с архи-

МК И DSP

74

Рис. 1. Архитектура Sandy Bridge

WWW.ELCOMDESIGN.RU

тектурой Core-2010. Так, в ней предусмотрен не один, а два вывода для нагрузки, обновлен планировщик и увеличена емкость буферов. Все это позволяет выполнять больше инструкций за один цикл. Кроме того, новый кэш и кольцевой принцип соединения внутренних шин обеспечивает 4х32 байтовых дорожек для обмена данными между ядрами и кэш-памятью, с одной стороны, и контроллером памяти и графическим контроллером — с другой. Таким образом, увеличена пропускная способность, и уменьшены задержки для пересылок внутренних данных, а также организован более эффективный доступ к кэшу. Функция Turbo Boost обеспечивает динамическое разделение мощности между ядрами и графической секцией, увеличивая эффективность использования энергии. Принцип ее заключается в следующем. Когда процессор недогружен (его температура падает), некоторые секции на короткие промежутки времени переводятся в перегру-

женный режим. Нормальный уровень нагрузки устанавливается с помощью перемычек, датчиков или задается в алгоритме. Функция Turbo Boost позволяет распределять ресурс мощности более динамично. Повышение качества обработки графики — это основной приоритет Intel в процессорах последнего поколения. Графический процессор Sandy Bridge расположен в центре массива объединенных исполнительных блоков, выполняющих построение 3D-изображений, передачу текстуры, аппаратное ускорение для кодирования и декодирования видеосигнала. Одновременно одна такая система может управлять четырьмя независимыми дисплеями. Поддерживается большой набор выходных форматов: HDMI, DVI, VGA, DP, SDVO и LDVS. В новую архитектуру Intel включила расширенный набор векторных инструкций (AVX — Advanced Vector Extensions) для более качественного выполнения операций с плавающей запятой. Соответственно, по сравнению с Core-2010 архитектура Sandy Bridge обеспечивает более качественную обработку аудио- и видеосигнала. Пока Intel не уточнила мощностные характеристики устройств Sandy Bridge. Напомним, что выходная мощность Core-2010 составляет 18 Вт или 35 Вт. После просмотра демонстрационных роликов и презентаций на форуме разработчиков Intel создается впечатление, что компания ориентируется, в первую очередь, на портативные и встраиваемые потребительские устройства и бизнесприложения, которые могут заменить полноценный ПК. Это ноутбуки, нетбуки, смартфоны, цифровые идентификаторы и т.д. В то же время не меньше внимания уделяется встраиваемым системам в их классическом понимании. Кроме Core2010 и Sandy Bridge была представлена линия продуктов Atom 600, которая ориентирована исключительно на рынок встраиваемых систем и, соответственно, является прямым конкурентом продуктам ARM. Хотя компании не удалось преодолеть барьера 1 Вт в процессорах для медицинского оборудования, что было

Рис. 2. Структура ядра Cortex-A15

Рис. 3. Блок-схема ConneXt

аппаратный акселерометр IPsec, а также имеет встроенные схемы защиты от эха и шума. Компания Realtek Semiconductor будет поставлять контроллер для шлюзов и медицинских устройств. В первом квартале 2011 г. STMicroelectronics планирует представить ConneXt IOH для автомобильных развлекательных систем. На рисунке 3 приведена предварительная блоксхема кристалла ConneXt с PCI Express, видеовходом и другими интерфейсами. Такой же подход может быть использован для другого набора периферийных интерфейсов и других приложений. С распространением Atom 600 многообразие IOH будет расти, а их назначение станет более узконаправленным. Следующий логичный шаг — совместить Atom 600 с FPGA шиной PCI Express. На это намекнула сама Intel, объявив о партнерстве с Altera. Два других лидера на рынке ПЛИС, Actel и Xilinx, анонсировали выпуск устройств, совмещающих ПЛИС и ARM. Это SmartFusion с кристаллом CortexM3 от Actel и ПЛИС Xilinx с двуядерным Cortex-A9. Следующая, двуядерная, версия процессоров Atom с простым интерфейсом PCI Express вместо шины AMBA позволит расширить набор комбинированных

продуктов. Прототип таких устройств уже был продемонстрирован. Это плата под кодовым названием Stellerator. Реальные устройства, скорее, будут содержать две микросхемы на одном кристалле, а не на одной плате, как в Stellerator. Однако это не помешает заменить дополнительный сигнальный процессор более дешевыми и простыми специализированными периферийными устройствами, например DSPблоками или алгоритмами, выполняющими все требуемые функции. В любой встраиваемой системе такие ресурсы как пропускная способность, порты ввода-вывода и периферийные интерфейсы приходится разделять между блоками системы. Для потребительской электроники эти требования несколько мягче, однако и их быстродействие приходится постоянно увеличивать, чтобы удержать свою долю на рынке. Пока эта тенденция сохраняется, производители будут все чаще сталкиваться друг с другом, выпуская конкурирующие продукты. ЛИТЕРАТУРА 1. Williams T. Intended or Not, Intel and ARM Appear More Directly Competitive//RTC magazine, октябрь 2010.

Электронные компоненты №1 2011

75 МК И DSP

бы весомым поводом для беспокойства ARM, но шаги в этом направлении сделаны были. С другой стороны, есть основания полагать, что ARM собирается осваивать новый технологический уровень и выйти на рынок, где в настоящее время доминирует Intel: игровые консоли, мобильные вычислительные схемы, навигация, инфраструктура для домашних развлекательных систем и беспроводных устройств. Так, двуядерный ARM 9 отыграл некоторую долю за последние несколько лет, а появление Cortex-A15 (см. рис. 2) еще нагляднее подтверждает намерения ARM. Процессор Cortex-A15 содержит четыре симметричных ядра в одном кластере. Несколько кластеров объединяется с помощью 128-разрядной шины AMBA 4. В каждом процессоре есть блок FPU/NEON для обработки сигналов и ускорения вычислений. Такая же структура применяется и в Cortex-A9. Интересно, что компания Via Technologies, широко известная в США по маломощным ИС х86, приняла решение добавить поддержку архитектур ARM (сначала А9) в линию своих встраиваемых продуктов. Скорее всего, компания будет предлагать платы разработки для ARM 9 и поддержку операционной системы Android, однако в составе процессора х86, а не вместо него. Таким образом, в случае с Via Technologies архитектуры Intel и ARM не вступают в открытое соперничество.

Intel решила расширить клиентскую базу и вышла на рынок встраиваемых систем, анонсировав семейство Atom E600, которое прежде имело кодовое имя Tunnel Creek. Семейство состоит из 4 моделей, каждая в двух версиях: для коммерческого и промышленного диапазона температур. Тактовые частоты ядер составляют 0,6...1,6 ГГц, мощность рассеяния варьируется в диапазоне 2,7...3,9 Вт. Это гораздо больше, чем у аналогов ARM, поэтому у последней остается преимущество в сегменте устройств с батарейным питанием. В процессорах Е600 Intel продолжает размещать графический процессор и схемы управления доступом к памяти на одном кристалле. Периферийные интерфейсы представлены 4 линиями PCI Express, подключенными к ядру ввода-вывода (IOH — Input/Output Hub) без северного моста и других внешних ИС. Этого хватает для работы со СБИС, FPGA или дискретными внешними устройствами. На сегодня уже три сторонних вендора приступили к изготовлению чипов межсоединений для процессоров Atom 600. Так, Oki Semiconductor анонсировала ML7213 и ML7223(V), содержащие такие интерфейсы как USB, SATA, видеовход, I2C и GPIO. ML7223(V) кроме перечисленного поддерживает Gigabit Ethernet MAC и

ПАМЯТЬ НА ФАЗОВЫХ ПЕРЕХОДАХ: ПРОБЛЕМЫ И ПЕРСПЕКТИВЫ ПАВЕЛ МАКСИМОВ, технический консультант, ИД «Электроника» Энергонезависимая память на фазовых переходах рассматривается как один из кандидатов на роль универсальной системной памяти. В статье обсуждаются свойства и особенности структуры памяти на фазовых переходах. Описываются механизмы работы элемента памяти и проблемы, которые необходимо решить, чтобы память на фазовых переходах стала коммерчески успешным продуктом.

С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

76

Принцип действия памяти на фазовых переходах (Phase-change memory — PCM) основан на способности некоторых материалов быстро изменять фазу стабильного физического состояния. В качестве такого материала используется халькогенид, который при нагреве может переключаться между двумя состояниями: кристаллическим и аморфным.

PCM сочетает свойства NOR-, NANDпамяти, EEPROM и DRAM (см. табл. 1) и рассматривается в качестве главного кандидата на роль универсальной памяти в компьютерах и системах хранения данных. Традиционные виды памяти на базе хранения заряда, такие как NOR- и NAND-память, начали испытывать проблемы, связанные с уменьшением минимальных размеров элементов, поэтому PCM рассматривается как наилучший вариант энергонезависимой памяти, который обеспечит дальнейшее масштабирование. Рассмотрим основные свойства памяти на фазовых переходах. Энергонезависимость. Подобно NOR- и NAND-памяти PCM является энергонезависимой памятью, в отличие от DRAM, для сохранения информации в которой необходимо постоянное напряжение питания, например, от аккумуляторной батареи. Кроме того, память DRAM восприимчива к случайным сбоям, которые вызываются альфачастицами или космическим излучением. В PCM этот эффект не наблюдается. Масштабируемость. Уменьшение минимальных размеров элементов требует использования весьма сложных структур, что увеличивает стоимость производства. В качестве механизма памяти в PCM используется изменение фазового состояния вещества. Стабильность этого состояния для PCM была продемонстрирована вплоть до минимального размера элемента порядка 5 нм. Побитная запись/стирание/программирование. Как и в RAM, в PCM возможно побитное изменение инфор-

WWW.ELCOMDESIGN.RU

мации, в отличие от флэш, в которой необходимо манипулирование крупным блоком памяти, чтобы изменить небольшую часть данных. Скорость записи. PCM обеспечивает скорость записи, сравнимую с NANDпамятью, но имеет в сто раз меньшее время начальной задержки (время записи первого байта) и не требует специального цикла стирания. Скорость чтения. Подобно RAM и NOR-памяти технология PCM обеспечивает быстрый произвольный доступ к ячейкам памяти. Это позволяет выполнять код непосредственно из памяти без промежуточного копирования в RAM. NAND-память характеризуется большими временами произвольного доступа (порядка десятков мкс), что препятствует прямому исполнению кода. Комбинация этих свойств делает PCM уникальным видом энергонезависимой памяти следующего поколения с расширенным набором возможностей. СТРУКТУРА И МЕХАНИЗМ РАБОТЫ ПАМЯТИ НА ФАЗОВЫХ ПЕРЕХОДАХ

Запоминание, хранение и считывание информации в РСМ основано на изменении электрического сопротивления малого объема халькогенидного сплава при обратимом фазовом переходе. Для изготовления памяти на фазовых переходах используется халькогенидное стекло на основе сплава антимонида и теллурида германия Ge-Sb-Te (GST). Поддержание любой из фаз (аморфной или кристаллической)

не требует электрической мощности, поэтому память является энергонезависимой. Переключение между фазами в разных вариантах происходит при нагреве электрическим током. Технология PCM базируется на хорошо отработанной промышленной технологии массового производства оптических перезаписываемых дисков различного назначения (CD RW, DVDRAM и DVD+RW), но чтение информации осуществляется благодаря изменению электрического сопротивления, а не оптических свойств. Активный материал элемента памяти РСМ, находящийся в аморфной фазе, имеет высокое сопротивление. В поликристаллической фазе, напротив, — низкое сопротивление. Изменение фазового состояния материала вызывается за счет локального нагрева, возникающего при прохождении тока. Резистивный нагревающий элемент контактирует со слоем халькогенидного материала, и ток, протекающий через нагревающий элемент, вызывает изменение фазы. ПРОБЛЕМЫ ПАМЯТИ НА ФАЗОВЫХ ПЕРЕХОДАХ

При том, что PCM обладает уникальным набором свойств и, в первую очередь, возможностью дальнейшего масштабирования, чтобы этот вид памяти стал конкурентоспособным на рынке энергонезависимой памяти, необходимо решить несколько серьезных проблем. Основной проблемой является требование высокой плотности про-

Таблица 1. Сравнение основных свойств РСМ со свойствами других видов памяти Свойства Энергонезависимость Минимальные размеры элементов, нм Побитное изменение данных Требуется цикл стирания Программная поддержка Скорость записи Скорость чтения Число циклов перезаписи

PCM EEPROM да да < 10 ~ 4x да да нет нет простая простая ~100 Мбайт/с ~30 Кбайт/с 50…100 нс ~200 нс 106…108 105…106

NOR да ~ 3x нет да умеренная ~1 Мбайт/с 70…100 нс 105

NAND DRAM да нет ~ 1x ~ 2x нет да да нет сложная простая ~20 Мбайт/с ~1 Гбайт/с 15…50 мкс 20…80 нс 104…105 не ограничено

ПЕРСПЕКТИВЫ ПАМЯТИ НА ФАЗОВЫХ ПЕРЕХОДАХ

Несмотря на то, что имеется ряд нерешенных проблем, связанных с надежностью элементов PCM при

Рис. 1. Разрез матрицы ячеек PCMS

минимизации технологических размеров, специалисты рассматривают этот тип памяти как перспективный. Компании Intel и Numonyx (в настоящее время Micron) объявили о значительном прорыве в работе над PCM и продемонстрировали возможность создания многослойных массивов PCM на одном кристалле. В рамках совместных исследовательских работ компании смогли разработать способ формирования многослойной памяти PCM на базе вертикально интегрированных ячеек (PCMS). Возможность накладывать слои PCMS-элементов друг на друга позволила увеличить плотность памяти. Тонкопленочный двухвыводной ключ OTS используется в качестве переключающего элемента. Он соответствует физическим и электрическим свойствам PCM. Эти ячейки совместимы с КМОП-схемами, которые обеспечивают логические функции и преобразование сигналов (см. рис. 1). Сброс информации, хранимой в ячейках, выполняется за 9 нс, и сама память не теряет свойств после 1 млн. циклов записи. Свое применение PCM найдет, скорее всего, в подсистемах памяти, производительность которых будет

близкой к твердотельным дискам (SSD), надежность будет превосходить NAND-память, а их уровень энергопотребления станет недостижимым для RAM. По мере дальнейшего развития технологии PCM модель ее использования будет меняться от простой замены SSD к применению в качестве основной системной памяти. Хотя стоимость PCM в настоящее время выше DRAM и NAND-памяти, со временем PCM может заменить эти виды памяти в системе. ЛИТЕРАТУРА 1. Greg Atwood. The evolution of phasechange memory//www.eetimes.com.

2. Greg Atwood. Phase Change Memory: Development Progress and System Opportunities//Non-volatile Memories Work shop 2010, University of California, San Diego, April, 2010.

3. Ronald Neale. PCM scalability — Myth or realistic device projection//www.eetimes. com.

4. Kate Greene. A Memory Breakthrough// www.technologyreview.com.

5. Herman Mehling. Phase Change Memory: The Next Big Thing in Data Storage?// www.enterprisestorageforum.com.

НОВОСТИ. СИЛОВАЯ ЭЛЕКТРОНИКА | НИТРИД ГАЛЛИЯ В ВЫСОКОВОЛЬТНЫХ УСТРОЙСТВАХ | Высоковольтные устройства на нитриде галлия (GaN) будут использоваться в широком диапазоне приложений, начиная с интеллектуальных сетей до электромобилей. Сегодня их применение ограничено низким напряжением пробоя. Однако исследователи из университета Северной Каролины сумели преодолеть эти ограничения. Благодаря имплантированным ионам аргона рядом с контактным электродом электрическое поле распространяется дальше, предотвращая преждевременный пробой на краевых участках. Имплантация позволила реализовать тонкий слой с высоким удельным сопротивлением на поверхности диода за его краевыми участками, за счет чего напряжение распределилось по всей поверхности. Тестирование созданных учеными диодов Шоттки показало, что их напряжение пробоя выросло в несколько раз, достигнув 1650 В. В результате сопротивление этих устройств снизилось в 100 раз, что позволило в 10 раз повысить их предельно допустимую мощность. www.elcomdesign.ru

Электронные компоненты №1 2011

77 С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

граммируемого тока — более 107 A/см2 (для сравнения: у обычных транзисторов 105…106 A/см2) в активной фазе. Из-за этого активная область воздействия становится значительно меньше, чем у управляющего транзистора. Подвергаемый нагреву и склонный к произвольному фазовому переходу элемент памяти должен быть большего размера, поэтому стоимость технологического процесса выше по сравнению с флэш-памятью. Сложности могут возникнуть там, где материал, который меняет фазу в расплавленном состоянии (нагретый до температуры 600°C), контактирует с диэлектриком и другими областями элемента памяти. При повышенной температуре в диэлектрике может быть утечка заряда или отрыв от материала с фазовым переходом при расширении. Ниже перечислены проблемы, которые необходимо решить при создании PCM с минимальными размерами элементов 5…20 нм. Эти проблемы должны быть устранены, чтобы улучшить характеристики и надежность PCM. – Электромиграция меняет состав халькогенидного материала, что может привести к отказам.

– Электромиграция создает пустоты в активном материале, которые приводят к ухудшению контакта и вероятности отказов.

– Плотноупакованные элементы в матрице памяти не способны обеспечить высокую плотность тока.

– Перекрестные помехи под действием тепла вызывают мягкий сброс и влияют на срок хранения данных при повышенной температуре.

– Активный материал в расплавленном состоянии и ограниченном объеме вступает в реакцию с материалом диэлектрика и электрода.

– Напряжение материала, вызванное контактом с материалом, нагретым до температуры 600°C, и термоциклами.

МИКРОСХЕМА 5861ВТ1У СПЕЦИАЛИЗИРОВАННОГО КОНТРОЛЛЕРА ПРОГРАММИРОВАНИЯ ЭСППЗУ ЛЕОНИД АВГУЛЬ, директор, НТЦ «ДЭЛС» БОРИС ИВАНОВ, начальник отдела, ОАО «ГСКБ «Алмаз-Антей» ВИКТОР КРЯЖЕВ, главный конструктор, НТЦ «ДЭЛС» СЕРГЕЙ КУРНОСЕНКО, заместитель директора по научной работе, НТЦ «ДЭЛС» СЕРГЕЙ ТЕРЕШКО, главный научный сотрудник, НТЦ «ДЭЛС» .

В статье представлено техническое описание микросхемы 5861ВТ1У, которая позволяет программировать как специализированные микросхемы ЭСППЗУ (типа 5861РР1Т, 5861РР2Т), так и стандартные микросхемы ЭСППЗУ и флэш-памяти отечественного и зарубежного производства. Разрядность шины адреса — 16 бит, разрядность шины данных — 8 бит, рабочий температурный диапазон (–60…125°С), напряжение питания 4,5…5,5 В.

ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Микросхема 5861ВТ1У предназначена для программирования в составе аппаратуры микросхем ЭСППЗУ и флэш-памяти под управлением персонального компьютера с использованием интерфейса стандарта IEEE 1194.1 (JTAG). Микросхема позволяет программировать как специализированные микросхемы ЭСППЗУ, имеющие встроенный секвенсор адреса (типа 5861РР1Т, 5861РР2Т), так и стандартные Таблица 1. Назначение выводов микросхемы

С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

78

ОбознаНазначение чение DI[7:0] Двунаправленная шина данных B[2:0] Входная шина B AH[1:0] Входная шина AH Вход управления задержкой при трансляции SEL сигналов CLK Вход сигнала синхронизации RST Вход асинхронного сброса Вход сигнала перевода шины A в «третье» AZ состояние TDI Вход данных в последовательном коде TCK Вход синхронизации последовательных данных TMS Вход выбора режима A[15:0] Выходная шина адреса BD[2:0] Выходная шина BD CE0 Выход сигнала CE нулевой CE1 Выход сигнала CE первый CE2 Выход сигнала CE второй CE3 Выход сигнала CE третий WE Выход сигнала разрешения записи CS Выход сигнала CS TDO Выход данных в последовательном коде Vсс Вывод питания от источника напряжения GND Общий вывод

WWW.ELCOMDESIGN.RU

микросхемы ЭСППЗУ и флэш-памяти отечественного и зарубежного производства и допускает программирование до четырех микросхем ЭСППЗУ. Использование последовательного интерфейса JTAG позволяет объединять на плате несколько микросхем 5861ВТ1У в общую цепь сканирования. Микросхема изготавливается по КМОП-технологии и имеет ТТЛ-совместимые входы и выходы. Конструктивно она выполнена в планарном металлокерамическом корпусе с четырехсторонним расположением выводов типа Н16.48-1В. Назначение выводов микросхемы приведено в таблице 1, а ее основные параметры — в таблице 2. Структурная схема микросхемы 5861ВТ1У приведена на рисунке 1. БЛОК УПРАВЛЕНИЯ

Структурная схема блока управления показана на рисунке 2. Блок управления включает: – контроллер TAP (Test Access Port); – регистр команд CMD RG; Таблица 2. Основные параметры микросхемы

Наименование параметра, единица измерения

Напряжение питания, В Ток потребления, мА Динамический ток потребления, мА Выходной ток низкого уровня, мА Выходной ток высокого уровня, мА Температурный диапазон, °С

Норма Обо- паразна- метра чение пара- Не Не метра ме- бонее лее UCC ICC IОCC IOL IOH Ta

4,5 – – – – –60

5,5 5,0 150 4 |–4| 125

– дешифратор команд CMD DC; – регистр сдвига SH RG; – регистр обхода BYPASS RG; – регистр идентификации IDCODE RG; – мультиплексор выдачи данных в последовательном коде MS. Контроллер TAP представляет собой конечную машину состояний, диаграмма которой приведена на рисунке 3. Диаграмма имеет две основные ветви: операции с данными (индекс DR) и операции с командами (индекс IR). Переходы между состояниями осуществляются в соответствии со значениями сигнала TMS, указанными на соответствующих дугах диаграммы, и синхронизируются передним фронтом сигнала TCK. Перевод контроллера TAP в исходное состояние TEST-LOGIC-RESET осуществляется асинхронным сбросом (низкий уровень сигнала RST) либо путем подачи высокого уровня на вход TMS в течение пяти тактов синхросигнала TCK. При этом происходит обнуление всех регистров микросхемы. Перед началом работы микросхемы (в том числе после включения питания) необходимо предусмотреть обязательный перевод контроллера TAP и всех регистров микросхемы в исходное состояние. Регистр команд CMD RG — восьмиразрядный параллельный регистр, в котором хранится код операции и вспомогательная информация. Назначение разрядов регистра команд представлено в таблице 3. Регистр сдвига SH RG представляет собой 8-разрядный последовательный регистр и используется для приема команд, которые поступают

Таблица 3. Назначение разрядов регистра команд CMD RG 7

6 5 4 3 2 1 OP(2:0) AHС(1:0) Jtag_active T_eeprom

0 NU

CMD(0) — NU, резервный бит, не используется; CMD(1) — T_eeprom, тип программируемой памяти: 0 — стандартная память (например, АТ29С010); 1 — специализированная память со встроенным секвенсором адреса (например, 5861РР1Т, 5861РР2Т); CMD(2) — Jtag_active, управление доступом к памяти через JTAG-интерфейс: 0 — оборудование находится в «пассивном» состоянии; 1 — оборудование в «активном» состоянии и доступно для управления программируемой памятью через JTAGинтерфейс; CMD(4:3) — AHС(1:0), сигналы, подаваемые в блок формирования сигналов CE; CMD(7:5) — OP(2:0) — код выполняемой операции: 000: (NOP) — No Operation; 001: (AUX) — запись/чтение во вспомогательный регистр; 010: (ADDR) — запись/чтение адреса; 011: (READ) — чтение данных; 100: (WRITE) — запись данных; 101: (NOP) — No Operation; 110: (IDCODE) — чтение идентификатора микросхемы; 111: (BYPASS) — режим обхода. Рис. 1. Структурная схема микросхемы

Рис. 2. Структурная схема блока управления. В квадратных скобках указана задержка прохождения данных со входа TDI на выход TDO в тактах синхросигнала TCK

79 С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

на вход TDI в последовательном коде младшими разрядами вперед. Запись разрядов поступающей информации производится по переднему фронту синхросигнала TCK. При этом контроллер TAP должен находиться в состоянии SHIFT-IR, и на вход TMS должен быть подан сигнал низкого уровня. При записи в регистр SH RG новой информации записанная ранее информация выдается в последовательном коде на выход TDO микросхемы. При подаче на вход TMS сигнала высокого уровня контроллер TAP переходит в состояние EXIT1-IR, и c приходом очередного положительного фронта синхросигнала TCK записанная в регистр SH RG команда в параллельном коде переписывается в регистр команд CMD RG. Пример временной диаграммы записи команды в микросхему приведен на рисунке 4. Регистр обхода BYPASS RG используется при выполнении команды BYPASS и обеспечивает минимальную (один такт синхросигнала TCK) задержку прохождения данных со входа TDI на выход TDO. Регистр обхода может использоваться для минимизации общей длины цепи сканирования при работе с одной активной микросхемой, входящей в состав общей цепи (см. рис. 5). Регистр идентификации IDCODE RG представляет собой 32-разрядный сдвиговый регистр с возможностью параллельной записи информации и используется при выполнении команды IDCODE. При выполнении этой команды 32-разрядный уникальный идентификационный код микросхемы в параллельном коде переписывается в регистр IDCODE RG и потом в последовательном коде младшими разрядами

Рис. 3. Диаграмма состояний контроллера ТАР

Электронные компоненты №1 2011

сигналов BD (сигнал TDO_AUX) (см. рис. 2). БЛОК ФОРМИРОВАНИЯ АДРЕСА

Рис. 4. Пример временной диаграммы записи команды

Рис. 5. Пример построения цепи сканирования, состоящей из четырех микросхем

Рис. 6. Структурная схема блока формирования адреса

С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

80

Рис. 7. Пример временной диаграммы записи адреса

вперед выдается на выход TDO микросхемы. Одновременно с выдачей идентификационного кода на выход TDO в освободившиеся разряды регистра записываются данные, поступающие на вход TDI. Дешифратор команд DC CMD осуществляет дешифрацию команд, записанных в регистре команд RG CMD, и формирование управляющих сигналов, обеспечивающих их выполнение.

WWW.ELCOMDESIGN.RU

Мультиплексор MS обеспечивает выдачу на выход TDO информации с одного из следующих функциональных узлов микросхемы: регистра сдвига SH RG, регистра обхода BYPASS RG, регистра идентификации IDCODE RG, счетчика блока формирования адреса (сигнал TDO_A), регистра сдвига блока формирования данных (сигнал TDO_D) и вспомогательного регистра блока формирования

Структурная схема блока формирования адреса показана на рисунке 6. Блок включает счетчик CT с возможностью последовательной записи данных, регистр защелки RG и буфер с тремя состояниями по выходу. Загрузка счетчика значениями адреса в последовательном коде происходит во время действия команды ADDR, когда контроллер TAP находится в состоянии SHIFT_DR. При этом на выходе дешифратора команд CMD DC блока управления формируется разрешающее (единичное) значение сигнала Shift_CT. Запись адреса в счетчик производится младшими разрядами вперед по переднему фронту сигнала синхронизации TCK. Данные с выхода младшего (нулевого) разряда счетчика поступают на выход TDO_A блока формирования адреса и через мультиплексор MS блока управления (см. рис. 2) выдаются на выход TDO микросхемы. Таким образом, при выполнении команды ADDR помимо установки новых значений адреса обеспечивается возможность считывания (контроля) его предыдущих значений. Фиксация значений адреса в регистре защелки происходит при выполнении команд READ или WRITE по сигналу Up_A, формируемому на выходе дешифратора команд CMD DC блока управления. Приращение значения счетчика на единицу (инкремент) происходит при выполнении команд READ или WRITE в моменты времени, когда контроллер TAP находится в состоянии EXIT1_DR или EXIT2_DR. При этом на выходе дешифратора команд CMD DC блока управления формируется сигнал Inc_CT, имеющий значение логической единицы. Инкремент значения счетчика производится по переднему фронту синхросигнала TCK. Управление выходным буфером осуществляется либо сигналом на входе AZ микросхемы, если последовательный интерфейс не активизирован (второй разряд регистра команд CMD RG установлен в ноль, т.е. CMD(2) = 0), либо значением четвертого разряда вспомогательного регистра AUX(4) при активизированном интерфейсе (CMD(2) = 1). Активный уровень сигналов управления выходным буфером — высокий (буфер переводится в третье состояние при значении сигналов управления, равном единице). Пример временной диаграммы записи адреса в микросхему приведен на рисунке 7. БЛОК ФОРМИРОВАНИЯ ДАННЫХ

Структурная схема блока формирования данных показана на рисунке 8.

Рис. 8. Структурная схема блока формирования данных

Рис. 9. Пример временной диаграммы записи данных

Рис. 10. Пример временной диаграммы чтения данных

81

БЛОК ФОРМИРОВАНИЯ СИГНАЛОВ CE

Структурная схема блока формирования сигналов CE показана на рисунке 11. Блок формирования сигналов CE обеспечивает программирование модулей памяти, построенных на основе нескольких микросхем. Такие моду-

Рис. 11. Структурная схема блока формирования сигналов CE

Электронные компоненты №1 2011

С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

В состав блока входят регистр сдвига SH RG с возможностью параллельной записи информации, регистр защелки RG и буфер с тремя состояниями по выходу. При выполнении команды WRITE, когда контроллер TAP находится в состоянии SHIFT_DR, на выходе дешифратора команд CMD DC блока управления формируется разрешающее (единичное) значение сигнала Shift_IO, и данные в последовательном коде со входа TDI микросхемы записываются в сдвиговый регистр. При этом данные, записанные в него ранее, в последовательном коде поступают на выход TDO_IO блока формирования данных и через мультиплексор MS блока управления (см. рис. 2) выдаются на выход TDO микросхемы. Загрузка данных производится младшими разрядами вперед по переднему фронту сигнала синхронизации TCK. Фиксация данных в регистре защелки происходит при переходе контроллера TAP в состояние EXIT1_DR по сигналу Up_IO, формируемому на выходе дешифратора команд CMD DC блока управления. При выполнении команды READ, когда контроллер TAP находится в состоянии Capture_DR или EXIT2_DR, на выходе дешифратора команд CMD DC блока управления формируется разрешающее (единичное) значение сигнала Capture_IO, и данные с шины D(7:0) в параллельном коде записываются в сдвиговый регистр. Запись данных осуществляется по переднему фронту сигнала синхронизации TCK. В дальнейшем, при переходе контроллера TAP в состояние SHIFT_DR, функционирование блока осуществляется так же, как и при выполнении команды WRITE. Записанные данные выдаются на выход TDO микросхемы, а данные со входа TDI микросхемы записываются в регистр сдвига. Управление выходным буфером происходит сигналом OUT_en с выхода дешифратора команд CMD DC блока управления. Он принимает нулевое значение (буфер переводится в третье состояние), когда последовательный интерфейс не активизирован (CMD(2) = 0) и при выполнении команды READ при активизированном интерфейсе (CMD(2) = 1). Примеры временных диаграмм записи и чтения данных приведены на рисунках 9 и 10, соответственно.

При работе со специализированными микросхемами в режиме чтения информации последовательный интерфейс не активизирован (CMD(2) = 0), и сигналы управления ECT, D1 и D2, подаваемые на входную шину микросхемы B(2:0), транзитом выдаются на выходную шину BD(2:0). Транзит осуществляется без задержки (сигнал SEL = 0), либо с задержкой на один такт синхросигнала CLK (сигнал SEL = 1). При этом необходимо обеспечить однозначный порядок соответствия сигналов: ECT В(0) ВD(0); D1 В(1) ВD(1); D2 В(2) ВD(2).

Рис. 12. Структурная схема блока формирования сигналов BD

Рис. 13. Пример включения микросхемы со специализированной памятью типа 5861РР1Т

С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

82

ли могут содержать до четырех микросхем памяти. Два старших разряда A(15) и A(14) адресной шины микросхемы подключаются ко входам AH(1) и AH(0) микросхемы. В зависимости от входного кода сигнал CE будет сформирован только на одном из выходов CE0—CE3 и, соответственно, будет выбрана только одна микросхема из модуля памяти. Выдача сигналов CE может быть осуществлена без задержки (сигнал SEL = 0) либо с задержкой на один период тактового сигнала CLK (сигнал SEL = 1). В процессе программирования, когда последовательный интерфейс активизирован (CMD(2) = 1), данные на дешифратор сигналов CE поступают из третьего и четвертого разрядов CMD(3) и CMD(4) регистра команд (сигналы AHC(1:0)). Это обеспечивает организацию выбора одной микросхемы из состава модуля памяти программным способом непосредственно под управлением персонального компьютера. Сигнал EN_CE, поступающий из блока формирования сигналов DB, используется в процессе программирования

WWW.ELCOMDESIGN.RU

для формирования сложной временной диаграммы программирования. БЛОК ФОРМИРОВАНИЯ СИГНАЛОВ BD

Структурная схема блока формирования сигналов BD показана на рисунке 12. Блок включает регистр сдвига SH RG и параллельный регистр RG, которые вместе образуют вспомогательный регистр AUX RG, машину состояний ST_MACHINE, а также параллельный регистр и мультиплексоры, обеспечивающие транзит сигналов со входной шины B(2:0) и их коммутацию. Блок предназначен для обеспечения программирования как стандартных микросхем памяти (например, АТ29С010), так и специализированных микросхем (5861РР1Т, 5861РР2Т), которые имеют встроенный секвенсор (формирователь) адреса. Секвенсор адреса специализированных микросхем памяти синхронизируется тактовым сигналом CLK и имеет шесть режимов работы, которые определяются значениями трех сигналов управления ECT, D1 и D2.

При программировании специализированных микросхем (CMD(1) = 1) последовательный интерфейс активизирован (CMD(2) = 1), и сигналы управления ECT, D1 и D2, выдаваемые на выходную шину микросхемы BD(2:0), формируются при помощи машины состояний ST_MACHINE, которая обеспечивает временную диаграмму записи данных в специализированные микросхемы памяти. При программировании стандартных микросхем памяти (CMD(1) = 0) на выходную шину BD(2:0) выдается информация с трех младших разрядов вспомогательного регистра AUX(2:0). Поскольку в данном случае эта информация не используется непосредственно самими микросхемами памяти, то она может быть применена для произвольных целей. Например, указанные разряды регистра AUX RG могут быть использованы для дополнительной записи в них трех старших разрядов адреса, позволяя тем самым увеличить разрядность шины адреса A микросхемы до девятнадцати. Кроме того, этот режим может применяться и для специализированных микросхем с целью задания требуемого режима работы секвенсора адреса без использования машины состояний ST_MACHINE. Запись данных в регистр AUX RG в последовательном коде осуществляется со входа TDI микросхемы при выполнении команды AUX, когда контроллер TAP находится в состоянии SHIFT_DR, и на выходе дешифратора команд CMD DC блока управления формируется разрешающее (единичное) значение сигнала Shift_AUX. При этом записанные в него ранее данные в последовательном коде поступают на выход TDO_AUX блока и через мультиплексор MS блока управления (см. рис. 2) выдаются на выход TDO микросхемы. Загрузка данных производится младшими разрядами вперед по переднему фронту сигнала синхронизации TCK. Фиксация данных во вспомогательном регистре происходит при пере-

Таблица 4. Назначение разрядов вспомогательного регистра AUX RG 4

3

2

1

0

EN_A

CS

BD(2)

BD(1)

BD(0)

ходе контроллера TAP в состояние EXIT1_DR по переднему фронту сигнала синхронизации TCK, когда сигнал Up_AUX, формируемый на выходе дешифратора команд CMD DC блока управления, имеет разрешающее (единичное) значение. Назначение разрядов вспомогательного регистра представлено в таблице 4. Четвертый (старший) разряд AUX(4) содержит сигнал EN_A, который используется в блоке формирования адреса. Третий разряд AUX(3) выдается на выход CS микросхемы. Машина состояний ST_MACHINE помимо формирования сигна-

Рис. 14. Пример включения микросхемы со стандартной памятью типа АТ29С010

лов ECT, D1 и D2 для специализированных микросхем памяти формирует также сигнал WE, который выдается на выход микросхемы и сигнал EN_CE, используемый в блоке формирования сигналов CE.

ПРИМЕРЫ ВКЛЮЧЕНИЯ МИКРОСХЕМЫ

Примеры включения микросхемы 5861РВТ1У со специализированной памятью типа 5861РР1Т и стандартной памятью типа АТ29С010 приведены на рисунках 13 и 14, соответственно.

НОВОСТИ. ЦИФРОВАЯ ЭЛЕКТРОНИКА

www.elcomdesign.ru

Электронные компоненты №1 2011

83 С ТАНДАРТНЫЕ МИКРОСХЕМЫ И ПАМЯТЬ

| ARM & MICROSOFT: КОМПЬЮТЕРНЫЙ МИР ИЗМЕНИЛСЯ? | Когда Microsoft объявила о том, что следующая версия Windows будет работать на архитектуре ARM, многие отмечали трудности, которые возникнут при переводе огромного количества программного обеспечения Wintel (Windows-on-Intel) c платформы x86/Windows на ARM/Windows. Тем не менее для ARM уже создано ПО для различных вариантов Windows для встраиваемых приложений, хотя такого ПО существует не так много, как для x86-архитектуры. Несмотря на то, что компания Microsoft сама собирается перевести свой Office на архитектуру ARM, проблема переноса большого количества ПО, на самом деле, актуальна только для тех, кто собирается построить систему типа PC на ARM-архитектуре. Зачем тогда компания Microsoft создала такую шумиху? В Microsoft отчетливо понимают тот факт, что мир становится все в большей мере взаимосвязанным и они хотели бы иметь в своем портфеле все ОС, которые востребованы в самых разных отраслях. Новые разработки, в том числе нетбуки, планшетные компьютеры и смартфоны, а также устройства, которые сочетают в себе свойства этих продуктов, нарушили однородность используемых аппаратных и программных решений. Многие из этих продуктов работают на кристаллах, использующих процессоры на базе ARM-архитектуры. И эти устройства используют ОС от Apple или Android. Казалось, что Intel собирается использовать для таких устройств процессор Atom. Но, на самом деле, он не «пошел». Процессор Atom завоевал успех только в устройствах более высокого класса, где снижение энергопотребления не является наиболее важной задачей. Был также момент, когда казалось, что Intel собирается лицензировать архитектуру Atom, чтобы ее можно было встраивать в системы-на-кристалле, подобно ARM. Однако, похоже, такой подход был отвергнут. И создается впечатление, что в Intel еще не осознали, что во многих встраиваемых приложениях, особенно в критически важных для безопасности и военных областях, требуется, чтобы срок службы процессоров измерялся двузначным числом лет. В Intel признают, что снижение потребляемой мощности — это ключевая проблема, но создается впечатление, что снижение энергопотребления и сохранение набора x86-совместимых команд является взаимоисключающими процессами. Компания ARM и некоторые их лицензиаты хорошо представляют себе требования рынка встраиваемых систем, поэтому на каждый проданный x86-процессор имеется примерно 10 проданных устройств на базе ARM. Но ARM еще не угрожает рынку настольных систем и, в отличие от Intel, ARM не принимает решения о том, для какого рынка разрабатывается то или иное устройство. Кроме того, говорят об устройствах на базе ARM, предназначенных для рынка корпоративных серверов. Этот рынок никогда не был так крепко связан с Microsoft, как рынок настольных систем; он уже успешно освоил диалекты Linux и другие ОС. Поэтому ARM могла бы совершить прорыв на этот рынок, предложив многоядерные устройства, которые хорошо подходят для виртуализации и обладают малым энергопотреблением. Что касается выпуска программного обеспечения для новой платформы, то многие крупные разработчики ПО встретились с существенными проблемами, связанными с отладкой ПО для многоядерных систем, использующих параллельный принцип обработки. В этом отношении альтернативную аппаратную платформу можно рассматривать как шанс начать новый этап развития ПО с чистого листа. На существование альтернативного пути развития киберпространства указывает также тот факт, что в прошлом году компания Microsoft приобрела лицензию ARM. Microsoft теперь может использовать ARM-ядро в каком-либо устройстве, работающем на Windows. Все это наводит на мысли, что стратегической линией Microsoft является поиск новых и перспективных для себя рынков, включая те, где выпускаются чипы, которые используются в продуктах, работающих под Windows. В этой связи вызывает интерес сообщение о том, что ARM и IBM продолжают свое сотрудничество в разработке новых платформ, которые позволят компаниям создавать кристаллы на базе ARM по 14-нм технологическим нормам.

Тепло в доме ФАЛЬКО БИЛЗ (FALKO BILZ), инженер лаборатории Elektor

Многие дома оснащаются электрическими системами отопления. Несмотря на все преимущества и удобство эксплуатации, эти системы потребляют много электричества. Бережный хозяин стремится не только сэкономить потребляемую энергию, но и следит за тем, чтобы количество выделяемой энергии было максимальным.

ПРИНЦИП РАБОТЫ

Количество теплоты, расходуемое на нагрев жидкости в трубе в единицу времени, рассчитывается по формуле (1), где ΔТ — разность температур, V — объем жидкости, C V — теплоемкость.

P = ΔT . CV . V/Δt.

(1)

В случае отопительной системы формула принимает вид (2), где ΔТ есть разность между температурой нагревателя TS и температурой вернувшейся жидкости TR, v — скорость потока, r — внутренний диаметр трубы. Скорость потока можно измерить с помощью датчика потока, однако для его установки необходимо делать разрез, что не всегда возможно. Второй способ — вычислить скорость по временной задержке между изменениями, зарегистрированными парой датчиков на прямой (S и S2) и обратной линии отопления (R и R2).

P = (TS – TR) . CV . ν . π.

(2)

При скорости несколько метров в секунду температура в точке S2 поднимется немного позже, чем в точке S, которая находится ближе к котлу (см. рис. 1). Микроконтроллер постоянно опрашивает датчики и с помощью алгоритма корреляции вычисляет задержку между изменением показаний. Аналогичным образом считываются показания датчиков на обратной линии отопления. В идеальном случае полученные задержки будут равны. ОПИСАНИЕ УСТРОЙСТВА

Для системы мониторинга потребуются четыре датчика температуры и AVR-микроконтроллер ATMega. Принципиальная схема устройства приведена в работе [1] и на сайте Elektor [2].

Перечень основных элементов схемы приведен в таблице 1. Для повышения точности измерения временной задержки сигнал с датчиков температуры поступает на дифференциальный усилитель, а затем на АЦП микроконтроллера. Промежуточный ФВЧ пропускает только переменную составляющую полезного сигнала, что позволяет разгрузить МК — считывание показаний производится не постоянно, а только в те моменты, когда наступает какоелибо «событие» (изменение температуры). Таким образом, большую часть времени МК может находиться в энергосберегающем режиме. В устройстве не предусмотрен ЖКИ, данные поступают на ПК по шине RS485. При необходимости можно использовать порт USB и адаптер RS495-USB. Драйвер для системы мониторинга температуры можно загрузить с сайта компании Elektor [2]. Управление схемой производится также с помощью ПК. Согласование уровней сигнала на линиях обмена между блоком UART микроконтроллера и шиной RS485 производится микросхемой U8. Для программирования МК используется разъем JP4. Программный код находится в свободном доступе на сайте Elektor [2]. При желании можно приобрести МК с предустановленным ПО. В целях удешевления устройства в схеме используются кремневые датчики температуры. Для их калибровки

необходим высокоточный цифровой датчик типа DS18B20, который также подключается к разъему JP4. Для работы с устройством предлагается простая и наглядная программная среда, разработанная автором описываемой системы. Она входит в пакет ПО для микроконтроллера (файл termgui.exe) или может быть загружена с сайта [2]. Если при подключении устройства к ПК кнопки Verify и Write на закладке Maintenance неактивны, то необходимо поменять местами линии RS485. Загрузка кода программы в память МК осуществляется нажатием кнопки Write. Для проведения калибровки датчиков необходимо закрепить их в соответствующих местах отопительной трубы и подключить к схеме мониторинга. Дальнейшие операции проводятся по подсказкам программы. ЛИТЕРАТУРА 1. Bilz F. Heating System Monitor. Add-on for thrifty consumers//Elektor №12/2010.

2. www.elektor.com/090328.

85 Рис. 1. Сигнал с датчиков

Табл. 1. Перечень основных ИС Микроконтроллер

IC1 = ATmega328-20AU (TQFP32-08)

Стабилизатор напряжения IC2 = 7805 (TO220) Усилители

U4, U7 = TLC2264 (DIP14), U5, U6 = LM358 (DIP8)

Датчики температуры

VL, VL2, RL, RL2, WW, KK = KT110, KT210, KTY11, KTY21, KT130, KT230, KTY13 (или KTY23)

Резонатор

Q1 = HC49U-S (14,7456 МГц)

Транзисторы

T1, T2 = BC550C (TO92-EBC)

Диоды

D1, D2 = 1N4148 (SOD106-R), D9, D11, D12, D13, D14 = SD103BW

Приемопередатчик RS-485 U8 = MAX487 ECPA (DIP8)

Электронные компоненты №1 2011

П О С Л Е РА Б О Т Ы

Энергию потребления обогревательной системы можно рассчитать по показаниям счетчика. Для измерения количества выделяемой теплоты можно воспользоваться устройством, предлагаемом в данной статье.

Адаптер USB RS485/RS232 ХУАН КАНТОН (JUAN CANTON), инженер лаборатории Elektor

Предлагаемое устройство представляет собой адаптер для соединения шин USB и RS485 или RS232. Обмен осуществляется в полнодуплексном режиме.

П О С Л Е РА Б О Т Ы

86

Принципиальная схема преобразователя приведена на рисунке 1. Достоинством предлагаемого устройства является простота и небольшое количество элементов. Главный элемент адаптера — преобразователь USB-RS232 FT232RL компании FTDI. Необходимые драйвера для всех видов операционных систем, в т.ч. Windows 7, доступны на сайте FTDI. Для преобразования сигнала в формат RS485 используется ИС LTC1535 производства Linear Technology. Она удобна тем, что поддерживает оба протокола RS232 и RS485 и имеет возможность управлять скоростью нарастания напряжения. В системах с разомкнутым контуром земли для увеличения размаха синфазного напряжения рекомендуется использовать интерфейс RS485 с изоляцией. Внутренняя емкостная изоляция обеспечивает порог 2500 В между линией приемопередатчика и интерфейсом логического уровня. Питание приемопередатчика RS485 осуществляется двухтактным преобразователем 420 кГц. Для его работы требуются следующие внешние элементы: трансформатор Tr1, выпрямительные диоды D2 и D3, сглаживающий конденсатор C2 и конденсатор C4 для подавления шумов. Тип сигнала (RS232 или RS485) выбирается с помощью ключа S1. Микросхема LTC1535 имеет функцию изменения скорости нарастания напряжения. Она позволяет ослабить электромагнитное излучение (ЭМИ) и уменьшить отражения сигнала. Для ослабления ЭМИ необходимо замкнуть перемычку JP1. Разъем K2 (тип RJ45) имеет два встроенных светодиода для визуализации трафика: один отвечает за прием, второй — за передачу данных. Индикатор D4 показывает наличие сигнала питания. Светодиод D1 зажигается, когда компьютер успешно опознал устройство. При желании элементы D1 и D4 можно исключить. Рекомендуемое расположение элементов на плате показано на рисунке 2. Перечень элементов приведен в таблице 1.

WWW.ELCP.RU

Рис. 1. Принципиальная схема

Рис. 2. Расположение элементов Табл. 1. Перечень элементов ИС Резисторы

Конденсаторы Индуктивности Диоды

Другое

IC1 = FT232RL IC2 = LTC1535 R1, R2, R3, R5 = 470 Ом R4 = 33 кОм R6 = 120 Ом C1, C2 = 10 мкФ (63 В, с радиальными выводами) C3, C4, C5, C6, C7 = 100 нФ (керамические) C8 = 10 нФ (керамический) L1 = 100 мкГн D1, D4 = зеленые светодиоды (3 мм) D2, D3 = 1N5819 S1 = ползунковый переключатель SPDT (например, OS102011MA1QN1) Tr1 = трансформатор 78253/55C с коэффициентом 1:1,31, изоляция 1,5 кВ Jp1 = двухвыводная перемычка, шаг 0,1˝ K1 = разъем USB (тип B, прямоугольный) K2 = разъем RJ45 (например, Amphenol RJHSE-5381)

По вопросам приобретения образцов или сотрудничества с Elektor обращайтесь к Антону Денисову: anton@elcp.ru, тел.: (495) 741-77-01.

Оформить бесплатную еженедельную подписку на новостную рассылку от издания Elektor можно на сайте www.elektor.com.

Новые компоненты на российском рынке ВСТРАИВАЕМЫЕ СИСТЕМЫ

Мощные панельные компьютеры от Avalue специально для России

Компания «Элтех», лидирующий поставщик электронных компонентов и встраиваемых систем, и компания Avalue, крупнейший производитель промышленных компьютеров, идя навстречу пожеланиям заказчиков, создали несколько новых конфигураций панельных компьютеров специально для России. Российским производителям АСУ ТП, систем учета и контроля энергоносителей (АСКУЭ), а также SCADA-систем различного применения нужны панельные компьютеры с мощными процессорами, большим объемом памяти, внушительным дисковым пространством и широким набором интерфейсов. Основное преимущество панельных компьютеров, предлагаемых компанией Avalue для подобных систем, — это высокое качество исполнения и весьма привлекательная цена. Теперь они стали намного мощнее, в них установлен более производительный процессор и жесткий диск повышенной емкости. Предлагаются следующие конфигурации компьютеров.

– FPC-1701-45303-1R. Панельный компьютер FPC-17 с чипсетом 945GME, процессор Intel T7400 Core 2 Duo 2,16 ГГц (2 Мбайт L2-кэш) + 2 Гбайт RAM + 3,5”-накопитель 500 Гбайт SATA; – FPC-1501-I13-E01R. Панельный компьютер FPC-1501, процессор Intel T5500 Core 2 Due Merom-1,66 G/2 M + радиатор + + 2 Гбайт RAM + 80 Гбайт HDD — заказная конфигурация. Данные конфигурации компьютеров позволят обрабатывать большое количество сигналов в технологической системе управления с минимальным временем реакции и сохранять и отражать на экране больший объем технологической информации. Компания «Элтех» может продемонстрировать работу данных компьютеров или предоставить компьютеры на тестирование. Рекомендации по применению данных компьютеров, а также информацию по совместимости с различными ОС и программным обеспечением можно получить по электронной почте embedded@eltech.spb.ru. Аvalue www.avalue.com

Дополнительная информация: см. «Элтех», ООО

ДАТЧИКИ Новые аналоговые датчики расхода газа семейства Zephyr от Нoneywell

Компания Нoneywell дополнила свою линейку высокоточных цифровых датчиков расхода газа семейства Zephyr™, которые появились на рынке в апреле 2010 г. их аналоговыми вариантами, предназначенными для заказчиков, которые предпочитают работать не с цифровым, а с аналоговым выходом. Это должно облегчить продвижение серии Zephyr™ на рынке. К достоинствам аналоговых датчиков Zephyr™ относятся: высокая точность измерения аналогового выхода

(которая составляет ±2,5%), высокая чувствительность (они в состоянии детектировать даже самые слабые движения газопотока), высокая термостабилизированность и минимальный сдвиг нуля. Датчики Zephyr™ относятся к категории кастомизируемых продуктов, параметры которых можно дополнительно подстраивать под потребности заказчиков. Еще одним свойством датчиков Zephyr™ является то, что они малошумящие, что особенно важно в медицинских приложениях, где при работе необходимо создать максимальный уровень комфорта для пациента. Датчики Zephyr™ обладают малыми размерами и отличаются низким напряжением питания (3,3 В постоянного тока), что делает возможным их применение в портативных системах с батарейным питанием. Предполагается, что датчики Zephyr™ будут использоваться в аппаратах газового наркоза и других медицинских системах связанных с контролем дыхания, газовых хроматографах, системах кондиционирования с переменным расходом воздуха, топливных батареях и детекторах утечки газа.

Honeywell International Inc. www.honeywell.com

Дополнительная информация: см. «Компэл»», ЗАО Новая микросхема для дымовых датчиков с низким напряжением питания, программированием режимов и калибровкой от Microchip

Компания Microchip анонсирует 3-В микросхему для фотоэлектрических датчиков дыма RE46C190 с интегрированным звуковым драйвером и повышающим преобразователем. Первая в мире микросхема дымового датчика с низким напряжением питания, программированием режимов работы и калибровкой позволяет выбрать оптимальные режимы и откалибровать датчик в процессе производства. Эта микросхема позволяет создать простой дымовой датчик, удобный в производстве и требующий минимальное число внешних элементов. Кроме того, микросхема имеет низкий ток потребления (8 мкА), что позволяет ей работать от одной литиевой батареи в течение 10-ти лет. Микросхема RE46C190 также может работать от двух щелочных батарей. Программируемая калибровка и выбор режимов функционирования позволяют разработчику создать дымовые датчики для различных условий работы и обеспечивают их соответствие различным стандартам. Электронная калибровка также позволяет уменьшить необходимое число внешних элементов и уменьшить стоимость датчика. В дополнение к новым низковольтным микросхемам для дымовых датчиков компания Microchip расширяет номенклатуру PIC-микроконтроллеров, звуковых драйверов, аналоговых микросхем и микросхем управления питанием, которые могут применяться в датчиках дыма от простых домашних до программируемых систем для коммерческого использования. Микросхема дымового датчика RE46C190 доступна в 16-выводном корпусе SOIC. Для получения дополнительной информации посетите сайт компании Microchip www.microchip.com/get/K628.

Microchip Technology www.microchip.com

Дополнительная информация: см. Microchip Technology

Электронные компоненты №1 2011

87

КВАРЦЕВЫЕ ПРИБОРЫ СТАБИЛИЗАЦИИ ЧАСТОТЫ Ультрапрецизионные кварцевые генераторы класса 10 –10 по стабильности частоты от ОАО «Морион»

ОАО «Морион» (С.-Петербург) представляет семейство ультрапрецизионных кварцевых генераторов для современной РЭА различного назначения. Представляемые генераторы обладают высокой, порядка 1×10 –10, стабильностью в широком интервале рабочих температур при низкой чувствительности к резким изменениям окружающей температуры. Большинство моделей имеет напряжение питания 12 В и выходной сигнал SIN. Основные параметры приведены в сводной таблице. Стабильность частоты Частота или Модель диапазон в интервале долговремен- кратковременная Корпус, мм частот, МГц температур ная, за год за 1 с (дев. Аллана) 1×10–8 2×10–12 51×51×38 ГК89-ТС 4,096…10 ±1×10–10 51×51×19 ГК180-ТС 5…16,384 ±1×10–10 1×10–8 2×10–12 51×51×17 51×41×19 51×51×16 –10 –8 –12 ГК200-ТС 5…100 ±2×10 1×10 1×10 51×51×12,7 51×41×10 ГК209-ТС 10 ±2×10–10 2×10–8 2×10–12 36×2×19 ГК216-ТС 5; 10 ±5×10–11 5×10–9 2×10–12 51×51×38

88

Подробнее о некоторых особенностях указанных моделей. ГК89-ТС — один из самых популярных приборов данного семейства. Эта модель представляет собой эффективное решение с точки зрения комбинации стоимости и стабильности частоты. ГК180-ТС — прибор, близкий по стабильности к ГК89-ТС, но при этом обладающий такими преимуществами как: малая высота корпуса (17 мм); вариант исполнения в прямоугольном корпусе 51×41×19 мм; вариант исполнения с напряжением питания 5 В. ГК200-ТС — модель с очень широкими адаптивными возможностями под различные применения. Помимо различных вариантов по напряжению питания, выходному сигналу и высоте корпуса (до 10 мм), ГК200-ТС имеет несколько вариантов исполнения по уровню фазовых шумов, вариант с ужесточенными требованиями к кратковременной стабильности частоты (до 7×10 –13/с) и вариант с сокращенным временем установления частоты (вплоть до 1 мин). ГК209-ТС — прибор, актуальный для аппаратуры, в которой помимо жестких требований к стабильности частоты, необходимы минимальные габариты опорного генератора. В настоящее время ГК209-ТС является самым миниатюрным генератором с двойным термостатированием (габариты составляют всего 36×27×19 мм). ГК216-ТС — прибор, характеризующийся предельными значениями стабильности частоты, которые в сочетании с высоким уровнем кратковременной стабильности частоты и низким уровнем фазовых шумов позволяет рассматривать ГК216-ТС как эффективную замену рубидиевых генераторов для ряда применений. ОАО «Морион» www.morion.com.ru

Дополнительная информация: см. «Морион», ОАО

СВЕТОТЕХНИКА И ОПТОЭЛЕКТРОНИКА Драйверы сверхъярких светодиодов от Micrel

Компания Micrel расширила серию драйверов светодиодов, пополнив ее новыми микросхемам MIC3202 и MIC3203, предназначенными для питания сверхъярких светодиодов. Микросхемы представляют собой понижающие импульсные преобразователи и предназначены для управления до 10-ти последовательно включенными сверхъяркими светодиодами.

WWW.ELCOMDESIGN.RU

Драйвер MIC3202 со встроенным MOSFET имеет выходной ток до 1 А. Драйвер MIC3203 с внешним MOSFET может развить на нагрузке мощность до 40 Вт. Для работы микросхем требуется минимальное число внешних компонентов. Для регулирования яркости на вход драйверов подается сигнал с ШИМ, что позволяет подключать драйверы непосредственно к микроконтроллерам. Широкий диапазон входных напряжений MIC3202 (6...37 В) и MIC3203 (4,5...42 В) позволяет использовать эти микросхемы в системах с различными уровнями входных напряжений для: – уличного освещения; – световой рекламы; – 12-В систем освещения. Микросхемы выпускаются в 8-выводном корпусе SOIC. Micrel Inc. www.micrel.com

Дополнительная информация: см. «Элтех», ООО

ЭЛЕКТРОМЕХАНИЧЕСКИЕ КОМПОНЕНТЫ Новое семейство беспроводных выключателей для работы в тяжелых условиях от Honeywell

Компания Honeywell выпустила на рынок новое семейство беспроводных выключателей Limitless™ Switch — серию WLS, предназначенную для работы в тяжелых условиях. Выключатели данной беспроводной серии построены на базе уже выпускающихся обычных концевых выключателей MICRO SWITCH™ семейства HDLS. Они рассчитаны на работу в безлицензионном радиодиапазоне 2,4 ГГц с использованием специального беспроводного монитора, или приемного модуля, который поставляется отдельно. Для связи используется протокол WPAN 802.15.4 точка-точка. Дальность действия радиоканала составляет 300 м в пределах прямой видимости. Беспроводные выключатели серии WLS обладают сверхнизким энергопотреблением и используют в качестве источника питания стандартные батареи. Беспроводные выключатели WLS избавляют разработчика от необходимости прокладки проводов к месту срабатывания концевых выключателей, что ускоряет монтаж системы, делает ее более гибкой в использовании. Они предназначены для применения в экскаваторах, подъемниках, в стрелах подъемных кранов, а также в различных промышленных приложениях.

Honeywell International Inc. www.honeywell.com

Дополнительная информация: см. «Компэл»», ЗАО

Microchip Technology Тел.: +7 (812) 325-5115 sale@gamma.spb.ru www.microchip.com «Компэл»», ЗАО 115114, Москва, ул. Дербеневская, д.1, под. 28, офис 202 Тел.: +7 (495) 995-09-01 Факс: +7 (495) 995-09-02 msk@compel.ru www.compel.ru «Морион», ОАО 199155, С.-Петербург, пр. Кима, д. 13а Тел.: +7 (812) 350-75-72, (812) 350-9243 Факс: +7 (812) 350-72-90, (812) 350-1559 sale@morion.com.ru www.morion.com.ru «Элтех», ООО 198035, С.- Петербург, ул. Двинская, 10, к. 6А Тел.: +7 (812) 635-50-60 Факс: +7 (812) 635-50-70 info@eltech.spb.ru www.eltech.spb.ru