Электронные компоненты №1/2009

содержание

№1/2009

8

Дистрибьюторы о кризисе

11, 12,62, 66 СОБЫТИЯ РЫНКА 54, 62 НОВОСТИ ПЛИС и СБИС 47, 62 НОВОСТИ БЕСПРОВОДНЫХ ТЕХНОЛОГИЙ

ПЛИС и СБИС 14 Владимир Стешенко, Александр Руткевич, Екатерина Гладкова, Григорий Шишкин, Дмитрий Воронков Проектирование СБИС типа «система на кристалле». Маршрут проектирования. Синтез схемы. Часть 1 22 Игорь Шагурин, Владимир Канышев, Андрей Родионов Применение IP-библиотек для проектирования СнК

26 Сергей Крутчинский Современная микросхемотехника и конкурентоспособность отечественных аналоговых ИС и смешанных СФ-блоков 33 Александр Мальцев, Роман Масленников, Алексей Хоряев, Артем Ломаев, Алексей Севастьянов Разработка блоков СнК для современных систем беспроводной связи 37 Игорь Шагурин Системы на кристалле — особенности реализации и перспективы применения 40 Сейи Верма Как объективно оценить параметры FPGA разных производителей?

45 Как снизить потребляемую мощность при разработке высокопроизводительных ASIC и СнК?

журнал для разработчиков

РЫНОК

Руководитель направления «Разработка электроники» и главный редактор Леонид Чанов; ответственный секретарь Марина Грачева; редакторы: Елизавета Воронина; Виктор Ежов; Екатерина Клюева; Владимир Фомичёв; Леонид Чанов; редакционная коллегия: Валерий Григорьев; Иван Покровский; Борис Рудяк; Владимир Фомичёв; Леонид Чанов; реклама: Антон Денисов; Елена Живова; Марина Лихинина; распространение и подпис­ка: Юрий Гонцов; Елена Кислякова; верстка, дизайн: Александр Житник; Михаил Павлюк; директор издательства: Иван Покровский Адрес издательства: Москва,115114, ул. Дербеневская, д. 1, п/я 35; Санкт-Петербург Большой проспект В.О., д. 18, лит. А; тел.: (495) 741-7701; факс: (495) 741-7702; тел./факс: (812) 336-53-85; эл. почта: elecom@ecomp.ru, www.elcp.ru ПРЕДСТАВИТЕЛЬСТВА: Мир электроники (Самара): 443080, г. Самара, ул. Революционная, 70, литер 1; тел./факс: (846) 267-3139, 267-3140; е-mail: info@eworld.ru, www.eworld.ru. Радиоэлектроника: 620107, г. Екатеринбург, ул. Гражданская, д. 2, тел./факс: (343) 370-33-84, 370-21-69, 370-19-99; е-mail: info@radioel.ru, www.radioel.ru. ЭЛКОМ (Ижевск): г. Ижевск, ул. Ленина, 38, офис 16, тел./факс: (3412) 78-27-52, е-mail: office@elcom.udmlink.ru, www.elcompany.ru. ЭЛКОТЕЛ (Новосибирск): г. Новосибирск, м/р-н Горский, 61; тел./факс: (3832) 51-56-99, 59-93-31; е-mail: info@elcotel.ru, www.elcotel.ru. Издательство «Электроника инфо» (Минск): 220015, г. Минск, пр. Пушкина, 29 Б; тел./факс: +375 (17) 251-6735; е-mail: electro@bek.open.by, electronica.nsys.by. IMRAD (Киев): 03113, г. Киев, ул. Шутова, д. 9, оф. 211; тел./факс: +380 (44) 495-2113, 495-2110, 495-2109; е-mail: imrad@tex.kiev.ua, www.imrad.kiev.ua Журнал включен в Реферативный журнал и Базы данных ВНИТИ. Сведения о журнале ежегодно публикуются в международной справочной системе по периодическим и продолжающимся изданиям «Ulrich’s Periodicals Directory». Ис­поль­зо­ва­ние ма­те­ри­а­лов воз­мож­но толь­ко с со­гла­ сия ре­дак­ции. При пе­ре­пе­чат­ке ма­те­ри­а­лов ссыл­ка на жур­нал «Эле­к­трон­ные ком­по­нен­ты» обя­за­тель­на. От­вет­ст­вен­ность за до­сто­вер­ность ин­фор­ма­ции в рек­лам­ных объ­яв­ле­ни­ях не­сут рек­ла­мо­да­те­ли. Индекс для России и стран СНГ по каталогу агентства «Роспечать» — 47298, индекс для России и стран СНГ по объединенному каталогу «Пресса России. Российские и зарубежные газеты и журналы» — 39459. Свободная цена. Издание зарегистрировано в Комитете РФ по печати. ПИ №77-17143. Учредитель: ООО «ИД Электроника». Тираж 4000 экз. Изготовлено ООО «Стратим».

электронные компоненты

www. elcp.ru

СЕТИ и ИНТЕРФЕЙСЫ

ЭНЕРГОСБЕРЕЖНИЕ

48 Галина Гайкович Стандартизация в области промышленных сетей. Развитие беспроводных стандартов для АСУ ТП

4 содержание

МИКРОКОНТРОЛЛЕРЫ и DSP 55 Павел Осипенко Эволюция и современное состояние архитектуры MIPS

МУЛЬТИМЕДИА и ТЕЛЕКОМ 59 Майкл Финнеран Вопросы качественной передачи голоса по IP-сетям: сжатие, задержка и эхо. Часть 2

www. elcp.ru

63 Джон Диксон Выбор процессора с низким энергопотреблением

ДИСПЛЕИ 67 Алексей Власенко Контроллеры сенсорных экранов от Analog Devices

Новые компоненты на российском рынке 71

content # 1 / 2 0 0 9

E LEC TRO N IC COM PO N E NTS 20 0 9 #1

8

NETWORKS and INTERFACES

Interview with Distributors About Recession

48 Galina Gaikovich Standardization in Industry Networks Area.

Development of Wireless Standards for Process Control Systems

11, 12, 62, 66 MARKET EVENTS 54, 62 FPGA AND VLSIC NEWS 47, 62 WIRELESS NEWS

FPGA and VLSIC 14 Vladimir Steshenko, Alexander Rutkevich, Ekaterina Gladkova, Grigory Shishkin and Dmitry Voronkov Designing VLSIC of SoC Type. Design Flow and Circuit Synthesis. Part 1

MCU and DSP 55 Pavel Osipenko Evolution and Modern State of MIPS

MULTIMEDIA and TELECOM 59 Michael F. Finneran VoIP Quality Issues, Part 2: Compression, Delay, and Echo

22 Igor Shagurin, Vladimir Kanyshev and Andrey Rodionov Applying IP Libraries for SoC Design 26 Sergey Krutchinsky State-of-the-Art Microcircuitry and Competitiveness of Domestic Analog ICs and Mixed IP Blocks 33 Alexander Maltsev, Roman Maslennikov, Alexey Khoryaev, Artem Lomaev and Alexey Sevastyanov Development of SoCs for Modern Wireless Systems

63 John Dixon Choosing the Right Low Power Processors

DISPLAYS

37 Igor Shagurin SoC Implementation Features and Application Prospects 40 Seyi Verma How to Perform Meaningful Benchmarks on FPGAs from Different Vendors 45 How to Minimize Energy Consumption while Maximizing ASIC and SOC Performance?

5

POWER SAVING

67 Alexey Vlasenko Sensor Displays Controllers from Analog Devices 71

NEW COMPONENTS AT THE RUSSIAN MARKET

электронные компоненты №1 2009

содержание

MARKET

Компании:

производители, дис трибьюторы, пос тавщики

1 Analog Devices (AD) АД Консалтинг 78 CHIP EXPO 7 EEMB 35 Nurnberg Messe (Global) 4-я обл. International Rectifier Москва IR/Компэл 27 Microchip Technology Corp.

15 Omron Electronic Components Russia 19 Renesas Technology Russia 2 Tektronix International, Inc.

6 содержание

47 Александер Электрик Дон ООО 54 Альбатрос Электроникс, ООО 41 Гранит-ВТ ЗАО Спб 31 Миландр 2-я обл. МТ-Систем, ООО 44 МЭЛТ, ООО 72-73 Примэкспо, ООО 4 Резонит, ООО 3-я обл. Симметрон, ЗАО 54 СМП, ООО 21 Электроконнект, ООО 13 Элтех, ООО

www. elcp.ru

Дистрибьюторы о кризисе Время кризиса диктует свои вопросы: чего ждать, чего опасаться, что предпринимать? И хотя любые прогнозы делаются сейчас с большой осторожностью, мы попросили оценить перспективы развития рынка электронных компонентов его непосредственных участников — дистрибьюторов ЭК, полагая, что именно они — наиболее объективные и опытные эксперты. Далеко не все руководители дистрибьюторских компаний, из тех, к которым мы обращались, были готовы выступить в прессе с собственной оценкой ситуации. Тем ценнее мнения тех, кто согласился высказать свою точку зрения по следующим вопросам: 1. Какие сегменты рынка ЭК наиболее пострадают от кризиса? Есть ли такие сегменты рынка, которые от кризиса выиграют?

2. Как кризис повлияет на бизнес дистрибьюторов ЭК?

3. Какая модель дистрибуции обеспечит лучшую устойчивость в период кризиса: проектная или складская?

4. Будет ли увеличиваться доля дистрибьюторов — лидеров рынка?

5. Как кризис повлияет на продвижение зарубежных дистрибьюторов в России?

рынок

8

Андрей Перегуд, президент компании «ЭЛТЕХ» Сложно со всей определенностью сказать, какие сегменты рынка больше других пострадают от кризиса. Возможно, больше других пострадают поставки комплектующих для телекоммуникационных приложений: я исхожу из того, что эта отрасль достаточно инвестиционноемкая, и в ней традиционно большая доля иностранного капитала, в том числе американского. Практика показывает, что именно эта отрасль в периоды спада оказывается наиболее уязвимой. Серьезные проблемы испытывает уже и сектор автомобильной электроники. Можно было предположить, что государство поддержит оборонную промышленность, и та не испытает на себе кризис в полной мере, но пока это предположение не подтверждается. Что касается дистрибьюторского бизнеса, то подавляющее большинство участников рынка, насколько мне известно, ощущает заметное падение продаж в последние два-три месяца. Уже начался кризис неплатежей, что крайне негативно влияет на развитие ситуации. Я думаю, что именно в период кризиса необходимо вовремя и в полной мере выполнять все финансовые обязательства, независимо от того, выполнены они перед тобой

www. elcp.ru

или нет. Только так можно остановить цепную реакцию, которая достаточно быстро может привести отрасль к коллапсу. К сожалению, мое мнение разделяют далеко не все заказчики. Не думаю, что в условиях кризиса будет продолжаться перераспределение рынка в пользу крупных дистрибьюторов, которое происходило в последние несколько лет. Скорее, наоборот, от кризиса выиграют, или уж, во всяком случае, не проиграют, компании-брокеры, которым в условиях экономического спада предоставляются неплохие возможности перепродавать неликвиды (если, конечно, эти компании обладают достаточной финансовой устойчивостью). Сейчас не лучшее время для проектных или, как их еще называют, франчайзинговых дистрибьюторов. Это связано с тем, что именно недавно запущенные проекты обеспечивают таким дистрибьюторам максимальную маржу, а в период экономического спада вряд ли можно ожидать запуска новых проектов. С другой стороны, франчайзинговые дистрибьюторы используют только официальные каналы поставок, в которых цена существенно меняться не будет, а на свободном рынке, как я уже упоминал, не составляет большого труда найти неликвиды по гораздо более привлекательным ценам. И это могло бы стать большой проблемой для франчайзинговых дистрибьюторов, но, насколько мне известно, большинство серьезных заказчиков уже осознало риски, которые возникают при использовании компонентов с «серого» рынка. Вместе с тем у кризиса есть и позитивные стороны. Во-первых, благодаря ему с нашего рынка уже практически исчез один, с моей точки зрения, неправильный, способ конкурентной борьбы за заказчика. Я имею ввиду кредитование заказчика поставщиком. Для многих крупных заказчиков при выборе поставщика критерии по размеру и длительности товарного кредитования являются очень важными, а часто и определяющими. И некоторые дистрибьюторские компании (по-видимому, не имея других конкурентных преимуществ) предлагали фантастические условия товарного кредитования. Такие предложения естественно

исчезли, и что-то мне подсказывает, что компании, которые этим занимались, оказались не в лучшем положении. Другой позитивный аспект кризиса заключается в нормализации ситуации на рынке труда. С моей точки зрения, существенное превышение спроса над предложением на рынке труда в последние несколько лет крайне негативно влияло, с одной стороны, на развитие компаний, а с другой — на неокрепшую психику российского трудоспособного гражданина. И в заключение отмечу, что в следующие год-два вполне возможны изменения в составе российских дистрибьюторов и их долях рынка. Очевидно, что компании, которые тяжелым трудом приобрели, как теперь принято говорить, свои ключевые компетенции, заработали соответствующий имидж среди заказчиков и поставщиков и вели взвешенную финансовую политику, вряд ли из-за кризиса существенно потеряют свои рыночные доли или, тем более, исчезнут с рынка. По-другому обстоят дела с компаниями, которые пытались заработать не сильно напрягаясь, используя все преимущества экономического взлета страны или же с компаниями, финансовая политика которых не подразумевала наступления тяжелых времен. В общем, экономический кризис — это проверка для всех компаний, в частности для всех российских дистрибьюторов, и в этом я вижу еще один позитивный аспект кризиса.

Евгений Быков, президент компании «Промэлектроника» От кризиса, безусловно, пострадают все сегменты рынка, кроме тех, на которые будут выделяться, если вообще будут выделяться, госсредства. Я имею в виду такие направления как цифровое телевидение или ГЛОНАСС. Производственные сегменты рынка пострадают в первую очередь, потребительские — чуть позже, и вряд ли какието отрасли выиграют.

Борис Рудяк, президент компании «КОМПЭЛ» Как кризис повлияет на различные сегменты рынка? Вначале я хотел бы сказать, что отказался от частого использования слова «кризис», т.к. оно воспринимается как что-то вроде временных неприятностей, за которыми последует восстановление и прежнее благополучие. Полагаю, что мировая экономика и российская вместе с ней переходят к качественно новому состоянию, а время, в котором мы оказались, лучше называть переходным периодом, который продлится, по-моему, три-пять лет с прохождением нижней точки экономики приблизительно через год. Переходный период начинается в форме кризиса, затем — стабилизация и построение нового. Сильнее всех сейчас страдают те страны, отрасли, бизнесы и люди, которые жили не по средствам, которые потребляли больше, чем зарабатывали. Это должно было когда-то кончиться. Кто выиграет в этой ситуации? Никто. Те, кто жил по средствам, потеряют меньше, чем другие. Рост безработицы, независимо от того, в какой отрасли он происходит, неизбежно приводит к снижению покупательной способности населения, а от этого в большей или меньшей степени страдают все бизнесы. Кому будет лучше, а кому хуже в дальнейшем? Зависит от действий правительства, которые сегодня предсказать нельзя. Очевидно, что

снижение курса рубля приведет к увеличению доли рынка российских компаний, которые прямо конкурируют с зарубежными компаниями, в т.ч. и с китайскими. Серьезные изменения в экономике обязательно приводят к сокращению числа участников рынка во всех сегментах: теряя рыночные позиции, компании скорее предпочтут объединяться, чем погибнуть в одиночку. Процесс слияний и поглощений в период перемен активизируется и в России. Распространено мнение, что в первую очередь от кризиса пострадают крупные компании, имеющие большие доли рынка, потому что они будут падать вместе с рынком, в то время как у средних и мелких компаний больше шансов сохранить устойчивость или даже вырасти. Другие полагают, что труднее придется небольшим компаниям. Очень многое зависит от бизнес-модели компании и от того, насколько быстро и грамотно реагирует на изменения топменеджмент. Удержатся те компании, которые предлагают широкий набор востребованных сейчас товаров и сервисов и которые смогут быстро достроить недостающее. Нет универсального инструмента для работы с любым клиентом, все клиенты – разные, и те компании, у которых есть разные механизмы и подходы к работе с разными клиентами, смогут удержаться на плаву. Что касается дистрибьюторов и вопроса, какая модель бизнеса — складская или проектная будет страдать меньше, то в чистом виде складских и проектных дистрибьюторов сейчас нет. Все дистрибьюторы, начавшие когда-то работать как складские — «Платан», «Компэл», «Симметрон» и «Промэлектроника» — сегодня ведут проектную деятельность, а прежде проектные дистрибьюторы — «Элтех», «МТ-Систем», «Аргуссофт», Rainbow Technologies и другие — существенную часть продаж осуществляют со склада. Политика продвижения на российском рынке зарубежных компаний тоже изменится. До недавнего времени большой популярностью в мире пользовались страны BRIC (Бразилия, Россия, Индия, Китай) как страны с большим населением и быстро развивающимися экономиками. Зарубежные компании рассматривали Россию как одну из точек роста, а в нынешних обстоятельствах она таковой быть перестала, наоборот, Россия страдает от кризиса больше, чем западный мир или Китай. Соответственно, интерес к России со стороны зарубежных компаний неизбежно понизится. В то же время локальные компании, которым, как известно,

отступать некуда, неизбежно активизируют свои усилия, и эта ситуация может изменить соотношение сил в пользу российских компаний. Тахир Шияфитдинов, директор Департамента микроэлектроники компании «Аргуссофт» Кризис затронет все сегменты рынка, поскольку, с одной стороны, различные отрасли экономики взаимосвязаны, а с другой, все они привязаны к бюджету страны, пополняемому, в основном, за счет экспорта сырья. Но в первую очередь пострадают те сегменты рынка ЭК, которые ориентированы на сферы потребления и услуг: автомобильная промышленность, строительство, телекоммуникации. Выиграет ли кто от кризиса? Компаний, которые будут демонстрировать рост, превышающий значения последних лет, наверное, не будет. Если же под выигрышем понимать оптимизацию, экономическую целесообразность как фактор конкурентоспособности или просто выживания в новой ситуации — то, конечно, те, кто это быстро осознает и проведет в жизнь, будут иметь преимущества. Свои доли рынка увеличат дистрибьюторы, которые сумеют лучше других оптимизировать расходы, склад и логистику. Большое значение имеют оптимизация платежей, оперативность принятия решений, четкая и последовательная логика руководства. Рынок будет перераспределяться как за счет слияний (поглощений), так и за счет выхода игроков из бизнеса по причине банкротств. Думаю, у крупных компаний больше шансов на рост влияния, потому что у них широкая клиентская база и сформировавшаяся репутация надежных поставщиков, что играет далеко не последнюю роль при выборе партнера. Большое количество мелких поставщиков появилось на фоне активного роста потребности в ЭК в последние годы, и таким компаниям во время кризиса придется тяжелее всего. Скорее всего, большинство дистрибьюторов будет экономить на инвестиционных программах (новых офисах, новых линиях), т.к. раньше эти статьи расходов покрывались за счет доходов из уже раскрученного бизнеса, и будет фокусироваться на своих приоритетных направлениях. А лучшую устойчивость для бизнеса будет обеспечивать комбинированная (проектная плюс складская) модель дистрибуции. С одной стороны, кризис в России будет более глубоким, чем во многих

электронные компоненты №1 2009

9 рынок

На бизнес дистрибьюторов электронных компонентов кризис повлияет так же, как и на любые другие бизнесы. Неизбежны уменьшение заказов, падение объемов продаж, рост дебиторской задолженности, вымывание оборотных средств, сокращение бюджетов. Думаю, что схожие проблемы будут испытывать и работающие на российском рынке глобальные дистрибьюторы. Их активное продвижение на время замедлится. В условиях кризиса, на мой взгляд, лучшую устойчивость обеспечит складская модель дистрибуции. Прежде всего, благодаря более дифференцированному клиентскому портфелю и, во-вторых, наличию «подушки безопасности» в виде собственных товарных запасов. Доля дистрибьюторов — лидеров рынка будет увеличиваться незначительно, и расти она будет за счет слабейших, которые, возможно, не переживут этот кризис. Но, я думаю, что их суммарная доля не так велика.

других странах, рынок резко сократится, и интерес зарубежных игроков к российскому рынку, вероятно, снизится. Но, с другой стороны, для глобальных дистрибьюторов кризис предоставляет возможность войти в рынок с меньшими инвестициями в надежде на рост в будущем. Кризис — лучшее для этого время, т.к. ресурсы дешевы. Однако, как показывает опыт Восточной Европы, локальные дистрибьюторы не только не проигрывают глобальным, но и показывают лучшие результаты за счет концентрации усилий на проектной модели дистрибуции.

рынок

10

Николай Фомин, генеральный директор группы компаний «ФЭК» Сразу отмечу, что мои прогнозы носят относительный характер. Это связано с тем, что мировое сообщество впервые столкнулось со столь масштабным экономическим кризисом, который затронул все сферы жизнедеятельности в разных странах мира. А началось все, по сути, с ипотечного кризиса, от которого в первую очередь пострадала финансовая сфера, что выразилось в кризисе банковских платежей… На мой взгляд, в первую очередь ощутят кризис те сегменты рынка, где больше всего было нарушено равновесие между спросом и предложением. Уже заметно упал спрос на компоненты для бытовой, промышленной и автомобильной электроники, телекоммуникационных систем. И, думаю, что ни один из сегментов рынка от кризиса не выиграет, т.к. ухудшение состояния в одном из них прямо или косвенно скажется на других. Меньше в данной ситуации, на мой взгляд, пострадают сегменты рынка, финансируемые из госбюджета. Это касается производства военной техники, развития и модернизации энергетики, развития транспорта и связи, которые будут поддерживаться в любых условиях. К примеру, сегодня в России наблюдается переизбыток операторов мобильной связи при явном недостатке фиксированной связи. Думаю, что в ближайшее время эту ситуацию попытаются исправить. Основное внимание и усилия производителей будут направлены теперь на реорганизационные мероприятия по выравниванию соотношения между спросом и предложением. Производители ЭК стремятся максимально сократить время реализации своей продукции путем уменьшения времени отсрочки платежей или отказа от нее. В свою очередь, каждый потребитель в этой ситуации

www. elcp.ru

стремится получить не только приемлемую цену на товар, но и максимально отсрочить его оплату. Дистрибьюторам же в этих условиях становится еще сложнее искать компромиссные решения. С одной стороны, надо выполнять дистрибьюторские обязанности, т.е. достойно представлять на рынке интересы мировых производителей. С другой стороны, что тоже немаловажно, нужно учитывать финансовое состояние потребителей. Многие из них имеют государственную форму собственности, и их финансовое состояние напрямую зависит от экономической ситуации в стране или регионе. Впрочем, может, и в меньшей мере, но это относится и к предприятиям с частной формой собственности. И это тоже надо отслеживать. Следует учитывать и то, что за долгие годы работы со многими клиентами у дистрибьюторов сложились хорошие деловые отношения, поэтому необходимо поддержать производителей в это трудное время. Что касается модели дистрибуции, которая обеспечит наибольшую устойчивость в кризис, то складская модель более приемлема при стабильной экономике, где все понятно и можно делать достаточно реальные прогнозы. Но при переходных процессах (к которым я отношу и кризис), где действуют экстремальные законы, оптимальной, на мой взгляд, будет проектная модель дистрибуции, поскольку она является более гибкой и позволяет оперативно реагировать даже на неожиданные изменения рынка. В условиях кризиса более выгоден вариант поставки ЭК производителям прямо «на конвейер», т.к. это гарантирует дистрибьюторам лучшую устойчивость. Складская дистрибуция будет направлена в основном на ремонт работающего оборудования и текущую модернизацию, хотя выделение средств для этой цели будет сокращаться. Со временем ситуация на рынке ЭК будет меняться. СМИ сообщают о том, что ведущие мировые производители продолжают инвестировать большие средства в новые разработки, что положительно повлияет на состояние этого сегмента рынка. По моим прогнозам, преодолеть мировой кризис удастся уже к середине 2010 г. Думаю, что в ближайшие год-полтора глобального передела рынка ЭК не произойдет. В настоящее время рынки электронных компонентов России, Беларуси и других стран СНГ сформированы, и на них определились свои лидеры. Хотя не исключаю, что крупные компании со временем займут нишу мелких дистрибьюторов, которые не выдержат конкуренции. При этом доля зарубежных дистрибьюторов ЭК в России будет, скорее всего, увеличиваться. И вот почему: со временем необходимость в российских

дистрибьюторах, не обладающих достаточными финансовыми ресурсами, отпадет, особенно после того, как станут «прозрачными» границы…

Юрий Шумилин, президент компании «ПетроИнТрейд» В отличие от Европы и Америки, в России сейчас существуют более серьезные проблемы, связанные с кризисом. Происходит, на мой взгляд, следующее: деньги, которые вливают в экономику, распределяются по банкам и остаются на резервных счетах, то есть не все они попадают в реальный сектор. А в результате постоянного нагнетания ситуации со стороны СМИ в умах потребителей началась паника. И, что еще хуже: паника начинается в умах хозяев и топ-менеджеров компаний, работающих не на потребительском рынке, а в секторе b2b. Думаю, у этих компаний есть деньги, но часть капитала они переводят в валюту и оставляют на «черный» день. Средства вынимают из оборота и ждут, что будет дальше. Западные эксперты прогнозируют, что пик кризиса придется на март — июнь 2009 г. В России пик кризиса нужно ожидать ближе к лету. В первую очередь он коснется рынка недвижимости и всех компаний, выпускающих продукцию для этого сегмента — производителей систем сигнализации, систем автоматизации зданий, счетчиков энергоресурсов и т.д. Они уже сейчас испытывают трудности со сбытом своей продукции, а в дальнейшем положение только ухудшится. Похожая ситуация сложилась и на автомобильном рынке. Вместе с тем в России остается немало платежеспособных предприятий. Например, в газовой промышленности. В то время как нефть подешевела, «Газпром», напротив, планирует поднимать цены на сырье, а значит, обороты здесь не упадут, и в этом сегменте будут инвестиции. Не планирует рушиться и рынок вооружений. Но если из-за кризиса от закупок начнут отказываться страны, импортирующие российскую военную технику, то это может больно ударить по отечественным предприятиям, которые привыкли жить довольно вольготно. Предприятия, работающие только на российском рынке (в первую очередь, выпускающие оборудование для космоса), не испытают сильных потрясений. Так, например, в полном объеме будет финансироваться разработка системы ГЛОНАСС. Огромные возможности заработка получили и нефтеперерабатывающие предприятия, продающие топливо на внутреннем рынке, т.к. нефть упала

втрое, акцизы на нее тоже снижены, а стоимость бензина осталась почти на прежнем уровне. Наконец, еще один сегмент, где не планируется снижения активности — железные дороги. О влиянии кризиса на дистрибьюторский бизнес могу рассказать на примере нашей компании. Мы столкнулись с теми же стандартными проблемами, что и все наши конкуренты. В первую очередь это касается неплатежей по сделкам со стороны клиентов, которые таким образом решили сэкономить. Ощущаются и последствия обвала в некоторых отраслях, где ранее были большие рынки сбыта компонентов.

Все понимают, что нужно сокращать расходы. Во-первых, за счет более дешевой закупки компонентов. Во-вторых, снижая остальные затраты — на зарплату, аренду, обслуживание офисов и т.д. В-третьих, оптимизируя бизнеспроцессы. Так, например, сегодня нет смысла закупать товар на склад. Торговать нужно «с колес», чтобы оборачиваемость была более быстрая. Плюс нужно четко отслеживать дебиторскую задолженность, не допускать превращения товара в неликвиды, оптимизировать поставки, а также иметь список неблагонадежных предприятий. Кроме того, кризис — это хороший повод встрях-

нуться для менеджеров. Они начинают активнее искать перспективных клиентов, находить новые ниши сбыта. Мы рассчитываем, что к марту рынок оживет, бизнесмены достанут свои деньги из кубышек, т.к. деньги должны работать. С февраля начнется голод активности, и компании поймут, что пора возвращать людей в цеха, для того чтобы жить дальше. По мнению наших западных коллег, к концу следующего года ситуация на рынке будет уже более спокойной. Произойдет откат к экономическим показателям 2006—2007 гг., а к ситуации 2008 г. мы сможем вернуться только к концу 2011 г.

СОБЫТИЯ РЫНКА

| Elcoteq уходит из Петербурга | Финская Elcoteq закрывает петербургский завод, в строительство которого три года назад вложила 15 млн. долл. «Совет директоров Elcoteq реструктурирует компанию, чтобы подготовить ее к неблагоприятным рыночным условиям», — говорится в сообщении Elcoteq. На первом этапе планируется закрыть три завода, в т.ч. петербургский. «В 2008 г. загрузка петербургского предприятия была недостаточна для того, чтобы он приносил прибыль», — объяснил директор по маркетингу Elcoteq Карстен Барт. Специально искать покупателя Elcoteq не будет, но если получит от кого-либо предложение, то продаст завод. Завод, выпускавший по контрактам телефонные гарнитуры hands-free, ADSL-модемы и электронные платы, Elcoteq открыла в Петербурге в 2005 г. Предприятие площадью 14700 кв.м обошлось компании в 15 млн. долл. На заводе, по словам Барта, числятся около 200 человек. В конце 2007 г. финны признали завод убыточным и решили продать его. В феврале 2008 г. купить его согласилась сингапурская Flextronics, которая собиралась развернуть в Петербурге производство ЖК-телевизоров. В июле сделка расстроилась, а осенью Elcoteq перевела завод в подразделение, которое занимается контрактной сборкой домашней электроники, в частности ЖК-телевизоров. Завод может стоить около 50 млн. долл., оценивает управляющий директор компании Savant Сергей Свешков. Он считает, что цеха могут купить иностранные сборочные компании, поскольку снижение курса рубля делает местную сборку выгодной. Петербургское предприятие Elcoteq может заинтересовать участников рынка, вопрос только в цене, — считает гендиректор «Фоксконн рус» Андрей Коржаков. Часть сотрудников, по его словам, может найти работу на новом заводе по сборке компьютеров, который Foxconn собирается открыть в этом году в Колпино. www.russianelectronics.ru | Банкротство Nortel Networks | Корпорация Nortel Networks объявила о том, что она и ряд ее филиалов намерены воспользоваться правом защиты от кредиторов. Как сказано в официальном пресс-релизе, компания Nortel начала процесс преобразования и трансформации в конце 2005 г. Однако мировой финансовый кризис и рецессия наложились на финансовые трудности компании Nortel и сказались на ее способности завершить начатые преобразования. Компания идет на названные меры, имея запас наличности в размере 2,4 млрд. долл. США, что позволит ей сохранить ликвидность и финансировать свою деятельность в процессе реструктуризации. На канадской фондовой бирже акции Nortel, некогда торговавшиеся по 1200 долл. Канады, упали до 0,385 долл. В настоящее время торговля по акциям компании приостановлена.

11

| Samsung разделится на два подразделения | По информации Wall Street Journal, корейская Samsung Electronics начинает процесс масштабной реструктуризации, по итогам которой компания будет разделена на два крупных дивизиона — первый займется всей потребительской электроникой, а второй будет специализироваться на электронных компонентах. Нынешний исполнительный директор компании Ли Юн Ву будет руководить подразделением электронных компонентов. Подразделение потребительской электроники возглавит руководитель подразделения мобильных телефонов Чой Гу Сунг. Это направление, равно как и подразделение телевизоров, в последние два года обеспечивали добрую половину прибыли южно-корейского электронного гиганта. Отвечать за процесс реструктуризации будет также Чой Гу Сунг. По его словам, за последние два года на рынке мобильной связи Samsung удалось потеснить Motorola. Теперь компания надеется достичь хороших результатов в телевизионном сегменте, где пока первую партию играют Philips и японские производители. Планы реструктуризации предусматривают поставки электронных компонентов Samsung ее конкурентам, которые будут использовать комплектующие Samsung для производства продукции под своими брендами. В этих условиях компании придется балансировать между собственными интересами и бизнесом по снабжению конкурентов. www.russianelectronics.ru

электронные компоненты №1 2009

рынок

www.russianelectronics.ru

СОБЫТИЯ РЫНКА

| Суперкомпьютеры станут более российскими | Очередной российский суперкомпьютер установлен в новом центре обработки данных (ЦОД) Московского государственного университета путей сообщения (МИИТ). Его пиковая производительность — 4,7 Тфлопс. Компьютер создан специалистами компании «Т-Платформы» в рамках реализации российскобелорусской суперкомпьютерной инициативы СКИФ-ГРИД. В рамках этой программы на основе отечественных технологий уже создано полтора десятка суперкомпьютеров с производительностью более одного терафлопса. Не секрет, что до сих пор российские суперкомпьютеры создаются на базе импортных комплектующих. К примеру, система, развернутая в МИИТе, реализована в виде кластерной конфигурации на четырёхъядерных чипах AMD Opteron последнего поколения. Однако в скором времени в стране может появиться суперкомпьютер, использующий больше отечественных компонентов. Речь идет, прежде всего, о выпуске в России собственного мощного процессора — «Эльбрус», который стал первым за последние 15 лет высокопроизводительным микропроцессором, созданным за пределами США. Для его широкого применения необходимо решить некоторые вопросы, в т.ч. научно-технического характера. Один из ключевых вопросов, стоящих перед российскими предприятиями — выход на экономически целесообразный объем производства. Недавно комитет по науке и наукоёмким технологиям Государственной думы провёл специальное совещание по микроэлектронике, где был предложен ряд организационно-экономических решений, позволяющих получить собственный производительный процессор, который можно будет использовать и в массовой, и в промышленной электронике, а может быть, и в производстве персональных ПК и ноутбуков. «Хотя от мирового уровня российская электронная промышленность пока отстает, но шаг за шагом к нему подтягивается. Конечно, нынешнее отставание ещё весьма значительно, но уже не такое огромное, как было, скажем, пять-семь лет назад. Российские предприятия микроэлектроники сумели занять свою нишу на мировых рынках полупроводниковых изделий. Я думаю, что средства, выделенные на поддержку этих предприятий, в т.ч. и государством, дадут им возможность даже в условиях кризиса перейти на новую технологическую основу», — считает академик РАН Андрей Кокошин, первый заместитель председателя комитета Госдумы по науке и наукоёмким технологиям. www.russianelectronics.ru

новос ти

12

| Представлен новый релиз российской операционной системы KolibriOS | Вышел релиз операционной системы KolibriOS 0.7.5.0 — российской разработки, которая началась в 2003 г. Релиз включает в себя более 300 SVN-ревизий, 50 критических обновлений ядра и более 40 новых приложений. KolibriOS — бесплатный проект, распространяющийся на основе GPL2 и начавший свое развитие в 2003 г., отпочковавшись от малоизвестной тогда MenuetOS. Сейчас различия кода между MeOS и KOS составляют более 80%. На данный момент в составе разработчиков более 50 участников из стран СНГ.

KolibriOS — операционная система с монолитным ядром, написанная на ассемблере. KolibriOS является альтернативной операционной системой, не основывается на каких-либо стандартах (речь идет в первую очередь о POSIX). Исходный код операционной системы содержит более 150 тыс. строчек кода на ассемблере. Особенности: – поддержка файловых систем: FAT12/16/32, NTFS (только чтение), ISO 9660 (с мультисессией); – графический интерфейс пользователя (на основе VESA); – API-разработчик, состоящий из 70-ти функций, многие функции имеют подфункции; – для запуска достаточно 8 Мбайт оперативной памяти; – быстрый старт — 6—12 с; – сетевой стек. Также существует базовый набор программ, который позволяет выполнять основные действия. Некоторые программы нуждаются в усовершенствовании, но работать с ними можно (работа с графикой, текстом, музыкой, файлами, видео, сетью). В результате производственных тестов выявлено следующее: – энергопотребление KolibriOS в 1,5—4 раза меньше, чем у других систем; – имеется возможность горячего перезапуска; – система нечувствительна к сбоям в питании; – система умещается в кэш современных процессоров; – система имеет высокую производительность и компактность кода. Очень важным является тот факт, что при нагрузке в 100% время интерактивного отклика (время между запуском программы и разворачиванием ее окна) в KolibriOS увеличивается примерно на 25%, а в Windows в 2—3 раза! Кроме того, была смоделирована ситуация, когда система работала с ослабленным охлаждением процессора. При температуре выше 72°C Windows перестала корректно обрабатывать запросы на запуск разных приложений, тогда как в KolibriOS можно было просматривать фильмы при температуре процессора порядка 78°C. Операционная система продолжила стабильную работу при повышении температуры до 82°C. www.russianelectronics.ru | Совет Федерации принял закон о ГЛОНАСС | Совет Федерации одобрил закон «О навигационной деятельности», основой которого является внедрение отечественной навигационной системы ГЛОНАСС. В документе предлагается оснащать отечественной системой глобального позиционирования военно-транспортные, технические средства, в т.ч. образцы вооружения. Законодательно определены права собственности на средства навигации и объекты навигационной деятельности, в т.ч. физических и юридических лиц, полномочия и субъекты правовых отношений, источники и порядок финансирования. Потребности государственных организаций в навигационной аппаратуре, за исключением Минобороны РФ, определены в 2011—2015 гг. примерно в 46 тыс. комплектов аппаратуры и 600 контрольно-корректирующих станций, дополнительные расходы на оснащение которыми приблизятся к 3,5 млрд руб. На обеспечение техники Минобороны системами навигации в этот период планируется потратить 9,45 млрд руб. в рамках государственной программы вооружения. www.russianelectronics.ru

www. elcp.ru

Проектирование СБИС типа «Система на кристалле». Маршрут проектирования. Синтез схемы. Часть 1 Владимир Стешенко, нач. отд. проектирования СБИС, ФГУП РНИИКП Александр Руткевич, исп. директор, «Цифровые решения» Екатерина Гладкова, вед. инженер, «Цифровые решения» Григорий Шишкин, гл. конструктор, «Цифровые решения» Дмитрий Воронков, рук. проекта, «Цифровые решения» Предлагаемая статья является первой в небольшом цикле статей, в котором авторы делают скромную попытку отразить опыт проектирования и организации производства СБИС типа СнК с учетом существующего в настоящее время положения дел в отрасли в стране и мире. Предлагаемые решения направлены на резкое сокращение сроков и, соответственно, стоимости разработки.

ПЛИС и СБИС

14

Как уже отмечали авторы, несмотря на мировой финансовый кризис, перешедший в экономический и затронувший реальный сектор экономики, всетаки прошедший год можно отметить как начало определенного подъема отечественной электроники. Финансируется ФЦП «Развитие электронной компонентной базы и радиоэлектроники» на 2008—2015 гг., активизируется и частный бизнес. В апреле 2007 г. была создана Ассоциация производителей электронной аппаратуры и приборов, реализуется опыт государственночастного партнерства при строительстве кремниевых фабрик в ОАО «НИИМЭ и Микрон» и ОАО «Ангстрем», проводятся отраслевые выставки и конференции, все больше компаний разрабатывают и выпускают достаточно сложные микроэлектронные изделия в режиме фаундри. Известно [1—5], что полупроводниковая промышленность занимает в рыночной мировой экономике уникальное положение, определяемое тем, что она развивается по детально разработанному плану, который, однако, не только не препятствует повышению конкурентоспособности участников, но даже способствует ему. Этот план известен как International Technology Roadmap for Semiconductors (ITRS) и представляет собой план-прогноз, ежегодно обновляемый и публикуемый международной организацией Semiconductor Industry Association (SIA). В основе ITRS лежит несколько простых принципов, в т.ч. закон Мура об удвоении числа элементов СБИС каждые 1,5—2 года. Закон Мура не отражает каких-либо

www. elcp.ru

фундаментальных законов природы, а лишь описывает ситуацию, складывающуюся на рынке в результате конкуренции между производителями, а также вследствие взаимного стимулирования радиоэлектронной и полупроводниковой отраслей. Огромную роль играет чисто психологический фактор: разработчики и производители стараются придерживаться прогнозных сроков закона Мура и ITRS, потому что знают, что так же действуют конкуренты. Более того, стремление обогнать конкурентов часто приводит к тому, что производители выводят на рынок новое изделие раньше, чем это предусмотрено ITRS. В результате в наши дни закон Мура, строго говоря, должен формулироваться иначе, поскольку из экспоненциального он превратился в суперэкспоненциальный. Главное значение ITRS состоит в том, что этот документ не только прогнозирует динамику параметров, но и содержит точные указания относительно того, какими конструкторскими и технологическими средствами новые параметры могут быть достигнуты, когда и какие технические средства должны быть разработаны и освоены производством. Таким образом, ITRS является руководством к действию не только для разработчиков приборов, но и для разработчиков техпроцессов и технологического оборудования. С переходом к проектным нормам глубокого субмикрона (130 нм и далее) в конструировании ИС возникли принципиально новые проблемы. Помимо трудностей технологического свойства, связанных с тем, что традиционная кон-

струкция МОП-транзистора перестает работать из-за различных паразитных эффектов, проявляющихся в малоразмерных конструкциях, возникли проблемы, связанные с программно-аппаратным и методологическим обеспечением процесса проектирования. Дело в том, что с улучшением проектных норм микроэлектронных изделий возрастает стоимость подготовки производства и, соответственно, цена риска технической и идеологической ошибок. В настоящее время большинство фирм-разработчиков СБИС является фаблесс-компаниями (т.е. не имеют собственной производственной базы). В этом случае изготовление кристаллов осуществляется на мощностях специализированных кремниевых фабрик, которые предоставляют разработчикам библиотеки для логического синтеза. Собственно специалисты фабрик выполняют окончательную доработку фотошаблонов и изготовление кристалла. В этом случае актуальным становится использование СФ-блоков, которые представляют собой полностью отработанные и разведенные элементы, как правило, используемые в СнК. В таблице 1 приведена средняя стоимость подготовки производства (изготовление фотошаблонов) и выпуска опытной партии в количестве 10—12 пластин (т.н. «инженерный лот») на фабриках Юго-Восточной Азии (X-fab Sarawak, Siltera и т.д.) с учетом доставки в Росиию, а также налоговых и таможенных платежей. Конечно, цены имеют тенденцию снижения и колеблются в

Рис.1. Уровни абстракции проекта

ПЛИС и СБИС

16

зависимости от конкретной технологии, фабрики, сроков и т.д. Тенденция уменьшения проектных норм в первую очередь связана со стремлением получить как можно больше кристаллов с одной пластины, поскольку ее стоимость составляет 1200—1800 долл. При этом с уменьшением размера кристалла в два раза выход увеличивается в четыре. Выход годных кристаллов не зависит от минимального размера, а с уменьшением размеров элементов увеличивается съем кристаллов с пластины, и они становятся дешевле. В то же время растут затраты на подготовку производства. Таким образом, разработчик массовой аппаратуры оказывается под дамокловым мечом ответственности за принимаемые проектные решения. Значительно возрастает сложность процесса проектирования. При использовании традиционных методов

проектирования хороший разработчик может выполнять проект со средней скоростью порядка 100 вентилей в день, или 30 строк RTL-кода. В этом случае, чтобы спроектировать СБИС сложностью 100 тыс. вентилей, потребуется 1000 человеко-дней, т.е. команда из пяти человек сможет разработать такую СБИС в течение года. Следуя данной логике, чтобы разработать сложную СБИС порядка 10 млн. вентилей в течение одного года, потребуется команда из 500 человек, что неприемлемо с точки зрения стоимости разработки. Таким образом, «количество переходит в качество» — требуются совершенно новые приемы и стандарты при проектировании и подготовке производства. Ниже мы рассмотрим маршрут проектирования СБИС и его основные проектные процедуры. Для успешного выполнения любого сложного проекта необходимо органи-

Табл. 1. Средняя стоимость подготовки производства Техно­ логия, мкм 0,25 0,18 0,13 0,09

Стоимость Стоимость подготовки запуска тесто­ производства вых кристал­ (комплект фото­ лов (шаттлов), шаблонов), тыс. тыс. долл. долл.

40 100 60 180 90 350 1200 600

www. elcp.ru

Стоимость 1-й пластины при серийном про­ изводстве без учета корпуси­ рования, долл.

1200 1200 1300 1400

Ориентировочное кол-во кристаллов с одной пла­ стины при типовом раз­ мере кристалла 3×4 мм по технологии 0,18 мкм, шт. (выход годных выше 93%) 1100 1900 3300—5000 6300—9000

зовать его иерархическую декомпозицию — выделить простые составные части. Иерархическое деление проекта возможно в двух направленияx — снизувверх и сверху-вниз — и базируется на концепции абстракции проекта. В процессе разработки выделяются различные уровни абстракции в зависимости от стадии проектирования от идеи до производства. Так, на рисунке 1 показано, что, в зависимости от уровня представления, объектом абстракции является система, регистр, вентиль, геометрия библиотечного элемента на кристалле. Системный уровень описания (system-level description) проекта состоит из поведенческого описания в терминах функций, выражений, алгоритмов. На уровне регистровых передач (register transfer level) проект представляется совокупностью арифметических и логических узлов, элементов памяти и т.д. Вентильный или логический уровень (logic level) описывает проект на уровне логических вентилей (logic gates) и триггеров (flipflops). В этом случае поведение схемы можно описать системой логических уравнений. Эти логические элементы представляются на кремниевом (топологическом) уровне (geometric level) в виде топологических элементов и межсоединений. На рисунке 1 представлено поведенческое описание как начальный уровень абстракции, который отражает функциональные возможности проекта на системном уровне. Уровень регистровых передач включает компоненты и межсоединения между ними. Для большего количества сложных систем он может также включать типовые элементы типа ПЗУ, СБИС. Вентильный (логический) уровень соответствует представлению уровня логического элемента. Набор шаблонов топологических элементов кристалла соответствует геометрическому уровню. Следует обратить внимание на следующие моменты, показанные на рисунке 1. Во-первых, на нем отражены основные проектные процедуры и используемые средства САПР в зависимости от уровня представления проекта и, соответственно, уровня детализации. Во-вторых, этот процесс синтеза состоит из процессов поведенческого синтеза (behavioral synthesis), логического синтеза (logic synthesis) и физического синтеза топологии (physical synthesis). В дальнейшем изложении мы рассмотрим данные этапы подробнее. Эти различные уровни представления проекта различаются типом отображаемой ими информации, поэтому их можно отнести к поведенческому, структурному и физическому типам.

кристалла (floorplan) путем размещения библиотечных элементов и межсоединений неким оптимальным образом. После разработки топологии можно повторно выполнить формирование файла задержек и последующее временное моделирование, учитывающее влияние межсоединений. Затем кристалл можно передавать в производство и осуществлять последующее тестирование образцов. Недостаток этой методологии проектирования в том, что с увеличением сложности проекта увеличивается опасность появления ошибок и затрудняется процесс их поиска. Более того, насколько удовлетворяет разрабатываемая БИС предъявляемым к ней требованиям, становится понятно только в самом конце процесса проектирования. Ошибки, обнаруженные в конце той или иной стадии проектирования, ведут к повторному ее выполнению, что в ряде случаев влечет за собой неоднократный выпуск прототипов (shuttles), приводит к значительному замедлению сроков выполнения проекта и резко повышает его стоимость. Технические требования к проекту представляются его поведенческой моделью (behavioral model), которая определяет временные ограничения, ограничения по площади кристалла и потребляемой мощности, тестопригодность и т.д. Такая модель обычно задается в форме выполнимых функциональных описаний на языке типа C (или C++). По этим описаниям затем выполняется моделирование для широкого набора входных воздействий. Маршрут синтеза СФ-блока (проектирование Front-End) представлен на рисунке 2. На начальной стадии декомпозиция выполняется на основе системных требований для определения выполнимости технических требований, стиля используемого проектирования, фабрики (foundry), на которой планируется выпуск, технологического процесса, библиотек и т.д. Некоторые другие параметры типа вида корпуса, рабочей частоты, число контактных площадок на кристалле, площадь, размер и вид используемой памяти также оцениваются на этом этапе. Традиционно ввод простых проектов выполняется после окончания проекта архитектуры более высокого уровня. В качестве средства ввода проекта используются языки описания аппаратуры высокого уровня (hardware description languages, HDL) для задания начальных технических требований системы. В существующих методологиях проектирования специализированных интегральных схем, используемых в промышленности, на

языках описания аппаратуры обычно описываются проекты на уровне межрегистровых пересылок. Однако в последнее время стала пользоваться популярностью методология SpecifyExplore-Refine (methodology for system design — «описал — опробовал — доделал»). После этапа постановки задачи (спецификации исходных требований), на стадии ее выполнения, происходит оценка различных элементов системы для реализации функциональных возможностей в пределах указанных конструктивных ограничений. Технические требования модифицируются на стадии доводки проекта в соответствии с решениями, выполненными на стадии реализации. Эта методология ведет к лучшему пониманию функциональных системных возможностей на очень ранней стадии в процессе проектирования. Выполнимость технических требований целесообразно проверять на правильность функциональных возможностей изделия и пригодность для автоматической проверки. Рабочие технические требования легко моделируются, и та же самая модель может использоваться для синтеза. Обычно производят проверку функциональных моделей на языках C или C++ после завершения моделирования — проект вручную снова вводится в инструментальные средства САПР с использованием языков описания аппаратуры. Таким образом, выбор языка для ввода описания системы является областью самых активных дискуссий и исследований. Недаром вопросы о том, какой из языков описания лучше, остаются актуальными в интернет-форумах и у нас в стране, и за рубежом. Существует несколько следующих принятых стандартов поведенческого описания работы системы.

1. Использование при описании элементов из стандартной библиотеки программы (SPW).

2. Описание с помощью высокоуровневых моделей СФБ на языках программирования C, C++.

3. Описание на языках VHDL, Verilog, SystemC. 4. Поведенческое описание, представленное в виде математической модели (например, в формате программного пакета MATLAB). На начальном этапе также разрабатывается системная модель, включающая в себя поведенческое описание и окружение разрабатываемой системы, что позволяет отразить взаимодействие СБИС с другими элементами аппаратуры или объектами измерений. При наличии системной модели можно разделить проект на аппаратную и программную части, а также

электронные компоненты №1 2009

17 ПЛИС и СБИС

Маршрут проектирования (design flow) определяет этапы проектных процедур, используемых на всех стадиях разработки — от представления и формализации идеи до тестирования готовых образцов. Традиционно при проектировании специализированных БИС используется нисходящая модель маршрута проектирования (waterfall model). При такой организации маршрута проект проходит различные фазы, постоянно увеличивая детализацию представления. Нисходящее проектирование подразумевает минимальное взаимодействие между командами разработчиков на различных фазах проекта. Процесс начинается с разработки технических требований (specification), их последующего анализа, проведения предварительного моделирования с помощью специализированных пакетов или на языке высокого уровня (например, C). Следует отметить, что несмотря на широкий набор инструментов моделирования, при проектировании СБИС для обработки сигналов задача моделирования усложняется необходимостью разработки не только модели системы, но и модели тестовых воздействий с учетом шумов, эффектов квантования и особенностей тракта. На выходе первого этапа должна быть выполнена полная функциональная проверка технических требований. На следующем этапе осуществляется описание проекта с помощью одного из языков описания аппаратуры, как правило VHDL или Verilog, на уровне регистровых передач (register transfer level, RTL). Функциональные возможности описания на уровне регистровых передач моделируются и верифицируются относительно исходных технических требований, например, модель на C или в MatLAB, которая используется как эталонная модель (golden model) для верификации проекта на каждом уровне абстракции. Данный этап называется функциональной верификацией модели. По описанию на уровне RTL с помощью программы логического синтеза формируется список цепей (gate level netlist), который учитывает задержки на библиотечных элементах (но, как правило, не учитывает временные задержки на межсоединениях) и используется для временной верификации проекта (timing verification). Цель временного моделирования — проверить, удовлетворяет ли разрабатываемая БИС заданным временным ограничениям (timing constraints). На основании данных синтеза топологи (physical design team) разрабатывается и оптимизируется разводка

ПЛИС и СБИС

18

Рис. 2. Маршрут проектирования СФ-блока

подготовить спецификацию для этапа функционального проектирования. На основе этой модели оцениваются и основные физические параметры разрабатываемой микросхемы: число выводов, потребляемая мощность, площадь кристалла. Для этого существуют программы прогноза, которые основаны на статистике завершенных проектов и дают погрешность до 20% для освоенных технологий.

www. elcp.ru

Для верификации разработанной системной модели необходимо создать тестовое окружение. Оно, как правило, включает в себя генераторы входных сигналов и блоки отображения выходной информации. Необходимо, чтобы тестовое окружение позволяло полностью верифицировать правильность функционирования системы. При составлении набора тестовых сигналов следует обратить внимание на то, чтобы

тест покрывал все возможные состояния схемы. Верификация разработанной системной модели должна выполняться путем компьютерного моделирования. Если в процессе верификации обнаружены какие-либо отклонения от требований системной спецификации, следует скорректировать поведенческую модель и повторить моделирование.

Рис. 3. Синтез RTL-описания из поведенческого описания

Рис. 4. Логический синтез Табл. 2. Основные ограничения при синтезе RTL-описания из поведенческого описания Синтаксическое обо­ значение вводимого ограничения

ПЛИС и СБИС

20

Возможные значения параметров

Syn_opt_goal

SPEED/AREA

Syn_max_fanout

Натуральное число

Syn_state_machine

One-hot, Gray, and Sequential

Syn_trim_logic

ON/OFF

Syn_sharing

ON/OFF

Syn_keep

Имя объекта

Вводимое ограничение на действия синтезатора SPEED — синтезатор создает схему по поведенческому описанию, оптимальную с точки зрения скорости работы AREA — синтезатор создает схему по поведенческому описанию, оптимальную с точки зрения занимаемого на кристалле места Задается максимальное число приемников для одной логической цепи Выбирается метод синтеза конечных автоматов ON — синтезатор занимается оптимизацией логики и сворачивает избыточные элементы ON — позволяет синтезатору использовать те же ресурсы кристалла для обработки взаимоисключающих состояний Не позволяет синтезатору заниматься какой-либо оптимизацией внутри названного объекта

Табл. 3. Параметры физического синтеза схемы Синтаксическое обо­ значение вводимого ограничения

Возможные значения параметров

Вводимое ограничение

Set_max_delay

Время, пс

Ограничение на время распространения сигнала между базовыми логическими элементами, формирующими один самосинхронный логический элемент

Set_rloc

Относительные координаты элементов

Ограничение на взаимное расположение базовых логических элементов, формирующих один самосинхронный логический элемент на кристалле микросхемы

Set_wireloadmodel

Название модели

Модель проводов, используемая при физическом синтезе схемы

www. elcp.ru

Системная верификация осуществляется одновременно с системным проектированием и связана с ним в единый итерационный цикл. При верификации проводится анализ архитектуры, возможности разработки недостающих СФБ и совместимость имеющихся, возможности разработки прикладных программ и требования к ним [8]. Также проводится проверка единства среды проектирования и совместимости модулей САПР, наличие средств управления данными и документирования проекта. На этом этапе выполняется сравнение результатов прогноза основных технических параметров с требованиями технического задания, а также оценивается себестоимость изделия. Работа завершается подготовкой частных технических заданий на составляющие программные и аппаратные части проекта. В дальнейшем работа над этими частями может вестись параллельно. Синтез поведенческого описания проводится в два этапа стандартными средствами САПР, имеющимися на рынке. Входными данными являются поведенческое описание и набор ограничений, определяемых пользователем с учетом специфики конкретного проекта. На первом этапе из поведенческого описания получается RTL-описание (см. рис. 3). Кроме того, важной функцией синтезатора является оптимизация всей схемы с учетом специфических особенностей. Рассмотрим основные ограничения, которые передаются на данный этап синтеза (см. табл. 2). Логический синтез — процесс автоматизированного создания электрической (логической) схемы на базе RTL-описания и библиотек элементов логического уровня от производителя СБИС. Генерация выполняется в автоматизированном режиме под управлением разработчика. Для логического синтеза с этапа RTL-синтеза переходит описание на языке Verilog в элементах стандартной библиотеки, не привязанных к конкретному производству [5—11]. На втором этапе синтеза производится синтез списка соединений Verilog из RTL-описания, полученного на первом этапе. При синтезе используется набор базовых элементов, предоставляемый фабрикой-производителем микросхем (см. рис. 4). Рассмотрим основные ограничения, которые передаются на этот этап синтеза. Данные ограничения также транслируются по маршруту для дальнейшего физического синтеза схемы (см. табл. 3).

параметры СнК. Электрическая модель на транзисторном уровне не пригодна для детального моделирования СнК. Такая модель включает сотни тысяч и миллионы элементов и требует сотен и тысяч часов работы компьютера. Модель на транзисторном уровне используется для проверки задания на разработку топологии и для физической верификации проекта. В состав САПР многих фирм входят специальные программы — скоростные симуляторы. В этих программах используются упрощенные модели транзисторов и приближенные быстродействующие алгоритмы. При расхождении результатов в 10—20%, по сравнению с точной моделью, скорость вычислений увеличивается в сотни раз [11, 12]. Таким образом, мы рассмотрели ту часть маршрута проектирования, которая предшествует разработке топологии СБИС и обычно называется Front-End design. В следующей статье мы рассмотрим вопросы проектирования топологии и физической верификации СБИС Литература 1. Стешенко В.Б., Руткевич А.В., Бумагин А.В., Гулин Ю.Ю., Воронков Д.И., Гречищев Д.Ю., Евстигнеева Е.В., Синельникова М.В. «Опыт разработки СБИС типа СнК на основе встроенных микропроцессорных ядер» — Компоненты и технологии, 9, 2008.

2. Немудров В., Мартин Г., «Системы-накристалле. Проектирование и развитие», М.: Техносфера, 2004.

3. Жан М. Рабаи, Ананта Чандракасан, Боривож Николич, «Цифровые интегральные схемы. Методология проектирования», 2-е изд.: пер. с англ. — М.: ООО «ИД Вильямс», 2007.

4. Бухтеев А.В., «Методы и средства проектирования систем на кристалле», Chip news, 2003 г., №4, стр. 4—14.

5. N.H. Weste, K. Eshraghian, Principles of CMOS VLSI design. A systems perspective, AddisonWesley publishing company, 1994.

6. S. Rubin, Computer aids for VLSI design, Addison-Wesley publishing company, 1994.

7. A.P. Chandrakasan, R.W. Brodersen, Low power digital CMOS design, Kluwer Academic publishers, 1998.

8. A.P. Chandrakasan, W.J. Bowhill, F. Fox, Design of high-performance microprocessors circuits, IEEE Press, 2001.

9. A.S. Abidi, P. G. Gray, R. G. Meyer, Integrated circuits for wireless communications, IEEE Press, 1999.

10. R. Doering, Y. Nishi, Limits of integrated circuit manufacturing, Proceedings of the IEEE, v.

89, №3, p. 375—393, 2001.

11. R.E. Bryant, K.-T. Cheng, A.B. Kahng, et al., Limitations and challenges of computer-aided design technology for CMOS VLSI, Proceedings of the IEEE, v. 89, №3, p. 341—362, 2001.

12. H. Chang, L. Cooke, M. Hunt, et al., Surviving the SOC revolution: A guide to platform-based design, Norwell. MA: Kluwer, 1999.

21 ПЛИС и СБИС

Вся информация передается далее по маршруту в виде двух файлов: один — в формате *.v содержит список соединений Verilog, второй — текстовый, который содержит информацию о временных ограничениях и ограничениях на взаимное расположение, наложенных синтезатором (STA-скрипты и P&R-hints). Вентильная верификация обычно сводится к статистическому временному анализу списка цепей, полученному в результате логического синтеза. В отдельных случаях, когда размерность списка цепей невелика, можно выполнять моделирование на вентильном уровне. Временной анализ проводится в том же программном пакете, что и логический синтез с уже подключенными библиотеками стандартных ячеек фабрики, на которой будет изготавливаться кристалл. Кроме того, для временного анализа подключаются ограничения, полученные на этапе синтеза, и виртуальная модель проводов, т.к. физические проводники еще отсутствуют и их реальные параметры неизвестны. Моделирование системы на поведенческом уровне на языках VHDL/Verilog позволяет проверить работу функциональной модели, получить временные диаграммы работы СФБ и системы в целом, оценить основные динамические

электронные компоненты №1 2009

ПРИМЕНЕНИЕ IP-БИБЛИОТЕК ДЛЯ ПРОЕКТИРОВАНИЯ СнК Игорь Шагурин, д.т.н., проф., руководитель лаборатории микропроцессорных систем кафедры микро- и наноэлектроники, МИФИ Владимир Канышев, аспирант кафедры микро- и наноэлектроники, МИФИ Андрей Родионов, аспирант кафедры микро- и наноэлектроники, МИФИ В статье рассматриваются особенности применения библиотек IP-блоков для проектирования заказных СБИС типа СнК на примере продукта GRLIB компании Gaisler Research. Эта библиотека содержит широкий набор модулей, которые позволяют формировать системы различного назначения. В статье приводится маршрут проектирования СБИС, основанный на применении GRLIB, а также пример разработки СнК с помощью данной библиотеки. ВВЕДЕНИЕ

ПЛИС и СБИС

22

Одним из эффективных путей, позволяющих сократить сроки и снизить стоимость разработки системы на кристалле (СнК), является применение в процессе проектирования встраиваемых IP-блоков. Интегрируя в проекте готовые IP-блоки от сторонних разработчиков и блоки, разрабатываемые собственными проектными группами, можно обеспечить необходимый компромисс между стоимостью и сроками создания конечного продукта [1]. Для сокращения сроков проектирования требуются недорогие и надежные библиотеки IP-блоков. Преимущество готовых блоков заключается в том, что при их использовании проектировщик не тратит время и средства на разработку и верификацию. Для решения ряда задач можно использовать библиотеки IP-блоков, предлагаемые различными компаниями по «открытой» лицензии (например, GNU General Public License — открытое лицензионное соглашение GNU). Для дальнейшего коммерческого применения полученных результатов обычно требуется приобрести соответствующую лицензию у разработчика библиотеки. В статье рассматривается маршрут проектирования, основанный на использовании готовых IP-блоков библиотеки GRLIB компании Gaisler Research (GRLIB — Gaisler Research Library), и приводится пример ее применения для проектирования цифровых систем управления [2]. БИБЛИОТЕКА IP-БЛОКОВ GRLIB

Библиотека GRLIB, разработанная фирмой Gaisler Research для проектирования заказных СБИС типа СнК, включает в себя набор IP-блоков, написанных на языке VHDL, а также тесты для проверки их работоспособности [3]. Отличительной чертой и существенным преимуществом данной библиотеки является встроенная система автоматизации процесса проектирования. Она пред-

www. elcp.ru

назначена для работы в различных операционных средах (ОС), базовой из которых является Linux. Набор ОС, доступных для работы с этой библиотекой, постоянно пополняется. Система проектирования основана на настраиваемом сценарии Makefile (сценарии для утилиты Make, позволяющей автоматизировать процесс компиляции) и графической среде XGrlib, позволяющей путем изменения Makefile создавать новые проекты или настраивать уже существующие (определять архитектуру системы и настройки необходимых IP-блоков). Среда также позволяет определять для различных этапов проектирования (например, для логического синтеза или функциональной верификации) используемые «внешние» программные пакеты, такие как Altera Quartus, Actel Libero, Aldec Active-HDL и др. Таким образом, XGrlib формирует исходный HDL-код разрабатываемой системы из библиотеки, реализуя этап создания RTL-модели в маршруте проектирования [2]. Библиотека ориентирована на использование системной шины (bus-centric). Это означает, что большинство ее компонентов (IP-блоков) будут соединены между собой через общий интерфейс — шину AMBA класса AHB, дополнительно расширенную возможностями Plug&Play для упрощения операций добавления и удаления элементов системы. Основные элементы библиотеки — контроллер шины AHB и 32-разрядное высокопроизводительное процессорное ядро LEON3. Стандартный интерфейс шины (по спецификации версии 2.0) позволяет разработчикам не только эффективно использовать библиотеку, но и расширять ее собственными модулями, адаптируя имеющиеся проекты. Системная шина AMBA (Advanced Microcontroller Bus Architecture), которая разработана компанией ARM для организации эффективного взаимодействия различных компонентов системы, построенных на базе процессорных ядер фирмы,

обеспечивает быстрое модульное проектирование систем, позволяя многократно использовать схемотехнические решения и функциональные тесты. Важными особенностями данной шины являются ее широкая распространенность, хорошая документированность и отсутствие необходимости в покупке лицензии на ее использование. Спецификация шины AMBA определяет три различных класса шины: ASB, AHB и APB. Класс AHB наилучшим образом подходит для высокопроизводительных систем и имеет ряд особенностей: режим SPLIT-передачи; конвейерные и пакетные пересылки; арбитраж шины, который гарантирует наличие только одного ведущего в данный момент времени; возможность передачи данных размером в байт, полуслово и слово.

LEON3 представляет собой 32-разрядное процессорное ядро, построенное по архитектуре SPARC v8 (Scalable Processor ARChitecture). Основной областью применения SPARC-процессоров являются высокопроизводительные рабочие станции, серверы и суперкомпьютеры. В его архитектуре реализована концепция «регистровых окон», упрощающая создание однопроходных компиляторов и существенно снижающая количество команд обращения к памяти по сравнению с другими вариантами RISC-архитектуры [4]. К характерным особенностям ядра LEON3 относятся: 7-ступенчатый конвейер, гарвардская архитектура (разделение потоков команд и данных с помощью введения отдельных внутренних блоков кэш-памяти для их хранения), расширенные возможности контроля и отладки ядра и программного обеспечения (с помощью блока DSU), возможность построения на базе ядра многопроцессорной системы. Набор выполняемых процессором команд содержит 72 команды, которые можно разбить на четыре группы: команды загрузки-сохранения (обраще-

ПЛИС и СБИС

24

ние к памяти данных), арифметические и логические команды и сдвиги, команды передачи управления, команды доступа к регистрам состояния. Тактовая частота работы процессора зависит от его конфигурации и конкретной технологической реализации (до 400 МГц для ASIC, изготовляемой по 0,18-мкм технологии). В состав библиотеки входят также следующие IP-блоки: арбитр шины AMBA 2.0 AHB; мост преобразования AHB-APB; буфер для записи файла трассировки шины AMBA AHB; 32-разрядный контроллер SDRAM; 32-разрядный контроллер SRAM или PROM; контроллер UART; 32-разрядный параллельный порт GPIO; модуль 32-разрядных таймеров; 32-разрядный контроллер шины PCI; буфер для записи файла трассировки шины PCI; контроллер Ethernet 10...100 Мбит/с MAC-уровня; блок FPU, соответствующий стандарту IEEE 754, для работы с числами одинарной или двойной точности и ряд других. Блок DSU (Debug Support Unit) предназначен для отладки процессорного ядра LEON3. Он включается в систему с помощью шины AMBA AHB как ведомый модуль (AHB slave) и поддерживает работу с несколькими процессорными ядрами (вплоть до 16-ти). Его основное достоинство состоит в том, что он не загружает системную шину и не мешает работе процессора. Обмен данными с процессором идет по отдельной шине — отладочному интерфейсу. Подключиться к модулю DSU можно при помощи нескольких интерфейсов — UART (RS232), JTAG, PCI, USB или Ethernet. Основные функции модуля отладки — обеспечение доступа к регистрам процессорного ядра, трассировка, получение информации о конфигурации системы и распределении адресного пространства шины. Линии запросов прерываний встроены в структуру шины параллельно с основными сигналами AMBA, формируя шину прерываний под управлением контроллера IRQ (Interrupts Unit).

Рис. 1. Маршрут проектирования СнК

www. elcp.ru

Контроллер включается в систему как ведомый модуль APB slave, реализуя все стандартные векторы прерываний, которые предлагает архитектура SPARC v.8. Перед выполнением каждой команды процессорное ядро LEON3 проверяет наличие ожидающих обработки исключительных ситуаций и запросов на прерывание. Если таковые существуют, то контроллер выбирает из них с наивысшим приоритетом. Благодаря шинной ориентации и достаточно большому набору IP-блоков библиотека GRLIB позволяет создавать СнК различного назначения. В состав библиотеки входят не только RTLописания IP-блоков, но и готовые проекты различных систем (включая схему соединений — netlist) для большого набора тестовых плат, основанных на ПЛИС типа FPGA, причем этот набор постоянно пополняется. При работе над коммерческими проектами разработчикам предоставляется коммерческая лицензия (commercial license). Еще одним преимуществом применения GRLIB является наличие программного обеспечения, находящегося в свободном доступе или распространяемого по оценочным лицензиям (evaluation license). Примером могут служить разработанные компанией Gaisler Research надстройки (plugins) для среды Eclipse (www. eclipse.org), которые позволяют использовать набор средств CDT (C Developers Tool-kit) для разработки BCC- (Bare-C CrossCompiler) и RCC- (RTEMS Cross Compiler) приложений (тестовые программы, загрузчики). Надстройки позволяют компилировать С/С++-приложения под LEON3, а затем отлаживать их на симуляторе или на конечном устройстве/тестовой плате (при помощи симулятора TSIM или отладчика GRMON, соответственно). При работе с GRLIB можно выделить два подхода к проектированию СнК.

– Проектирование при помощи программных средств, входящих в библиотеку (графическое средство разработки XGrlib). При этом для реализации пове-

денческого моделирования, синтеза и трассировки используется настраиваемый сценарий Makefile, автоматически извлекающий необходимые компоненты системы из библиотеки.

– Работа с отдельными IP-блоками библиотеки и создание на их базе независимого верхнего уровня проекта. Данные подходы дополняют друг друга. Ниже приведен пример проектирования СнК с использованием IP-блоков библиотеки GRLIB. ПРОЕКТИРОВАНИЕ С ИСПОЛЬЗОВАНИЕМ БИБЛИОТЕКИ IP-БЛОКОВ GRLIB

На рисунке 1 приведены основные этапы разработки сложных заказных СБИС типа СнК, которые входят в состав традиционного ниспадающего маршрута проектирования. Данный маршрут соответствует второму подходу к проектированию: создание независимого верхнего уровня проекта с помощью GRLIB. Разработка СнК начинается с создания архитектурной модели системы. На этом этапе создается и отлаживается архитектура системы, разрабатываются и проверяются алгоритмы ее функционирования, определяется набор системных блоков. Системная (архитектурная) спецификация описывает общий состав входящих в систему аппаратных и программных блоков и интерфейс связи между ними. В результате создается высокоуровневая поведенческая модель проектируемой системы, обеспечивающая получение требуемого результата, т.е. решение поставленных задач с помощью алгоритмов, реализуемых системными блоками. Модель может разрабатываться как на высокоуровневых языках, например С/С++ (для больших проектов или для решения исследовательских задач), так и с помощью несинтезируемого подмножества языков HDL, SystemC, System Verilog [5]. В полученной поведенческой модели выделяются функции, реализуемые программными и аппаратными средствами. Для разработки программного обеспечения обычно используются языки C/C++, на базе которых создавалась и архитектурная модель системы. Для разработки необходимых аппаратных средств выполняется функциональное проектирование системы, в процессе которого создается функциональная модель, описывающая поведение системы на RTL-уровне. При этом используются HDL-языки (VHDL, Verilog). На этапе функционального моделирования проверяется правильность работы RTL-модели, проектируется тестовая программа (testbench), которая обеспечивает формирование входных воздействий и производит сравнение полученных результатов с ожидаемыми (теоретиче-

РАЗРАБОТКА СнК НА БАЗЕ БИБЛИОТЕКИ GRLIB

На рисунке 2 приведена структура СнК, разработанная на основе библиотеки IP-блоков GRLIB. Ядром СнК является 32-разрядное высокопроизводительное процессорное ядро LEON3 (архитектура SPARC v.8). Данная система может решать задачи управления различными устройствами и объектами и выполнения сложных алгоритмов обработки данных. В состав СнК включены следующие IP-блоки: – 32-разрядное процессорное ядро LEON3 (136 регистров общего назначения, кэш-память команд и данных, каждая емкостью по 4 Кбайт); – модуль отладки ядра DSU (Debug Support Unit); – интерфейс системной шины AMBA 2.0 (AHB Controller, AHB/APB Bridge); – два последовательных асинхронных интерфейса UART, один из которых (UART1) служит для отладки; – отладочный JTAG-интерфейс для связи с модулем отладки DSU; – 32-разрядный таймер/счетчик; – 32-разрядный параллельный порт ввода/вывода (GPIO-32); – контроллер прерываний (Interrupts Unit). Синтез СнК проводился с помощью программного пакета Xilinx ISE 9.1i WebPack. Для испытания системы на прототипе использовалась демонстрационная плата компании Memec на базе FPGA Xilinx Virtex-4 LX25. Память программ емкостью 1 Кбайт (AHBROM)

Рис. 2. Структура СнК, разработанная на основе библиотеки GRLIB Таблица 1. Результаты синтеза на ПЛИС Xilinx Virtex4 LX25 Показатели Количество 4-входовых LUT Количество LUT, используемых для реализации логики Количество LUT, используемых для реализации регистровой памяти и ПЗУ Количество использованной блочной памяти (блоков) Максимальная частота, МГц

и память данных емкостью 4 Кбайт (AHBRAM) синтезировались с использованием модулей блочной памяти ПЛИС. Синтез проводился с оптимизацией по времени. Полученные данные приведены в таблице 1 (синтезировано процессорное ядро LEON3 без кэш-памяти с 136-ю регистрами общего назначения). Разработанная СнК прошла верификацию на уровне поведенческой модели, верификацию модели после синтеза, а также верификацию на прототипе. Базовый тест, поставляемый компанией Gaisler, использовался для верификации поведенческой модели. Последующее тестирование СнК проводилось с использованием собственных программ, выполняющих контроль функционирования периферийных модулей и блоков памяти (для написания тестов использовались языки Assembler и C). Так как отладчик GRMON и симулятор TSIM, распространяемые по оценочным лицензиям, настроены на определенную конфигурацию процессорного ядра, то для корректной работы с ними и компиляторами программ с языка C проведена корректировка адресации памяти данных. Разработанные тестовые программы обеспечили контроль функционирования как отдельных IP-блоков, так и целой системы. Тестирование разработанной СнК, реализованной на плате Memec Virtex-4™ LC Development Kit (DS-BD-V4LX25LC), подтвердило корректность ее функционирования на рабочей частоте 100 МГц (частота кварца на плате). Оценочная максимальная частота по данным Xilinx ISE достигает 149 МГц при потребляемой мощности 452 мВт.

Синтез СнК 9765 (45%) 8579 1152 10 (13%) 149

Синтез LEON3 5867 (27%) 4694 1152 4 (5%) 159

ЗАКЛЮЧЕНИЕ

Преимуществами библиотеки IP-блоков GRLIB компании Gaisler Research являются возможность автоматизированной разработки СнК и наличие доступа к кодам по открытому лицензионному соглашению GNU. Проведенная разработка типовой структуры СнК подтвердила эффективность применения GRLIB для реализации базовой архитектуры цифровых систем управления и обработки данных с достаточно высокими характеристиками. Варианты прототипов разработанной СнК при реализации на ПЛИС Virtex4 LX25 обеспечивают высокую производительность (до 150 MIPS) при достаточно низком энергопотреблении (около 450 мВт). ЛИТЕРАТУРА 1. Немудров В.Г., Мартин Г. Системы-накристалле. Проектирование и развитие. — М.: Техносфера, 2004, 216 c.

2. Jiri Gaisler, Sandi Habinc, Edvin Catovic.

GRLIB IP Library User’s Manual Version 1.0.16.// Gaisler Research., 2007, P.64.

3. Jiri Gaisler, Edvin Catovic, Marko Isomaki, Kristoffer Carlsson, Sandi Habinc. GRLIB IP Core User’s Manual Version 1.0.16.//Gaisler Research, 2007, P.521.

4. Корнеев В.В., Киселев А.В. Современные микропроцессоры. — СПб: БХВ-Петербург, 2003, 440 с.

5. Антонов С.В., Аряшев С.И. Маршрут эффективной разработки ИС//Всероссийская научно-техническая конференция. Проблемы разработки перспективных микроэлектронных систем — 2005. Сборник научных трудов/ Под общ. ред. А.Л. Стемпковского. — М: ИППМ РАН, 2005.

электронные компоненты №1 2009

25 ПЛИС и СБИС

ски рассчитанными). Для создания тестовой программы обычно используется тот же язык, что и для RTL-описаний. Данный этап является одним из наиболее трудоемких. Для уменьшения времени его выполнения необходимо включать в состав разрабатываемого RTL-описания готовые IP-блоки, входящие в состав библиотеки GRLIB. Следующий этап — логический синтез. Входными данными на этапе автоматизированного логического синтеза являются: разработанное RTL-описание, выбранная технологическая библиотека и заданные проектные ограничения. Результатом выполнения этого этапа является структурное описание проекта в заданном базисе (netlist). Описание системы (проекта) передается для выполнения физического синтеза (трассировки и размещения элементов на кристалле). На заключительных этапах изготавливается и тестируется опытный образец СБИС, на базе которого затем создается и испытывается прототип разрабатываемой аппаратуры [5]. Далее производится тестирование и отладка параллельно создаваемого программного обеспечения (ПО).

Современная микросхемотехника и конкурентоспособность отечественных аналоговых ИС и смешанных СФ-блоков Сергей Крутчинский, научн. руководитель МНТЦ «МикАн», проф. кафедры САУ Таганрогского технологического института ЮФУ Обсуждаются основные положения аналитического доклада автора на научно-технической конференции МЭС’08, посвященного возможности создания на базе технологического процесса SGB25VВ конкурентоспособных СФ-блоков смешанных СнК ВЧ- и СВЧ-диапазонов. Введение

ПЛИС и СБИС

26

История развития микроэлектроники показывает, что многие технологические новации позволяют получить важные для потребителей свойства изделий только после пересмотра или, по крайней мере, глубокой модернизации схемотехнических принципов построения широкого класса функциональных устройств. Достаточно обратить внимание на принцип собственной компенсации влияния паразитных емкостей полупроводниковых компонентов на характеристики и параметры аналоговых схем (усилителей, фильтров, корректоров и т.п.) [1]. За прошедшие годы он получил мощное развитие и для многих важных задач синтеза структур и принципиальных схем доведен до уровня функционально-топологических правил и рекомендаций [2], [3]. Он же использован в целом ряде практических разработок ИС, позволившим отечественным предприятиям на базе микронной технологии обеспечить вполне конкурентоспособные параметры своей продукции. Ряд зарубежных лидеров в секторе аналоговой электроники использует собственную компенсацию в изделиях для субмикронной и даже глубокой субмикронной технологии [4]. Подобных примеров, демонстрирующих возможность минимизации или компенсации влияния паразитных параметров компонентов на основные характеристики ИС, можно привести достаточно много. Их место в современной аналоговой микросхемотехнике рассмотрено в [5]. Можно утверждать, что роль указанных принципов в современных смешанных системах на кристалле (СнК) будет только возрастать, несмотря на любые успехи в технологических нормах производства СБИС. В [6] отмечено, что начиная с уровня 0,35 мкм качественные

www. elcp.ru

показатели аналоговых компонентов резко ухудшаются и оказывается невозможным создание аналогово-цифровых интерфейсов и устройств сопряжения с приемлемым для практики динамическим диапазоном. Широкополосность аналоговых устройств будет определять многие качественные показатели современных СнК, поэтому даже в среднесрочной перспективе эти БИС будут реализованы в виде систем на подложке или в корпусе (SoP, SiP). Этот вывод подтверждается анализом новых проектов признанных лидеров — Texas Instruments и Intel. В настоящем контексте необходимо отметить и надежность таких модулей, которая непосредственно определится величиной, обратной граничной частоте фликкер-шума [7] и, следовательно, потенциально уменьшается с ужесточением технологических норм. В этой связи можно предположить, что при правильном развитии технологий SoP и SiР, когда цифровые и аналоговые блоки реализованы по разным технологиям, надежность конечных изделий сохранится на высоком уровне. С учетом предварительных замечаний технологический процесс SGB25VD как базовый вариант кремниево-германиевой (SiGe) технологии имеет явные преимущества для создания полностью отечественных изделий как ВЧ-, так и СВЧдиапазонов. Кроме этого, косвенные данные, подтверждаемые рядом экспериментов, показывают, что биполярные транзисторы в рамках этой технологии сохраняют приемлемые характеристики и параметры при уровне радиационной дозы до 200 крад. Однако для устойчивой конкурентоспособности ИС и БИС необходимо не только в полной мере использовать эти преимущества, но и минимизировать или, по крайней мере, уменьшить влияние тех недостатков, которые дик-

туются технологическими нормами производства соответствующих полупроводниковых компонентов. С этих позиций в данной работе рассматриваются задачи аналоговой микросхемотехники и обсуждаются способы их решения. Основные свойства полупроводниковых компонентов технологического процесса SGB25VD

По данным института инновационной электроники (IHP, Германия) [8], техпроцесс SGB25VD является наиболее дешевым из полной номенклатуры SiGe-технологий и представляет собой глубокое развитие традиционной КМОП-технологии. Эта особенность является важной для реализации не только цифро-аналоговых и аналогоцифровых БИС, но и смешанных СнК. В таблицах 1 и 2 приведена краткая характеристика существующей компонентной базы кремниево-германиевой технологии для различных процессов. Номенклатура этой базы показывает, что даже в варианте SGB25VD можно реализовать широкую гамму твердотельных ИС как с фиксированными, так и с управляемыми параметрами. Однако основные качественные показатели этих изделий непосредственно определяются, в первую очередь, диапазоном рабочих частот чисто аналоговых узлов и устройств, являющихся их составной частью. С этих позиций интегральной оценкой любого транзистора является граничная частота ƒ T, которая при рациональной схемотехнике определяет площадь усиления любого усилителя или операционного преобразователя. Как видно из оценочного соотношения, .

(1)

Этот параметр при реализации коэффициента усиления К0 определяет ресурс любого каскада или усилителя. Именно по этому показателю технологический процесс SGB25VD уступает вариантам SGB25Н. Кроме того, процесс SGB25Н2 позволяет реализовать относительно высокочастотные транзисторы p-n-p, что в конечном итоге существенно расширяет схемотехнические возможности изделий любого функционального назначения. Однако более высокие уровни предельных постоянных напряжений между коллектором и эмиттером (BVceo) в технологическом процессе SGB25VD являются часто его важным преимуществом, определяющим шаги схемотехнического характера. Режимная зависимость ƒТ для биполярного транзистора n-p-n с гетеропереходом

Рис. 1. Частотные характеристики биполярного транзистора

и полевого n-МОП-транзистора показана на рисунках 1 и 2 соответственно. Сопоставление показывает, что биполярная аналоговая схемотехника характеризуется потенциально более высокочастотными свойствами при относительно небольших потребляемых токах, при этом в микрорежимах доминирующим фактором, как видно из соотношения (2), является влияние проходной и выходной паразитной емкости транзистора:

.

(2)

Именно поэтому схемотехника аналоговых устройств с собственной компенсацией [9] может оказаться решающей для обеспечения высоких качественных показателей в этом секторе микросистем. Важным позитивным свойством такого биполярного транзистора является тонкая высоколегированная база, что, в конечном счете, обеспечивает низкое сопротивление этой области, время перехода и более низкое значение граничной частоты фликкер-шума. В этой связи завершенный в конце 2007 г. в IHP проект дальнейшей модер-

низации технологического процесса SGB25VD, направленный на реализацию биполярного транзистора p-n-p-типа, при его внедрении может существенно повысить привлекательность этой технологии для широкого класса инженерных задач. В таблице 3 сопоставляются его параметры с аналогами из других технологических процессов. Характер режимной зависимости ƒТ (см. рис. 3) показывает, что несмотря ни на что, его частотные свойства уступают транзистору n-p-nтипа, создание динамических нагрузок и цепей компенсации в линейных усилителях предпочтительно осуществлять в строго биполярных структурах. Таким образом, для увеличения диапазона рабочих частей аналоговых устройств в качестве базовых активных компонентов целесообразно использовать биполярные n-p-n транзисторы с гетеропереходом с рабочими токами эмиттера до 10 мА, а полевые транзисторы применять только во вспомогательных узлах (динамические нагрузки, источники тока и т.п.). Как видно из рис. 1 и соотношения (2), в этом случае «электрическая длина» любого функционального преобразователя не имеет доминирующей составляющей, поэтому введение компенсирующих паразитные емкости транзистора обратных связей может существенно уменьшить запас устойчивости по фазе и исключить в перспективе применение общих функциональных обратных связей. Последнее не исключает использование собственной компенсации на уровне отдельных функциональных узлов. Принцип собственной и взаимной компенсации на компонентном уровне

Рис. 2. Частотные характеристики полевого транзистора Табл. 1. Компоненты кремниево-германиевой технологии

ПЛИС и СБИС

28

Комп.

Техпроцесс H1

Цифровой КМОП Аналог. КМОП Биполярный транзистор с гетеропереходом fT/BVCEO LDMOS fT/BVDS Пассивные элементы

SG25H H2

H3

SGB25VD

Доступны Доступны 80 ГГц/2,4 В 50 ГГц/4,2 В 30 ГГц/7 В n: 19 ГГц/26 В p: 11 ГГц/13 В МОП-варакторы, поликремниевые резисторы, МДМ-емкости, индуктивности

190 ГГц/1,9 В

npn: 170 ГГц/1,9 В npn: 90 ГГц/2,8 В

120 ГГц/2,3В 45 ГГц/5В 25 ГГц/7В

Табл. 2. Основные параметры пассивных компонентов кремниево-германиевой технологии Элемент MIM-конденсатор МОП-варикап Варикап p+n Диод Шоттки Проходная индуктивность

www. elcp.ru

Параметры Удельная емкость Су = 1 фФ/мкм2; Диапазон напряжений: –10...10 В (14 ppm/B, 1,6 ppm/B2). Коэффициент перекрытия — 3,2 : 1; Добротность (5 ГГц) — 75...25 Коэффициент перекрытия — 1,7 : 1, Добротность (5 ГГц) — 35...20 Граничная частота — 180 ГГц Номинальный диапазон — 1...1,5 нГн; добротность — 6 (15 нГн, 2,4 ГГц)...16 (1 нГн, 5,8 ГГц)

Современные узлы и устройства, осуществляющие аналоговое преобразование непрерывных сигналов, характеризуются схемотехническими решениями с доминирующими полупроводниковыми компонентами. Степень влияния паразитных параметров этих компонентов и, в первую очередь, транзисторов определяет диапазон рабочих частот СФ-блоков и системы в целом. Для уменьшения влияния проходной емкости транзистора и емкости «на подложку» в [3], [9] предложен прошедший апробацию при решении ряда практических задач принцип собственной и взаимной компенсации их влияния на граничную частоту линейных усилителей, когда в структуре постоянной времени целенаправленно за счет дополнительных (компенсирующих) контуров обратной связи воспроизводятся сомножители или слагаемые: ,

(3)

где K П — глубина компенсирующего контура обратной связи, СП — паразит-

Рис. 3. Частотные свойства p-n-p транзистора

ждается заметным сокращением предельного диапазона частот или достижимого коэффициента усиления. Более детальное изучение соотношения (2) показывает, что в этом случае доминирующими факторами остаются проходная емкость и емкость нагрузки. В качестве примера, демонстрирующего эффективность обсуждаемого принципа, на рисунке 4 приведена схема простейшего усилительного каскада с динамической нагрузкой на полевом транзисторе V2. Анализ полученных результатов (мо­делирование в среде Cadence) при рабочем токе транзистора ~1,4 мА показывает, что компенсирующий контур, образованный полевым транзистором V4, в 1,5 раза увеличивает граничную частоту (fr) полосы пропускания схемы. При этом ее предельная величина ограничивается полосой пропускания истокового повторителя (сток V5). Как видно из рис. 1 и 2, полученная в схеме рисунка 4б параметрическая степень

свободы может также использоваться при фиксированной fr = 572 МГц для уменьшения общего потребляемого тока. Решение такой задачи позволяет практически в 1,5 раза уменьшить потребляемую усилительным каскадом мощность, при этом доминирующим фактором остаются параметры полевого транзистора V4. Именно поэтому с высокой достоверностью можно предположить, что внедрение в использованный технологический процесс транзистора p-n-p-типа (см. табл. 3) существенно повысит эффективность метода и, следовательно, технологии в целом. Схемотехнической особенностью цепей собственной компенсации является увеличение порядка передаточной функции проектируемого устройства, поэтому их применение в усилителях, ориентированных на создание функциональных устройств с обратными связями, уменьшает запас устойчивости по фазе (ЗФ) и снижает общую эффективность метода. В таблице 4 приведено сопоста-

29 а)

б)

Рис. 4. Расширение диапазона рабочих частот каскада (а) дополнительным контуром собственной компенсации (б)

Табл. 3. р-n-p-транзистор в структуре технологического процесса SGB25VD

Параметр fT/fmax, ГГц, BVceo, B Высоковольтные npn- fT/fmax/BVceo Низковольтные npn- fT/fmax/BVceo

Фирма, техпроцесс

IHP, проект

IHP, SGB25H2

TI, BCTV03

IBM, SiRF07

Jazz Semi (Homepage)

40/80/5+63/95/3,5

—

27/90/6

29/51/6 + 45/73/4,5

38/150/6 + 78/190/3,5

170/170/1,9 90/120/2,5

27/60/6

60/85/3,3 28/26/6

155/200/2,2 17/fmax недост./7

120/110/2,1 32/35/4,4

150/160/2,2 38/70/5,8 или 43/65/4,2

электронные компоненты №1 2009

ПЛИС и СБИС

ная емкость транзистора или дополнительно введенная в схему. Несмотря на идентичность приведенных соотношений, принцип действия и свойства схем оказываются различными. В первом случае реализацией KП = 1 влияние СП устраняется при любом требуемом коэффициенте усиления и минимальной параметрической чувствительности граничной частоты к паразитным параметрам. В случае взаимной компенсации за счет аддитивности влияния СП не только необходима реализация условия КП > 1, но и приходится считаться с увеличением параметрической чувствительности граничной частоты к паразитным параметрам активных компонентов. В [8] показано, что собственная компенсация проходной емкости транзистора является не только достаточной, но структурно единственной, а создание соответствующих принципиальных схем осуществляется по относительно простым алгоритмам и правилам. Для компенсации влияния емкости на подложку в общем случае применима только взаимная компенсация, причем функции дополнительной емкости может выполнять и проходная емкость одного из транзисторов с контуром собственной компенсации при выполнении параметрического условия KП > 1. При условии, что емкость на «подложку» является барьерной изолирующего перехода или подложка имеет дополнительный слой, этот принцип собственной компенсации распространяется на все типы паразитных емкостей, поэтому расширение диапазона рабочих частот не сопровождается увеличением параметрической чувствительности. Однако высокая идентичность полупроводниковых компонентов, характерная для данной технологии, во многих случаях позволяет использовать совместно как собственную, так и взаимную компенсацию. В конечном итоге все определяется конкретной задачей и общими целями проекта. В этой связи уместно отметить одну из важных проблем создания как СФ-блоков, так и СнК в целом. При разработке целого класса функционально завершенных БИС типа широкодиапазонных модуляторов и демодуляторов возникает задача существенного (в разы) уменьшения потребляемого тока. Как видно из рисунков 1 и 2, это сопрово-

грального эффекта влияния паразитных параметров активных компонентов. Собственная компенсация на функциональном уровне

а)

б) Рис. 5. Расширение диапазона рабочих частот (максимизация fpQ) в звене полосового фильтра (а) контуром собственной компенсации (б)

вительное исследование простейшего операционного усилителя (техпроцесс SGB25VD) с целью взаимной компенсации влияния паразитных емкостей n-pn-транзисторов. Достижимый уровень компенсации определялся необходимым ЗФ, именно поэтому расширение диапазона рабочих частот (частоты единичного усиления) и составило 8%. Настоящие выводы и полученные результаты показывают целесообразность применения собственной и взаимной компенсации на функциональном уровне [2], когда структурно и параметрически минимизируется влияние частоты единичного усиления — инте-

Основное назначение обратной связи в аналоговой электронике на функциональном уровне связано с переданием устройству определенных свойств — компенсация потерь в пассивных частотозадающих цепях в активных RC-фильтрах и корректорах, предельное ослабление синфазного напряжения, прецизионное усиление дифференциального сигнала в инструментальных усилителях и т.д. Именно в таких устройствах частота единичного усиления базовых активных элементов (усилителей и преобразователей) в основном и определяет предельный диапазон рабочих частот СФ-блоков. Как отмечалось выше, схемотехническое проектирование устройств с максимально возможным или расширенным частотным диапазоном требует функционально-ориентированных методик и правил топологического преобразования. Такие методики либо уже разработаны, либо при необходимости могут быть созданы. Частично эта проблема обсуждалась автором и его коллегами на МЭС’08 и опубликована в соответствующих трудах [10]. Для пояснения содержательной стороны метода рассмотрим его применение для создания параметрически низкочувствительной схемы избирательного усилителя (полосового фильтра второго порядка). Из теории устройств с частотозадающей RС-цепью хорошо известно, что

без цепей собственной (активной) компенсации частота единичного усиления усилителя должна удовлетворять неравенству f1 >> fpQ,

(4)

где f p, Q — частота и добротность полюса звена второго порядка, соответственно. Произведение этих параметров в конечном итоге определяет достижимую частоту настройки полосового фильтра, а степень неравенства — качество схемотехнического решения. На рисунке 5 приведена принципиальная схема низкочувствительного звена, у которого при оптимальном соотношении С1 = С2 относительные изменения параметров полюса (dp = 1/Q) определятся следующим соотношением: . (5) Таким образом, нестрогое выполнение неравенства не только приводит к сильной зависимости частоты полюса и добротности от частоты единичного усиления ОУ, но и вызывает самовозбуждение схемы при любых «предискажениях» параметрами RC-цепи. При введении специального контура компенсирующей обратной связи (см. рис. 5) структура влияния частоты единичного усиления ОУ1 (f11) и ОУ2 (f12) принципиально изменяется (6)

Табл. 4. Сравнительная характеристика параметров ОУ при введении компенсирующих цепей (Eп = ±2 В, RН = 50 Ом)

ПЛИС и СБИС

30

19,6 21,1 53 44

Значение параметра, °С 27 31 0,2 14,4 10,4 0,8 –1,2 5 1,17 –0,7 48,8 16,2 17,6 56,3 47,7

7,48

7,23

6,92

7,07

6,87

6,6

Vu(–) без компенс.

4,63

4,54

4,36

Vu(–) с компенс.

4,62

4,51

4,33

Наименование параметра

Ед. изм.

Ку Uсм Iвх Iп

дБ мВ мкА мА

Uвых.max(+) Uвых.min(–) Iвых.max Uвх.сф.max Uвх.сф.min Кос.сф fср без компенс. fср с компенс. ЗФ без компенс. ЗФ с компенс.

–40 32,4 –0,8 13,4 10

В мА

—

В дБ ГГц Градус

Vu(+) без компенс.

Vu(+)

85 30 3,3 18,2 10,7

test1_oa КУ.ОС = 1, test1_oa test1_oa RН = 50 КОм, КУ.ОС = 11, test2_oa

—

RН = 10 Ом, КУ.ОС = 11, test2_oa RН = 50 Ом, test3_oa

13,7 15 59,2 50,9

кВ/мкс

www. elcp.ru

Дополнительные условия измерения параметров ОУ

СН = 30 фФ, test1_oa Uвх = 250 мВ, СН = 30 фФ, КУ.ОС = 1, test1_oa Uвх = 250 мВ, КУ.ОС = 1, СН = 30 фФ, test1_oa Uвх = 250 мВ, СН = 30 фФ, КУ.ОС = 1, test1_oa Uвх = 250 мВ, КУ.ОС = 1, СН = 30 фФ, test1_oa

и при выполнении одного из параметрических условий

(7)

Табл. 5. Избирательный усилитель с собственной компенсацией влияния частоты единичного усиления * Основные параметры ОУ f1, ГГц 8,4

К, дБ 56

υ, кВ/мкс 3

I0, мА 10

E0, В ±2,0

Параметры избирательного усилителя (полосового фильтра) fр, ГГц Q K0 Uвых, мВ 1,7 (±0,6%) 2 (±7%) 2 (±2,5%) 230

* Примечание: приведенная в таблице погрешность (результаты моделирования в среде Cadence) определена в сравнении с ожидаемыми расчетными значениями.

наблюдается полная собственная и частично взаимная компенсация влияния ОУ на fp и Q. При этом, несмотря на необходимость использования ОУ2, собственный шум схемы, вызванный влиянием этих активных элементов, остается без изменения. Результаты моделирования схемы фильтра приведены в таблице 5. Несмотря на низкое влияние частотных свойств ОУ на добротность фильтра и его частоту настройки, f pQ = 3,4 ГГц и только в 2,5 раза меньше f1. Отметим, что аналогичный фильтр, созданный в компании IHP по традиционной схемотехнике звеньев, потребовал применения более дорогостоящей технологии SGB25Н2 и состоит из трех ОУ, каждый из которых потребляет ток 15 мА. Таким образом, компенсирующая обратная связь позволяет за счет существенного увеличения произведения fpQ решить две основные для обсуждаемой технологии задачи — расширение диапазона рабочих частот (частоты полюса) и уменьшения потребляемой мощности. В контексте этого вывода необходимо отметить следующее. В результате синтеза структур с собственной компенсацией полученное схемотехническое решение является пусть и основным, но только первым шагом к созданию принципиальной схемы устройства. Необходимо детально проанализировать все составляющие погрешности параметров, выделить их недоминирующие части и составить область возможных компромиссов — компонентный расход, потребляемый ток и деформация основных контролируемых параметров. Именно такой предварительный анализ позволит выработать детальные требования к активным элементам (например, усилителям), схемотехника которых и обеспечивает рациональное решение общей задачи. Так, в рассматриваемом примере, как видно из (6), при α = 1 (повторитель напряжения) относительные изменения fp и Q обратно пропорциональны реализуемой добротности, поэтому ОУ2 можно заменить на повторитель напряжения, обеспечив при этом в его структуре возможность подключения источника входного сигнала.

Основной вывод подтверждает базовые положения аналоговой схемотехники ВЧ- и СВЧ-диапазонов о целесообразности минимизации числа обратных связей и их глубины в различных функциональных устройствах. Однако эти меры едва ли могут эффективно использоваться в СФ-блоках СнК. Геометрические размеры индуктивностей и недостаточная величина их добротности в рамках конкретного технологического процесса не позволяют создавать относительно высококачественные твердотельные устройства частотной селекции без обратных связей. Их разумное сочетание в концепции «местная обратная связь» узла или устройства, очевидно, могут обеспечить ожидаемый результат. Так, для фильтров и корректоров таким структурным компромиссом является каскадная реализация звеньев не выше второго порядка. Принцип каскадирования обеспечивает хорошие результаты и в усилителях, когда местная обратная связь в отдельных секциях придает конечному устройству необходимые свойства — требуемые входные и выходные импедансы, максимальный диапазон рабочих частот и т.д. Такой подход хорошо себя зарекомендовал при разработке и нелинейных СФ-блоков (например, квадратурных модуляторов и демодуляторов [10]). Важным шагом к созданию СВЧ СФ-блоков является также разработка и включение в Design Kit многополюсников с взаимоиндуктивными связями. Функциональное многообразие таких узлов позво-

ляют расширить возможности схемотехнической реализации важных для СФ-блоков устройств. К аналогичной проблеме можно отнести и разработку цифро-аналоговых управителей — высокодобротных емкостей и проводимостей, обеспечивающих построение широкого класса устройств с программируемыми параметрами, без которых реализация перспективных архитектур СнК невозможна. Однако интегральный показатель качества базовых преобразователей и активных элементов, необходимых для построения СФ-блоков, будет во многом определяться завершением цикла работ по включению в технологический процесс транзисторов p-n-p-типа. Отмеченные задачи в случае их решения позволяют создать новый класс смешанных СФ-блоков, объединение которых в микроэлектронную систему целесообразно осуществлять по иным (нестандартным) архитектурам, часть из которых в настоящее время уже разработана.

электронные компоненты №1 2009

31 ПЛИС и СБИС

Выводы и замечания

(8)

Литература 1. Крутчинский С.Г., Гришин С.В. «Расширение частотного диапазона низкочувствительных активных RC-целей». Материалы всесоюзной научной конференции «Проблемы теории чувствительности электронных и электромеханических систем». Москва, 1978.

2. Крутчинский С.Г. Структурно-топо­логические признаки ARCсхем с собственной компенсацией. Изв. вузов «Радиоэлектроника», Т. 37, №№ 1—2, 1994.

3. Крутчинский С.Г., Прокопенко Н.Н., Старченко Е.И. Собственная компенсация в электронных усилителях. Международный научнотехнический журнал «Электроника и связь», №20, 2004, с 37—45.

4. Hilton E.B, Duris R.A., Babcock D.W. Parasitic capacitance cancellation circuit. U.S Patent # 5.434.446, 1994.

5. Крутчинский С.Г. «Микросхемотехника сложных аналоговых функциональных блоков систем на кристалле». Сборник материалов МНПС «Проблемы современной аналоговой микросхемотехники». Шахты, 2005, с. 4—10.

6. Camenzind H. Designing Analog Chips. www.arraydesign.com/ Preliminary Edition December 2004 7. Балим Г.М., Левина М.Г. Неравновесные флуктуации, надежность и стойкость элементов аналоговых микросхем. Сборник материалов МНПС «Проблемы современной аналоговой микросхемотехники». Шахты, 2003, с. 15—21.

8. www.ihp-microelectronics.com.

9. Крутчинский С.Г., Прокопенко Н.Н., Старченко Е.И. «Компенсация паразитных емкостей активных элементов в электронных устройствах». Сборник трудов II ВНТК «Проб­лемы разработки перспективных микро­электронных систем» (МЭС-2006), Моск­ва 2006, с. 194—199.

10. Сборник трудов III Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и нано­ электронных систем» (МЭС-2008), Москва, 550 с.

Измерительное обрудование

| Tektronix предлагает самые быстрые осциллографы для последовательных шин третьего поколения | 20-го января 2009 г. в Москве состоялась презентация осциллографов серии DPO/DSA70000B. Модельный ряд содержит осциллографы с полосой пропускания: 4; 6; 8; 12,5; 16 и 20 ГГц. Модель DSA70004B позволяет регистрировать пятую гармонику сигналов, передаваемых со скоростью 8 Гбит/с, и третью гармонику сигналов, передаваемых со скоростью 12 Гбит/с, что дает возможность работать с последовательными шинами новейших стандартов третьего поколения. Режим захвата обеспечивает регистрацию более 300 тыс. осциллограмм в секунду. Стоит отметить очень малые собственные шумы осциллографа: шум джиттера — не более 400 фемтосекунд — также улучшен на 1…2 дБ в сравнении с прежними моделями, а шум вертикального отклонения — примерно 15 мВ. Компания предлагает широкий выбор прикладных программ для отладки высокоскоростных последовательных шин. Среди них пакеты для анализа джиттера и временных соотношений и пакеты, предназначенные для тестирования конкретных стандартов. Были представлены также последние модели пробников TriMode. Пробник позволяет снимать сигнал одновременно в трех точках, что дает возможность переключать режимы измерения — несимметричный, дифференциальный, синфазный, не меняя положения пробника на плате. В комплект входят миниатюрные наконечники, подключаемые припаиванием, сменные удлинительные кабели и обычные пробники с игольчатыми наконечниками. Предлагается также 1,5-м высокотемпературный кабель-удлинитель, используемый в тех случаях, когда тестируемое устройство помещено в климатическую камеру. www.russianelectronics.ru

ПЛИС и СБИС

32

www. elcp.ru

Разработка блоков СнК для современных систем беспроводной связи Александр Мальцев, д.ф.-м.н., проф., зав. кафедрой бионики и статистической радиофизики, Нижегородский государственный университет Роман Масленников, м.н.с., Нижегородский государственный университет Алексей Хоряев, м.н.с., Нижегородский государственный университет Артем Ломаев, аспирант, Нижегородский государственный университет Алексей Севастьянов, аспирант, Нижегородский государственный университет

.

В работе рассматривается реализация блоков СнК для систем беспроводной связи, разработка которых была выполнена в Нижегородском государственном университете. Дано описание блока быстрого преобразования Фурье (БПФ) для OFDMA систем связи типа Mobile WiMAX, блока декодера Витерби для систем связи типа Fixed WiMAX и аппаратного эмулятора беспроводной линии связи, предназначенного для моделирования высокоскоростных OFDM и OFDMA систем связи в режиме реального времени. Для рассматриваемых блоков дано описание их аппаратной архитектуры и приведены основные параметры их реализации с использованием технологии ПЛИС Altera Stratix II. государственном университете им. Н.И. Лобачевского. Рассмотрены разработка блоков быстрого преобразования Фурье, декодера Витерби, а также аппаратного эмулятора беспроводной линии связи. Разработка описанных блоков СнК была выполнена для их последующей реализации с использованием технологии ПЛИС, активно развивающейся в настоящее время. Усложнение проектов, которые могут выполняться с использованием современных ПЛИС, ведет к необходимости применения тех же методологий проектирования, используемых для разработки специализированных ИС. В последние годы ведущие разработчики ПЛИС выпустили собственные пакеты для создания СнК и активно их развивают. Для разработки описанных в статье компонентов СнК использовалась методология System-onProgrammable-Chip (SoPC) фирмы Altera. Блок быстрого преобразования Фурье

Блок быстрого преобразования Фурье (БПФ) является основным модулем цифровой обработки сигналов для систем беспроводной связи, использующих модуляции OFDM (Orthogonal Frequency Division Multiplexing — мультиплексирование с ортогональным частотным разделением сигналов) и OFDMA (Orthogonal Frequency Division Multiple Access — Многостанционный доступ с ортогональным частотным разделением). В системах связи OFDM и OFDMA передача данных ведется параллельно по множеству ортогональных поднесущих, что позволяет достичь высокой эффективности в частотно-селективных

каналах связи. Блок БПФ используется для одновременной модуляции и демодуляции множества поднесущих. В данной работе рассматривается разработка блока БПФ для OFDMA-системы связи Mobile WiMAX (IEEE 802.16e) с шириной спектральной полосы сигнала до 10 МГц, поддержкой 128-, 256-, 512- и 1024-точечных преобразований и возможности нахождения как прямого, так и обратного преобразований. Основными требованиями, предъявляемыми к специализированному блоку БПФ для системы связи IEEE 802.16e, являются быстродействие, минимальное количество ресурсов памяти и масштабируемость — поддержка различного числа точек БПФ (128, 256, 512 и 1024 точки). В результате анализа различных подходов к реализации блока БПФ была выбрана архитектура блока БПФ по основанию 4 с прореживанием по частоте и схемой замещения. Использование алгоритма по этому основанию позволяет увеличить быстродействие блока, сохраняя возможность масштабируемости. В свою очередь, реализация блока БПФ со схемой замещения требует минимального объема памяти, равного максимальному числу точек БПФ (1024 ячейки для рассматриваемой реализации). Блок-диаграмма аппаратной архитектуры разработанного блока БПФ представлена на рисунке 1. Спро­ек­ тированный модуль БПФ состоит из нескольких независимых аппаратных блоков: блока управления (БУ), блока цифровой обработки сигнала (ЦОС), четырех блоков оперативной памяти (ОЗУ), трех блоков ПЗУ и двух мультиплексоров чтения (МЧ) и записи (МЗ) в ОЗУ.

электронные компоненты №1 2009

33 ПЛИС и СБИС

Введение

Прогресс в области создания интегральных микросхем позволяет объединять в одном кристалле все большее число транзисторов. Их огромное число (до нескольких миллиардов для современных полупроводниковых технологий) на одном чипе требует разработки новых методов проектирования для создания все более сложных устройств за те же самые или более короткие промежутки времени. Одной из наиболее значимых концепций проектирования полупроводниковых устройств, возникших в последнее время, является концепция СнК. В ней отдельные, предварительно верифицированные функциональные блоки объединяются на одном кристалле с использованием стандартизированных правил и интерфейсов интеграции. Таким образом, процесс разработки разделяется на проектирование и верификацию отдельных модулей, а затем на их основе происходит создание готовых к использованию интегральных микросхем. Реализация современных устройств беспроводной связи является характерным примером разработки системы на кристале, которая включает в себя специализированные аналоговые и цифровые блоки, программируемые процессорные ядра, блоки памяти и другие функциональные модули. Объединение отдельных блоков выполняется с использованием стандартизированных интерфейсов СнК, что позволяет применять созданные блоки во многих проектах. В данной статье представлены результаты разработки отдельных блоков СнК для систем беспроводной связи, полученные в Нижегородском

Рис. 1. Аппаратная архитектура блока БПФ

Рассмотрим подробнее назначение каждого из составных блоков БПФ. Блок цифровой обработки сигнала (ЦОС) служит для выполнения всех арифметических действий, требуемых алгоритмом БПФ. Данный модуль выполняет базовую операцию алгоритма БПФ с прореживанием по частоте, которая включает в себя 4-точечное преобразование Фурье и три параллельных комплексных умножителя. Блок ЦОС одновременно ведет обработку четырех отсчетов данных, тем самым существенно сокращая общее время, затрачиваемое на выполнение всего алгоритма БПФ. С целью удовлетворения различным требованиям по уровню шума, вносимого блоком БПФ, для различных приложений все параметры целочисленных операций, выполняемых внутри блока ЦОС, были параметризованы и могут изменяться перед процедурой логического синтеза (предоставляя проектировщику возможность найти требуемый компромисс между производительностью, занимаемой площадью на кристалле и необходимой точностью представления сигнала). Кроме того, в разработанном модуле предусмотрена возможность выбора на этапе логического синтеза варианта комплексного

умножителя как с четырьмя, так и с тремя вещественными умножителями. Блоки памяти (ПЗУ и ОЗУ). Реа­ли­зо­ ванный модуль БПФ использует два вида памяти — постоянную ПЗУ и оперативную ОЗУ. Постоянная память состоит из трех блоков по 256 ячеек, в каждом из которых хранятся отсчеты поворачивающих множителей (целочисленное представление значений синуса и косинуса), обеспечивающие вычисление всех требуемых размеров БПФ вплоть до 1024-точечного преобразования. Оперативная память служит для хранения входных/выходных данных, а также результатов операций промежуточных стадий БПФ. Как и ПЗУ, оперативная память разбита на блоки. Всего задействовано четыре блока ОЗУ по 256 ячеек в каждом. Размер ОЗУ в 256 ячеек также определен исходя из необходимости выполнения 1024-точечного БПФ. Мультиплексоры чтения (МЧ) и записи (МЗ) служат для перестановки/ перемешивания отсчетов сигнала, хранимых в блоках памяти перед их подачей на блок ЦОС, и обратной перестановке выходных результатов обработки перед их записью в модули ОЗУ. Данные модули являются частью схемы замещения отсчетов БПФ, реализованной в блоке управления.

Табл. 1. Временные характеристики блока БПФ при реализации на ПЛИС Altera Stratix II

ПЛИС и СБИС

34

Число точек БПФ Разрядность данных 1024 512 256 128 1024 512 256 128

Максимальная частота fMAX, МГц

16

230

12

235

Время выполнения Число тактов Время, мкс 3077 13,4 1541 6,7 709 3,1 370 1,6 1029 13,1 517 6,6 197 3,0 114 1,6

Табл. 2. Аппаратные ресурсы, занимаемые блоком БПФ при реализации на ПЛИС Altera Stratix II Разряд­ность Число вещественных умножите- Число эквивалентных лей 18×18 бит логических элементов 16 12 4050 16 9 5160 12 12 3258 12 9 4125

www. elcp.ru

Объем памяти, бит 57344 43008

Блок управления (БУ) осуществляет контроль над всеми внутренним модулями блока БПФ. Для разработанного блока БПФ были получены оценки его характеристик при реализации на ПЛИС Stratix II фирмы Altera. В таблице 1 перечислены основные характеристики быстродействия блока. Из таблицы 1 видно, что максимальное время вычисления одного преобразования составляет 13,4 мкс, что удовлетворяет требованиям системы Mobile WiMAX, где длительность одного OFDMAсимвола составляет около 100 мкс. В таблице 2 показаны необходимые ресурсы ПЛИС, требуемые для реализации разработанного блока. Результаты приведены для двух способов реализации комплексного умножения с использованием четырех и трех вещественных умножителей. Как видно, реализация комплексного умножения с помощью трех вещественных умножений сокращает число требуемых вещественных умножений для каждого элементарного 4-точечного ДПФ с 12 до 9. Однако при этом приблизительно на 25% увеличивается число необходимых эквивалентных логических элементов. Подробное описание разработанного блока БПФ и его характеристик можно найти в [1]. Декодер Витерби

Следующим блоком СнК, рассматриваемым в статье, является блок декодера Витерби. Сверточные и решетчатые коды широко используются в современных системах передачи данных в качестве схем помехоустойчивого кодирования. Популярность этих кодов обусловлена возможностью их декодирования с помощью алгоритма Витерби, обеспечивающего оптимальное декодирование по критерию максимального правдоподобия при относительно небольшой (по сравнению с другими классами кодов) вычислительной сложности. В статье рассматриваются архитектура и детали аппаратной реализации разработанного блока декодера Витерби для сверточного кода с базовым темпом кодирования 1/2, длиной кодового ограничения K = 7, заданного порождающими полиномами (133, 177)8. Этот сверточный код широко распространен и используется в системах беспроводного широкополосного доступа на основе стандарта IEEE 802.16 (Fixed WiMAX), а также в системах беспроводной связи IEEE 802.11a, b, g, n (Wi-Fi), цифрового телевидения (DVBT,H) и многих других системах. В реализованном модуле поддерживаются пакетный и непрерывный режимы работы. В пакетном режиме для завершения процедуры кодирования используется дополнение нулями (zero

Табл. 3. Характеристики блока декодера Витерби при реализации на ПЛИС Altera Stratix II

Аппаратный эмулятор беспроводной линии связи

Следующим рассматриваемым в данной статье блоком СнК является аппаратный эмулятор беспроводной линии связи (АЭБЛС). Этот компонент СнК аппаратно реализует симулятор беспроводной линии связи и позволяет проводить моделирование исследуемой системы связи в режиме реального времени. Архитектура блока АЭБЛС показана на рисунке 2. Основными модулями, составляющими блок, являются передающий тракт, модуль эмуляции канала распространения сигнала, приемный тракт, а также модуль контроля и анализа результатов моделирования. Дополнительно блок включает в себя не показанный на рисунке модуль интерфейса для шины Avalon SoC, служащей для обмена информацией с другими блоками СнК на ПЛИС. Входными данными для блока АЭБЛС могут служить данные, поступающие от внешнего источника, или данные, случайно генерируемые внутри самого блока. Эти данные поступают на передающий тракт и одновременно сохраняются в памяти для последующего сравнения принятых с ними данных и вычисления вероятностей битовой и пакетной ошибок на заключительной стадии моделирования. Параметры передающего и приемного тактов АЭБЛС были выбра-

Наименование параметра Величина Максимальная тактовая частота, МГц 220 Число эквивалентных логических элементов 5960 Требуемый объем памяти, бит 98816 Задержка вычисления 4D (D — длина пути декодирования)

ны таким образом, чтобы обеспечить эмуляцию системы связи Mobile WiMAX IEEE 802.16e, а также других протоколов OFDM и OFDMA. Передающий тракт включает в себя блоки скремблера, сверточного кодера, выкалывателя, перемежителя и модулятора. Моделирование в блоке АЭБЛС выполняется в частотной области, чтобы избежать выполнения дополнительных операций вычисления прямого и обратного БПФ, которые могут быть опущены при моделировании систем OFDM и OFDMA в стационарном канале связи. Таким образом, эмуляция канала распространения сигнала также выполняется в частотной области. Для применения в АЭБЛС был разработан высокопроизводительный генератор аддитивного белого гауссова шума, использующий метод БоксаМюллера. Эффект частотной селективности канала связи моделируется путем задания требуемой спектральной характеристики для аддитивного гауссова шума. Альтернативным эквивалентным методом введения этого эффекта явля-

35 ПЛИС и СБИС

tailing). Помимо базового темпа кодирования 1/2, возможна поддержка скоростей кодирования 2/3, 3/4, 5/6 с использованием процедуры выкалывания. Параметры целочисленных операций, выполняемых внутри разрабатываемого блока, параметризованы и могут быть изменены перед процедурой логического синтеза, предоставляя разработчику компромисс между производительностью, занимаемой площадью на кристалле и пропускной способностью модуля. Рассматриваемый блок декодера Витерби был спроектирован для создания прототипа беспроводной системы связи на ПЛИС, однако также может быть использован как блок СнК в специализированных СБИС. Детали аппаратной архитектуры разработанного блока декодера Витерби приведены в [2]. Для этого блока были получены оценки его характеристик при реализации на ПЛИС Stratix II фирмы Altera. Данные характеристики приведены в таблице 3. Как видно, разработанный модуль декодера Витерби обеспечивает пропускную способность до 220 Мбит/c, что является достаточным для его применения в большинстве современных систем передачи данных, включая системы беспроводной связи WiMAX на основе стандарта IEEE 802.16.

электронные компоненты №1 2009

Рис 2. Архитектура аппаратного эмулятора беспроводной линии связи (АЭБЛС) Табл. 4. Характеристики блока АЭБЛС при реализации на ПЛИС Altera Stratix II Наименование параметра Величина Максимальная тактовая частота, МГц 140 Максимальная пропускная способность, 140 Мбит/с Число эквивалентных логических элементов 17000 Требуемый объем памяти, бит 214 Число используемых блоков цифровой 19 обработки сигналов

ПЛИС и СБИС

36

ется задание необходимой частотной характеристики передаваемого сигнала и его эквализация, однако данный метод требует больших вычислительных затрат. Приемный тракт АЭБЛС включает блоки демодулятора, деперемежителя, блока вставки битов, выколотых на передатчике, декодера Витерби и дескремблера. Эти блоки выполняют операции, обратные к операциям соответствующих блоков в передающем тракте. В конце процедуры моделирования принятые данные сравниваются с переданными, и вычисляются характеристики битовой и пакетной ошибок. Характеристики реализации блока АЭБЛС на ПЛИС Altera Straix II приведены в таблице 4. Из таблицы 4 видно, что разработанный блок обеспечивает эмуляцию беспроводной системы связи с пропускной способностью до 140 Мбит/с и требует порядка 17 тыс. эквивалентных логических вентилей для реализации в ПЛИС.

Подробное описание архитектуры и характеристик разработанного блока АЭБЛС приведены в [3]. Этот блок был использован в ряде исследований систем беспроводной связи, где требовалось обеспечить моделирование таких систем в режиме реального времени. В частности, блок АЭБЛС применялся для создания эмулятора системы беспроводной связи с использованием релейных станций, описанной в [4]. Заключение

Концепция СнК, возникшая и активно развивающаяся в течение последних нескольких лет, призвана обеспечить приемлемые время разработки и верификацию интегральных схем с постоянно растущей сложностью. В соответствии с данной концепцией разработку конечной ИС можно представить как разработку отдельных блоков, их верификацию с последующим объединением на одном кристалле. Современные устройства беспроводной связи для мобильных устройств являются характерными примерами СнК, включающих в себя множество блоков, которые реализуют разнообразные функции аналоговой и цифровой обработки сигналов. В работе была рассмотрена реализация трех блоков СнК для систем беспроводной связи: блока БПФ, декодера Витерби и аппаратного эмулятора беспроводной линии связи. Эти

блоки СнК применимы для разработки и исследований современных систем беспроводного широкополосного доступа типа WiMAX и предназначены для их последующей интеграции в ПЛИС и специализированных ИС. Литература 1. Мальцев А.А., Масленников Р.О., Хо­ря­ ев А.В., Пестрецов В.А., Шилов М.С. «СФ-блок быстрого преобразования Фурье для беспро­ водных систем связи на основе стандарта IEEE 802.16e Mobile WiMAX», Труды конферен­ ции «Проблемы разработки перспективных микро- и наноэлектронных систем — 2008 (МЭС-2008), Москва, 200, 6 с.

2. Мальцев А.А., Хоряев А.В., Ломаев А.А., Масленников Р.О., Севастьянов А.Г. «СФ-блок декодера Витерби для беспроводных систем связи на основе стандарта IEEE 802.16», Труды конференции «Проблемы разработки перспек­ тивных микро- и наноэлектронных систем — 2008 (МЭС-2008), Москва, 2008, 6 с.

3. Maltsev, A. Khoryaev, A. Lomayev, R. Mas­ len­nikov, M. Shilov, V. Pestretsov, A. Sevastyanov, “Hardware Link Level Emulator for System Level Simulations of WiMAX-like Systems”, In Proc. ICTMobileSummit 2008, Stockholm, Sweden, 8 p.

4. Maltsev, A. Khoryaev, A. Lomayev R. Mas­ lennikov, M. Shilov, A. Sevastyanov, “Real Time Hard­ware-Software Emulator of MEMBRANE Mul­ tihop Wireless Network”, submitted to 2nd Int. Conf.

Simulation Tools and Techniques — Simutools 2009., 8 p.

новости микроконтроллеров

| Впервые: российский ARM-микроконтроллер | Российский дизайн-центр ЗАО «ПКК Миландр» заключил лицензионное соглашение с компанией ARM Ltd. о приобретении синтезируемых исходных кодов 32-разрядного микропроцессорного ядра ARM® Cortex™-M3. На основе этого ядра будет разработана новая серия 32-разрядных высокопроизводительных микроконтроллеров. Первый микроконтроллер будет иметь до 128 Кбайт EEPROM-памяти программ и до 64 Кбайт ОЗУ и работать на частоте до 80 МГц. Широкая периферия включает интерфейсы CAN, USB OTG, UART, SPI и I2C. Микроконтроллер имеет встроенные контроллеры внешней памяти различных типов SRAM, NAND FLASH и поддержку карт памяти SD и MMC. В микроконтроллере реализовано 16 каналов 12-разрядного АЦП со скоростью преобразования до 1 Мвыб/с, а также 12-разрядный ЦАП, схема аналоговых компараторов. Микроконтроллер снабжен внутренним датчиком температуры и имеет отдельный батарейный домен с часами реального времени и аварийной памятью сохранения. Микроконтроллер рассчитан на применение в диапазоне напряжений питания 2…3,6 В и рабочие температуры — 60…125°С.

www.milandr.ru

www. elcp.ru

Системы на кристалле. Особенности реализации и перспективы применения Игорь Шагурин, проф., д.т.н., руководитель лаборатории «Микропроцессорные системы» кафедры микро- и наноэлектроники МИФИ Термин «система на кристалле» приобрел большую популярность. Изделия этого класса часто анонсируются и воспринимаются как новое направление в развитии электронной техники, призванное вытеснить «классические» СБИС [1]. В статье рассказывается о том, что представляют собой реальные СнК, и сравниваются их достоинства и недостатки.

Анализируя данные в технической литературе и описания различных изделий, называемых авторами «системами на кристалле», можно сформулировать следующее определение: система на кристалле — это СБИС, интегрирующая на кристалле различные функциональные блоки, которые образуют законченное изделие для автономного применения в электронной аппаратуре. Структура типовой СнК представлена на рисунке 1. Система на кристалле может включать как цифровые, так и аналоговые блоки. Основным цифровым блоком обычно является процессор, выполняющий программную обработку цифровых данных. Специализированные блоки обработки обеспечивают аппаратное выполнение функций, специфических для данной системы. Это могут быть, например, блоки цифровой обработки сигналов (DSP), аналоговые схемы, преобразователи потоков данных и др. устройства. Различные типы модулей памяти (SRAM, DRAM, ROM, EEPROM, Flash) могут входить в состав СнК или подключаться к ней как внешние блоки. Таймеры, АЦП и ЦАП, широтно-импульсные модуляторы и другие цифровые устройства могут интегрироваться в состав СнК в качестве периферийных устройств. Интерфейс с внешними устройствами обеспечивается с помощью параллельных и последовательных портов, различных шинных и коммуникационных контроллеров и других интерфейсных блоков, в т.ч. аналоговых (усилителей, преобразователей). Состав блоков, интегрируемых в конкретной СнК, варьируется в зависимости от ее функционального назначения. Организация связей между блоками системы также может быть различной: возможно использование различных стандартизованных шин (типа AMBA [2]) или специализированных локальных интерфейсов.

Как видно из рисунка 1, структуру СнК составляют в основном те же функциональные блоки, которые входят в состав сложно-функциональных СБИС класса микроконтроллеров и микропроцессоров. Фактически современные СнК отличаются от микроконтроллеров только наличием специализированных блоков обработки данных. Выпуск микроконтроллеров (называвшихся прежде однокристальными микроЭВМ) начался в 1981 г. Таким образом, можно считать, что СнК без специализированных блоков обработки производятся и применяются уже более 27 лет. Особенности проектирования систем на кристалле

В большинстве случаев СнК представляет собой цифровую СБИС, которая может также содержать ряд аналоговых блоков. Поэтому для проектирования СнК используются те же методы и средства, что и для СБИС. Эти

средства реализованы в виде систем автоматизированного проектирования (САПР), поставляемых компаниями Cadance, Synopsis, Mentor Graphics и др. В качестве элементной базы эти САПР используют библиотеки функциональных элементов, в состав которых входят как простые логические вентили и триггеры, так и макроэлементы, выполняющие более сложные функции: регистры, счетчики, сумматоры, умножители, арифметико-логические устройства и т. д. При разработке микроконтроллеров в 90-х гг. прошлого века широкое распространение получила концепция создания микроконтроллерных семейств, имеющих одинаковое процессорное ядро и различающихся набором периферийных устройств и объемом внутренней памяти. Для реализации этой концепции при проектировании СБИС микроконтроллеров кроме функциональных библиотек стали исполь-

37 ПЛИС и СБИС

Что такое система на кристалле?

Рис. 1. Структура типовой системы на кристалле

электронные компоненты №1 2009

ПЛИС и СБИС

38

зоваться сложно-функциональные блоки (СФ-блоки) — процессоры, таймеры, АЦП, различные интерфейсные блоки (UART, SPI, CAN, Ethernet и т.д). Эти СФ-блоки формировали верхний уровень функциональных библиотек, используемых разработчиками и производителями микроконтроллеров. Они были достаточно жестко ориентированы на конкретную технологию компаниипроизводителя, являясь внутрифирменной материальной ценностью. Повышение сложности проектируемых СБИС, жесткие требования к срокам их проектирования (сокращение времени выхода изделия на рынок) поставили перед разработчиками новые проблемы. В сложившихся условиях самостоятельное проектирование разработчиком СнК всех СФ-блоков, входящих в ее состав, не всегда целесообразно. Поэтому в последние годы широкое распространение получила практика разработки отдельных СФ-блоков для их последующего представления на рынок средств проектирования СнК. СФ-блоки, предназначенные для использования в разнообразных проектах, стали называть IP (Intellectual Property) модулями, тем самым подчеркивается, что эта продукция является предметом интеллектуальной собственности. СФ-блоки, используемые при проектировании СнК, имеют две основные формы представления: – в виде топологических фрагментов, которые могут быть непосредственно реализованы в физической структуре кристалла — аппаратно реализованные (hard) СФ-блоки; – в виде моделей на языке описания аппаратуры (Verilog, VHDL), которые средствами САПР могут быть преобразованы в топологические фрагменты для реализации на кристалле — синтезируемые (soft) СФ-блоки. Таким образом, разработчик может либо непосредственно «вмонтировать» в структуру проектируемой СБИС топологически готовый СФ-блок, либо использовать имеющуюся модель СФ-блока и выполнить его схемотехническое и топологическое проектирование в составе реализуемой СБИС СнК. В процессе проектирования СнК разработчик имеет возможность выбора следующих решений: – самостоятельная разработка необходимых СФ-блоков; – покупка СФ-блоков у ведущих разработчиков и производителей микросхем; – поиск и применение СФ-блоков, предоставляемых в открытом доступе (www.opensource и др. источники). Каждый из этих вариантов имеет свои достоинства и недостатки. Как уже отмечалось, самостоятельная разработ-

www. elcp.ru

ка всех СФ-блоков может привести к увеличению сроков проектирования и задержке выпуска конечного изделия. Покупка СФ-блоков сопряжена с определенными финансовыми затратами, повышающими стоимость разработки. Применение СФ-блоков, имеющихся в свободном доступе, возможно только после их тщательной верификации, что требует обычно значительных временных затрат. При выполнении каждого проекта разработчик должен провести оценку поставленных требований и имеющихся ресурсов, чтобы выбрать оптимальный вариант реализации СнК. Таким образом, основная особенность проектирования СнК — возможность использования достаточно широкой номенклатуры синтезируемых СФ-блоков, имеющихся на рынке и в свободном доступе, которые могут быть реализованы на базе различных функциональных библиотек и технологий и интегрированы в кристалл средствами современных САПР. Возможности реализации систем на кристалле

Современная микроэлектронная технология обеспечивает следующие варианты реализации СнК: – в виде заказной СБИС (ASIC); – на базе ПЛИС высокой интеграции (FPGA). Оба варианта реализации имеют свои достоинства и недостатки, которые целесообразно оценить в сравнении с традиционным способом монтажа систем на печатной плате из отдельных микросхем — системами на плате. При реализации СнК в виде ASIC используется традиционный маршрут проектирования ASIC с использованием аппаратно реализованных СФ-блоков, интегрированных в структуру СБИС, и синтезируемых СФ-блоков, которые изготовитель транслирует в физическую структуру с помощью собственных библиотек функциональных элементов. Используя средства САПР, набор необходимых СФ-блоков и современные технологии, можно реализовать в виде ASIC большинство электронных устройств, монтируемых в настоящее время на печатных платах. Таким образом, имеется возможность замены систем на плате системами на кристалле. Возникает альтернатива — разработка системы на плате или реализация функционально аналогичной СнК в виде ASIC. Преимущества систем на плате: – использование хорошо проверенных серийных компонентов; – более простой процесс тестирования и отладки; – возможность замены неисправных компонентов; – низкая стоимость создания опытных образцов и малых серий.

Преимущества систем на кристалле: – возможность получения более высоких технических показателей (производительность, энергопотребление, массогабаритные характеристики); – более низкая стоимость при крупносерийном выпуске. Следует отметить, что реализация СнК в виде специализированной ASIC требует значительных финансовых затрат. Изготовление опытной партии специализированных СБИС (несколько тысяч образцов) по технологии 0,13 — 0,18 мкм стоит несколько сотен тысяч долларов, а по технологии 0,09 мкм — свыше миллиона долларов. При этом имеющийся опыт разработки СнК показывает, что только в 25% проектов первоначально полученные опытные образцы соответствуют заданным требованиям. В большинстве случаев для получения необходимого результата требуется несколько итераций, что значительно увеличивает стоимость проекта. Можно надеяться, что развитие средств САПР позволит снизить риски при выполнении таких проектов. Однако в настоящее время реализация СнК в виде ASIC является приемлемой только для ограниченного числа высокобюджетных проектов. Во всех случаях, когда можно достичь заданных характеристик, реализуя системы на плате, этот вариант является более предпочтительным ввиду названных преимуществ. Альтернативой может быть реализация СнК на базе высокоинтегрированных FPGA, содержащих миллионы эквивалентных логических вентилей [3]. Преимущества реализации СнК на базе FPGA: – малые затраты на разработку и создание опытных образцов; – возможность многократной коррекции проекта; – использование хорошо проверенных серийных изделий; – более простой процесс тестирования и отладки (возможность реализации и отладки «по частям»). Таким образом, СнК на базе FPGA имеют практически те же достоинства, что и системы на плате, но отличаются лучшими техническими характеристиками — более низким энергопотреблением, меньшими габаритами и массой. При этом по таким параметрам как производительность и энергопотребление СнК на базе FPGA уступают СнК, реализованным в виде ASIC. Исходя из сказанного, можно сделать вывод, что СнК на базе FPGA будут конкурировать и постепенно вытеснять системы на плате. При этом вместо микропроцессоров и микроконтроллеров в этих СнК будут использоваться различные варианты процессорных СФ-блоков.

Таблица 1. Параметры синтезируемых процессорных IP-модулей Процессорные СФ-блоки

Разрядность

Тактовая Производительность, частота, МГц DMIPS

Число LUT

PicoBlaze (Xilinx)

8

250

125

110

MicroBlaze (Xilinx)

32

200

166

1250

Nios II Economy (Altera)

8

200

31

600

Nios II Standard (Altera)

16

165

127

1300

Nios II Fast (Altera)

32

185

218

1800

LEON3* (Gaisler)

32

150

150

3500

* Аналог процессора SPARC v8

процессорные ядра в составе систем, реализованных на базе FPGA. Перспективы применения систем на кристалле

СнК в виде ASIC перспективны для реализации высокобюджетных проектов, предполагающих последующий крупносерийный выпуск изделий. Они будут применяться в тех случаях, когда реализация заданных технических характеристик невозможна с помощью других решений — систем на плате или СнК на базе FPGA. Учитывая достаточно высокие риски, связанные с разработкой СнК в виде ASIC, можно ожидать, что доля таких проектов будет относительно небольшой. СнК на базе FPGA могут стать основной элементной базой для широкой номенклатуры мало- и среднесерийных изделий с ограниченными требованиями

к параметрам. При этом ожидается широкое использование в составе этих СнК процессорных СФ-блоков, предлагаемых ведущими производителями. Развитие СнК на базе FPGA приведет к существенному сокращению доли проектов, реализуемых в виде систем на плате. Литература 1. Немудров В., Мартин Г. Системы на кристалле. Проектирование и развитие. — М.: Техносфера, 2004, с. 216.

2. AMBA Specification Rev. 2.0//ARM Limited, 1999, p. 230 3. Шагурин И., Шалтырев В., Волов А. «Большие» FPGA как элементная база для реализации систем на кристалле//Электронные компоненты, 2006, №5, c.83—88.

4. Несс Р. Ежегодное исследование рынка встраиваемых систем//Электронные компоненты, 2007, №11, с.69—77.

39 ПЛИС и СБИС

Следует отметить, что методика интеграции в составе одной FPGA всех системных функций, включая процессорные, пока не получила достаточно широкого распространения. В большинстве проектов FPGA используются совместно с микропроцессорами и микроконтроллерами, выполняя различные функции специальной обработки данных. Однако ведущие производители FPGA активно предлагают разработчикам синтезируемые процессорные СФ-блоки, обеспечивающие достаточно высокие характеристики при использовании ограниченных ресурсов кристалла. В таблице 1 приведены характеристики ряда СФ-блоков, предлагаемых компаниями Xilinx, Altera, Gaisler Research. Это процессорные ядра с RISC-архитектурой, для реализации которых требуется всего несколько сотен или тысяч логических блоков (LUT — Look-Up-Table). Так как современные FPGA содержат несколько десятков тысяч LUT, открываются возможности реализации на кристалле систем, содержащих несколько процессорных ядер и значительное число периферийных и специализированных блоков. По зарубежным данным уже сейчас около трети разработчиков используют в своих проектах FPGA с реализованными процессорными ядрами [4]. В ближайшие годы следует ожидать существенного возрастания доли проектов, использующих

электронные компоненты №1 2009

КАК ОБЪЕКТИВНО ОЦЕНИТЬ ПАРАМЕТРЫ FPGA РАЗНЫХ ПРОИЗВОДИТЕЛЕЙ? Сейи Верма (Seyi Verma), ведущий технический аналитик, Altera Corporation В настоящее время не существует стандартизированного метода оценки FPGA, который разработчики могли бы использовать при выборе этого компонента для своих приложений. Компания Altera предложила методику, которая позволяет оценить производительность, коэффициент заполнения кристалла и время компилирования FPGA разных производителей. Эта методика обсуждается на примере сравнения FPGA семейств Stratix III и Virtex-5. Статья представляет собой сокращенный перевод работы [1].

ПЛИС и СБИС

40

Как выбрать наиболее подходящий для данного приложения тип FPGA? Все инженеры сталкиваются с этой проблемой. Каждый производитель FPGA утверждает, что его компонент имеет несколько большее быстродействие, требует для компиляции несколько меньшее время и потребляет несколько меньшую мощность и т.д. Кроме того, любая компания способна придумать такие показатели, с помощью которых ее компоненты будут выглядеть гораздо лучше по сравнению с конкурирующими устройствами. Возникает вопрос — какие показатели отражают реальные характеристики, а какие служат лишь маркетинговым целям? Компания Altera производит оценку FPGA с помощью программного средства разработки Quartus II, используя комплексный набор типовых проектов заказчика, которые отражают различные области применения, например сетевые технологии, телекоммуникации, беспроводная и бытовая техника. К тому же проекты реализованы на основе различной технологии, например ASIC, вентильные матрицы и FPGA других производителей. Отобранные проекты (которые хранятся в защищенной базе данных) используются для того, чтобы сравнить функционирование реальных устройств заказчиков с разрабатываемой в текущий момент архитектурой. Проекты, не оптимизированные для FPGA компании Altera, оцениваются по результатам более 150 тыс. тестов; затем на основе анализа предлагаются рекомендации по совершенствованию архитектуры следующих поколений FPGA или инструментов разработки. На основе указанного процесса анализа (и учитывая тот факт, что в настоящее время отсутствует стандартизованный процесс тестирования и оценки) компания Altera разработала

www. elcp.ru

собственную объективную методику оценки, которая основана на реальных проектах и одобрена отраслевыми экспертами. Однако возникает проблема: имеющиеся проекты являются собственностью заказчиков Altera, и компания не может предоставить их другим заказчикам для оценки своих FPGA. Несмотря на то, что все понимают смысл этого ограничения, возникает определенный скептицизм конечных пользователей. Например, из-за того, что разработчики не имеют возможности собственноручно проверить утверждение о том, что FPGA семейства Stratix III в среднем на 35% быстрее FPGA Virtex-5, компилируется в три раза быстрее, чем FPGA Virtex-5, а коэффициент заполнения кристалла в среднем равен 95%, оно воспринимается скептически. Для того чтобы уменьшить скептицизм конечных пользователей по отношению к заявленным оценкам, компания Altera отобрала готовые проекты и совместно с заказчиками провела ана-

лиз параметров FPGA, результаты которого представлены ниже. В этом анализе сравнивались FPGA Stratix III и Virtex-5 по таким параметрам как производительность ядра, коэффициент заполнения и время компилирования для проектов различной сложности. Для сравнительного анализа были отобраны семь наиболее популярных и крупных проектов на интернет-ресурсе www.opencores.org, которые представлены в таблице 1. Для тестирования были использованы FPGA компаний Altera и Xilinx с наибольшей логической емкостью и близкими параметрами. В таблице 2 приведены данные о выбранных для сравнения FPGA компаний Altera и Xilinx, а также о соответствующем программном обеспечении. Отдельно взятые проекты OpenCores слишком малы для реализации на крупных FPGA (таких как EP3S340 компании Altera и XCV5LX330 компании Xilinx). Для того чтобы максимально заполнить FPGA и смоделировать влияние увеличения

Табл. 1. Проекты OpenCores Проекты OpenCores oc_aquarius (микропроцессорное ядро SuperH-2) oc_des_des3perf9 (криптографическое ядро DES3) oc_ethernet (ядро EthernetMAC) oc_oc8051 (микропроцессорное ядро 8051) oc_or1k (микропроцессорное ядро OpenRISC) oc_pci (интерфейс PCI) oc_usb_funct (ядро USB 2.0)

Число логических элементов (ЛЭ) 6475 15670 3548 4115 7028 3630 4318

Число адаптивных логических модулей (АЛМ) 2590 6268 1419 1646 2811 1452 1727

Табл. 2. Сравниваемые FPGA компаний Altera и Xilinx Компании-изготовители Тип FPGA Программное обеспечение Показатель скорости

Altera EP3S340-3 Quartus II v8.0 Средний

Xilinx XC5VLX330-2 ISE 9.2i SP4 Средний

Рис. 1. Преимущество в производительности FPGA Stratix III увеличивается с увеличением сложности проекта (степени заполнения кристалла FPGA) Преимущество в производительности FPGA Stratix III растет с усложнением проекта

На рисунке 1 по оси Y отложено отношение максимальной рабочей частоты FPGA Stratix III FPGA к максимальной рабочей частоте FPGA Virtex-5. На оси X показано количество ядер, скопированных для каждого из семи проектов OpenCores. Все отношения выше линии, соответствующей единице, что указывает на преимущество в производительности FPGA Stratix III. На основе анализа рисунка 1 можно сделать следующие выводы.

– С увеличением числа копий проектов отношение максимальных рабочих частот увеличивается из-за более быстрого ухудшения производительности конкурирующего компонента. Преимущество в производительности FPGA Stratix III достигает 65%.

– Программное средство Quartus II использует эффективную архитектуру и возможности трассировки FPGA Stratix III для достижения максимального количества логических элементов с помощью наименьшего количества шагов в высокопроизводительных приложениях (архитектура семейства Stratix III описана в [3]). Преимущество в коэффициенте заполнения кристалла FPGA Stratix III

Рисунок 2 и таблица 3 отражают максимальное число ядер, которое можно создать в FPGA. В отношении заполнения кристалла FPGA можно отметить следующие результаты сравнительного анализа.

– FPGA Stratix III в среднем имеет на 46% больший коэффициент заполнения кристалла, чем у сравниваемого прибора.

Табл. 3. Максимальное число созданных копий и коэффициент заполнения FPGA Stratix III и Virtex-5 Проекты OpenCores

Число ядер Stratix III 3SL340

Число ядер Virtex-5 V5LX330

Коэффициент Коэффициент заполнения Stratix заполнения Virtex-5 III 3SL340, % V5LX330, %

oc_aquarius

50

15

91,0

28,0

oc_des_des3perf9

30

10

100,0

43,9

oc_ethernet

115

90

99,0

89,0

oc_oc8051

85

70

94,0

83,0

oc_or1k

40

20

92,0

45,5

oc_pci

110

70

98,0

75,0

oc_usb_funct

80

80

95,0

93,0

электронные компоненты №1 2009

41 ПЛИС и СБИС

сложности проекта на производительность, коэффициент заполнения и время компиляции, в FPGA было реализовано копирование проектов OpenCores (путем повторения копий ядер проекта до полного заполнения устройства, насколько это допускалось программным средством разработки). При анализе и копировании проектов были соблюдены следующие условия.

– Каждый блок копии проекта был подключен параллельно.

– Для уменьшения числа линий ввода/вывода при усложнении проекта была использована логика свертки (сдвиговые регистры на входе и выходе).

– Отсутствовали каналы с критичным временным режимом между ядрами и логикой свертки.

– Логика свертки обеспечила весьма небольшие аппаратные издержки (<3%); она была реализована путем параллельного подключения при отсутствии цепей с критичным временным режимом между ядрами и внутри самой логики. Процесс анализа и копирования проектов детально описан в [2]. Проекты OpenCores были скопированы в FPGA столько раз, сколько допускалось емкостью прибора и программными средствами, поэтому при компиляции не было зафиксировано ошибок. Производительность, коэффициент заполнения и время компиляции FPGA фиксировались с интервалом в пять копий проекта OpenCores для каждого типа FPGA.

– Программное средство Quartus II позволяет достичь максимального заполнения кристалла адаптивными логическими модулями (АЛМ) для реализации логических функций, которые чрезвычайно эффективны из-за гибкости АЛМ. Преимущество по времени компилирования проекта в FPGA Stratix III

В таблице 4 представлены данные по времени компилирования проекта, которое ограничено максимальным количеством ядер, размещенных в сравниваемых FPGA. Полученные результаты показывают, что компилирование FPGA Stratix III происходит значительно быстрее, чем FPGA Virtex-5. Возникает вопрос: за счет чего обеспечивается высокая производительность, лучшая степень заполнения и меньшее время компилирования FPGA компании Altera? Ключевым фактором высокой производительности FPGA Stratix III является эффективная архитектура на основе адаптивных логических модулей (АЛМ) и технологии трассировки MultiTrack. Оба эти вопроса обсуждаются ниже. Архитектура на основе адаптивных логических модулей

ПЛИС и СБИС

42

Используемый компанией Altera АЛМ состоит из 8-входовой таблицы перекодировки (look-up table — LUT), двух регистров и двух сумматоров (см. рис. 3). С помощью одного АЛМ можно реализовать все 6-входовые функции или выбрать 7-входовые функции. Кроме того, его можно разделить на LUT с меньшим числом входов для реализации двух независимых функций. АЛМ — значительно более гибкий и, как следствие, эффективный элемент, чем логический элемент FPGA Virtex-5 (называемый также парой LUT-триггер). Логический элемент Virtex-5 состоит из 6-входовой LUT, схемы переноса и одного регистра (см. рис. 4). По сравнению с этой ячейкой, комбинационная логика АЛМ имеет восемь входов и поддерживает все 6-входовые функции, а также многие сочетания других функций, использующих два выхода АЛМ. Комбинационная логика логического элемента Virtex-5 — базовая 6-входовая LUT — также имеет 64 бита конфигурационной памяти и два выхода подобно АЛМ, но содержит только шесть входов и имеет ограничения при реализации более одной логической функции. Хотя базовая 6-входовая LUT FPGA Virtex-5 способна реализовать две более мелкие функции, обычно она используется только как 6-входовая LUT. Поскольку LUT имеет только шесть

www. elcp.ru

Рис. 2. Максимально возможное число копий проектов на FPGA Stratix III и Virtex-5

Рис. 3. Блок-схема адаптивного логического модуля (АЛМ)

Рис. 4. Сравнение АЛМ Stratix III и пары LUT-триггер Virtex-5 Табл. 4. Сравнение времени компилирования FPGA Stratix III и Virtex-5 Число Время компилирования, час Отношение времени скопированных компилирования на ISE, 9.2i SP4 Quartus II, 8.0 ядер проектов Quartus II и ISE oc_aquarius 15 6,53 0,99 6,6х oc_des_des3perf9 10 4,11 1,24 3,3х oc_ethernet 90 14,48 2,2 6,6х oc_oc8051 70 16,35 2,85 5,7х oc_or1k 20 5,98 1,64 3,6х oc_pci 70 16,33 2,47 6,6х oc_usb_funct 80 23,68 2,54 9,3х Проекты OpenCores

Трассировочная архитектура MultiTrack

Рис. 5. Реализация 5- и 3-входовых функций с помощью АЛМ Stratix III и пары LUT-триггер Virtex-5

входов, требуемое число общих входов устанавливает жесткие ограничения на типы комбинируемых функций. Эти ограничения делают редким случаем использование базовой 6-входовой LUT как двух 5-входовых LUT. В отличие от этого, два дополнительных входа АЛМ позволяют использовать его как две полностью функциональные 5-входовые LUT, что обеспечивает значительный выигрыш по занимаемой площади на кристалле. В таблице 5 представле-

Табл. 5. Сравнение гибкости логических элементов FPGA Stratix III и Virtex-5 АЛМ Stratix III

LUT Virtex-5

Минимальное число общих входов АЛМ

5-вх. LUT

5

2

4-вх. LUT

4

1

Выход 1

Выход 2

5-вх. LUT 5-вх. LUT 5-вх. LUT

3-вх. LUT

4-вх. LUT

4-вх. LUT

4-вх. LUT

3

3-вх. LUT

0

2

3-вх. LUT

1

Табл. 6. Сравнение возможностей межсоединений FPGA Stratix III и Virtex-5 Число Число достижимых LAB/CLB шагов Stratix III Virtex-5 1

34

Число достижимых ЛЭ Stratix III

Virtex-5

Отношение числа ЛЭ Stratix III к ЛЭ Virtex-5

12

850

132

6,4 2,3

2

96

96

2400

1056

3

160

180

4000

1980

2,0

Всего

290

288

7250

3168

2,3

Примечание: 1 АЛМ = 2,5 ЛЭ, а 1 LAB = 10 АЛМ

43

Заключение

С увеличением сложности проектов с использованием FPGA возникла необходимость дальнейшего развития их архитектуры и усовершенствования технологического процесса. Однако поиск оптимальной архитектуры, сочетающей высокую производительность, большую логическую емкость и широкие возможности трассировки, связан с большими трудностями для разработчиков. Целью ресурса OpenCores является объективная и беспристрастная оценка архитектуры и программных инструментов разработки. Компания Altera провела сравнительный анализ двух

электронные компоненты №1 2009

ПЛИС и СБИС

Рис. 6. Трассировочная архитектура MultiTrack компании Altera

но число общих входов, требующихся для нескольких комбинаций функций для логических элементов Stratix III и Virtex-5. Например, АЛМ компании Altera способен реализовать две независимые 4-входовые функции (без общих входов), тогда как LUT Virtex-5 требует использования трех общих входов. На рисунке 5 показан другой пример: реализация с помощью АЛМ 5-входовой и 3-входовой функции без каких-либо общих входов, в то время как LUT Virtex-5 требует три общих входа. В конечном итоге это приводит к тому, что, используя ресурсы 6-входовых LUT, трудно найти для реализации на их основе функции, использующие менее шести входов. В результате того, что имеется возможность разделения LUT с помощью АЛМ в FPGA Stratix III, в среднем упаковывается в 1,8 раза больше логических элементов, чем с помощью пары LUTтриггер в FPGA Virtex-5.

Трассировочная архитектура MultiTrack, используемая в FPGA Stratix III, обеспечивает связь между различными кластерами логических элементов и характеризуется определенным количеством шагов (hop), необходимых для того, чтобы соединить один логический блок (logic array block — LAB) с другим. Чем меньше количество шагов и предсказуемее модель трассировки, тем выше производительность и легче оптимизация архитектуры с помощью инструментов САПР. Архитектура трассировки межсоединений MultiTrack обеспечивает большую доступность ко всем окружающим LAB с помощью меньшего числа связей, что позволяет увеличить производительность, снизить энергопотребление и оптимизировать упаковку логики. На рисунке 6 показано число шагов, требующихся для соединения LAB, находящегося в центре рисунка (выделен серым цветом), с окружающими LAB (для простоты рассматриваются только соединения длиной 4 LAB). В таблице 6 приводится сравнение эффективности соединений в FPGA Stratix III и Virtex-5 по количеству LAB/ CLB, достижимых за данное число шагов. В FPGA Stratix III за один шаг достижимо намного большее число LAB(34), чем конфигурируемых логических блоков (Configurable Logic Block — CLB) в Virtex-5. Если при подсчете количества логических блоков учитывать еще и большую эффективность АЛМ, то результат будет даже более предпочтительным для Stratix III. Поскольку LAB эквивалентен 25-ти логическим элементам на основе 4-входовой LUT в сравнении с 11-ю логическими элементами Virtex-5, подсчет количества логических схем с учетом коэффициента 1,8, достигаемого с помощью данного числа шагов, показывает, что логическая емкость FPGA Stratix III оказывается значительно выше.

типов FPGA на основе типовых проектов OpenCores. Результаты этого анализа, а также RTL-коды проектов, установочные файлы для тестирования и др. доступны для всех заказчиков, которые хотели бы ими воспользоваться. Результаты оценки показали, что преимущества FPGA Stratix III в части производительности, коэффициента заполнения и времени компилирования увеличиваются с ростом сложности

ПЛИС и СБИС

44

проекта. Это объясняется оптимальной архитектурой FPGA, которую с успехом использует программный инструмент разработки Quartus II. С появлением следующего поколения FPGA компании Altera — 40-нм семейства Stratix IV — преимущества архитектуры, использующей АЛМ и систему трассировки MultiTrack, позволят достичь еще более высокой производительности и степени заполнения

кристалла FPGA, а также уменьшения времени компилирования проекта. Литература 1. How to perform meaningful benchmarks on FPGAs from different vendors, Seyi Verma// www.pldesignline.com.

2. OpenCore Stamping and Benchmarking Methodology//www.altera.com.

3. Stratix III Device Family Architecture// www.altera.com.

новости технологий

| Agilent Technologies представила самое высокоскоростное решение для моделирования целостности сигналов в цепи | Transient-Convolution Simulator — самое высокоскоростное решение для моделирования целостности сигнала в цепи для мультигигабитных высокоскоростных сетей передачи данных — является частью САПР ADS компании Agilent Technologies и обеспечивает тройное увеличение скорости моделирования целостности сигнала.

Transient-Convolution Simulator сочетает в себе высокочастотный ADS SPICE, решение для моделирования свертки и сопутствующие модули. Поддержка многоядерных процессоров и новый вычислитель разреженных матриц большой размерности позволяет разработчикам, занимающимся проблемой целостности сигнала, оперативно выполнять проверку всех возможных вариантов для достижения наилучших результатов. «Используя новое решение ADS Transient-Convolution Simulator компании Agilent, мы можем получать данные с передатчика Stratix II GX, расходуя на 30% меньше времени, чем обычно. Средства анализа разработок позволяют нам нарастить объем чипа и помочь нашим клиентам в более быстром продвижении их систем на рынке», — сказал Дэвид Гринфилд, старший управляющий отдела продвижения высокотехнологичной продукции Altera Corp. Наиболее популярное применение ADS Transient-Convolution Simulator — разработка и проверка последовательных мультигигабитных соединений между чипами. Такие соединения можно найти практически во всех потребительских и промышленных цифровых устройствах, производимых сегодня — от ноутбуков до серверов для хранения и передачи данных, коммуникационных узлов и интернет-маршрутизаторов. Учитывая те сверхвысокие скорости обмена данными, на которых работают данные соединения, инженеры должны иметь в виду такие физические явления как рассогласование нагрузки, отражения, электромагнитное взаимодействие, ослабление перекрестных и СВЧ-помех вследствие скин-эффекта и тангенса угла диэлектрических потерь. ADS Transient-Convolution Simulator позволяет инженерам, отвечающим за целостность сигнала, решать возникающие проблемы, применяя моделирование what-if (поиск свободной ПЧ). В этом процессе используется схемотехническая модель, анализ которой относительно полученных данных и электромагнитной топологии позволяет найти оптимальное решение, чтобы избежать дорогостоящего и затратного по времени выпуска нескольких пользовательских прототипов. «Повышение скорости моделирования с помощью ADS Transient-Convolution Simulator позволило снизить время моделирования вдвое и тщательнее анализировать все более сложные системы», — дал оценку Рой Гриф, специалист, отвечающий за исследования в области целостности сигнала компании Micron Technology Inc. Он также добавил, что, применяя это усовершенствованное решение, в компании получили возможность совмещать крупные кремниевые модели (включая полную структуру шины передачи данных и дерева синхронизации) с соответствующими шинами питания и заземляющими проводами. Более подробную информацию о Transient Convolution Simulator см. на сайте www.agilent.com/find/eesof-ads2008_t-csimulator. www.agilent.ru

www. elcp.ru

Как снизить потребляемую мощность при разработке высокопроизводительных ASIC и СнК? Необходимость снижения потребляемой мощности наряду с повышением производительности и уменьшением площади кристалла стала одной из важнейших проблем для разработчиков ASIC и систем на кристалле (СнК), которые используются в портативных мобильных устройствах, сетевом оборудовании и других приложениях. В статье рассматриваются эффективные методы снижения энергопотребления на ранних этапах разработки системы. Программное средство разработки Xenergy компании Tensilica позволяет оперативно оценить потребляемую мощность процессорного ядра и локальной памяти и оптимизировать конфигурацию системы. Статья представляет собой сокращенный перевод работы [1]. Тем не менее, инструментов разработки эффективной с точки зрения потребления энергии архитектуры ASIC и СнК весьма немного. Средство разработки Xenergy компании Tensilica является первым в отрасли инструментом САПР, которое позволяет реально оценить влияние различных конфигураций процессора на суммарное потребление энергии. Этот инструмент также помогает разработчикам программ оптимизировать код, управляющий режимами энергопотребления в приложении, путем моделирования подсистемы «процессор–память». В то время как большинство инструментов разработки ориентировано на улучшение производительности и создание программного кода оптимального размера, Xenergy позволяет построить более эффективную с точки зрения потребляемой энергии конфигурацию подсистемы «процессор–память».

Xenergy может быть использован разработчиками для выполнения прикладных программ на процессорах Xtensa или Diamond Standard компании Tensilica с различными конфигурациями ядер, а также для оценки мощности, рассеиваемой процессором, кэш- и локальной памятью, связанной с ядром процессора. Разработчик может модифицировать конфигурацию процессора, добавить расширения команд, регистровые файлы или специализированные программные модули, а также оптимизировать прикладной код с целью снижения общей мощности, потребляемой процессором и памятью. В центре внимания — общая потребляемая мощность

Ключевым вопросом разработки эффективных, с точки зрения потребления энергии, ASIC и СнК является расчет

суммарной потребляемой мощности. Слишком часто разработчики фокусируют свое внимание на статическом показателе потребляемой мощности, игнорируя реальное общее потребление мощности на единицу рабочей нагрузки. Эта ошибка является следствием предположения, что все процессоры выполняют примерно равное количество операций за определенный тактовый цикл. Это допущение близко к истине для 32-разрядных RISC-процессоров общего назначения, однако не подходит для специализированных процессоров Xtensa компании Tensilica, которые предназначены для решения строго определенных задач в составе кристалла. Разработчик ASIC или СнК может так сконфигурировать специализированный процессор, что это приведет к увеличению площади, занимаемой процессорным ядром. В среднем процессор, занимающий на кристалле большую площадь, потребляет больше энергии за тактовый цикл и, в общем случае показатель потребляемой мощности (мВт/МГц) увеличивается. Однако если используемые для оптимизации процессора специализированные команды значительно уменьшают общее число тактов, требующихся для выполнения этого задания, то общее количество потребляемой энергии (мощности, рассеиваемой за тактовый цикл, умноженной на общее время выполнения задания) можно уменьшить. Рассмотрим случай, когда использование специализированных команд процессора приводит к увеличению рассеиваемой процессором мощности за тактовый цикл на 20%. Если это увеличение удельной мощности (мВт/МГц) скомпенсировано 3-кратным увеличением скорости выполнения задания, то общее количество энергии, потребляемой при

электронные компоненты №1 2009

45 ПЛИС и СБИС

Введение

Оптимизация энергоэффективности устройства на уровне приложения и системы во многих случаях позволяет снизить требования к потребляемой мощности процессора и памяти на 50%. Снижение потребляемой мощности на ранних этапах разработки архитектуры системы значительно выигрывает у возможности снижения энергопотребления на более поздних стадиях разработки — на этапе создания RTL-кода или физического проектирования. Существует несколько путей снижения потребляемой мощности заказных микросхем (ASIC) и СнК, используемых в САПР: управление тактовым сигналом, снижение напряжения питания и рабочей частоты, оптимизация логики, снижение токов утечки, использование библиотек малопотребляющих элементов и применение новых технологических процессов. К сожалению, для реализации этих методов могут потребоваться месяцы и, кроме того, их эффективность не так высока, как при использовании методов оптимизации архитектуры устройства на системном уровне. Разработка архитектуры завершается до создания RTL-кода, и именно на этом этапе проектирования устройства у разработчиков имеются максимальные возможности для поиска путей снижения потребляемой мощности. Разработчики ASIC и СнК используют ряд правил и принципов для оптимизации производительности системы и размера кристалла. Эти принципы используются при выборе таких параметров системной архитектуры, как тип подсистемы памяти (банки памяти или единая память большого размера), система межсоединений (единая шина, иерархическая система шин или межсоединения типа точка–точка), тип кэш-памяти и т.д.

выполнении этого задания, уменьшается на 60%.

а затем, когда осуществляется отладка прикладного программного обеспечения. Совместная разработка аппаратной и программной части проекта — это итеративный поэтапный процесс.

Поцикловая оценка рассеиваемой мощности

ПЛИС и СБИС

46

Программное средство Xenergy выполняет вычисление потребляемой мощности за тактовый цикл для каждой команды процессора Xtensa или Diamond Standard. Для каждой специализированной команды, сгенерированной специализированным языком TIE (Tensilica Instruction Extension), Xenergy использует эмпирические статистические модели расчета мощности, потребляемой при выполнении операции доступа к памяти (чтение и запись), а также мощности, потребляемой при выполнении каждой команды.

Xenergy моделирует приложение на поцикловом симуляторе набора команд (ISS), который предоставляет детальную информацию о каждой выполненной команде и каждой операции доступа к памяти. На основе этих данных, а также информации о конфигурации процессора, TIE-командах и используемом технологическом процессе Xenergy с помощью статистических моделей выполняет оценку динамической мощности, токов утечки и общей мощности, рассеиваемой процессором, кэш- и локальной памятью команд и данных, связанных с процессорным ядром. Программный инструмент Xenergy построен на основе существующих средств анализа потребляемой мощности компании Tensilica. Инструменты конфигурирования процессора Xtensa предоставляют возможность разработчику ASIC и СнК оценивать занимаемую на кристалле площадь, максимальную тактовую частоту и мощность, рассеиваемую процессорным ядром в режиме реального времени в процессе конфигурирования процессора. Xenergy идет дальше — он осуществляет расчет мощности, потребляемой процессором и локальной подсистемой памяти в процессе выполнения данного приложения.

Xenergy лучше всего использовать поэтапно: сначала, когда разработчик выбирает параметры конфигурации и определяет специализированные команды для выполнения данного задания,

Оптимизация конфигурации процессора

С помощью оптимизации конфигурации процессора Xtensa в соответствии с требованиями к приложению общая мощность, рассеиваемая при выполнении задания, может быть значительно снижена, как показано в таблице 1. Значения, представленные в таблице 1, получены при условии, что в алгоритм программ не было внесено никаких изменений (не считая включения программных модулей на С для вызова специализированных команд), а также использовалась кэш-память одинакового объема для базового и оптимизированного процессоров. Скорость работы Xenergy весьма высока, поэтому специалисты могут использовать этот инструмент для анализа потребляемой мощности во время отладки специализированных команд для процессора Xtensa. Разработчики имеют возможность сразу увидеть изменение значения общей потребляемой мощности при выборе конфигурации процессора (при настройке умножителей, DSP-подсистем, блоков вычислений с плавающей запятой и т.д.) и при использовании тех или иных специализированных команд. Кроме того, они могут заметить изменение потребляемой мощности при выборе параметров интерфейсов и подсистем памяти. Способность Xenergy моделировать специализированные команды является критически важной для специалистов, использующих процессор Xtensa в качестве альтернативы ручной разработки RTL-кодов модулей ускорителей передачи данных в ASIC или СнК. Разработчики могут создать значительное число новых специализированных команд, которые формируют структуры процессора, напоминающие аппаратные каналы передачи данных заказных RTL-блоков. Поэтому возможность оценки мощности потребления на ранних этапах разработки является наиболее важной для разработчиков, знакомых

Таблица 1. Снижение потребляемой мощности при использовании специализированных команд Конфигурация

Скалярное произ­ Алгоритм Алгоритм Алгоритм ведение векторов AES Viterbi FFT

Процессор Xtensa, базовая число циклов, тыс. конфигурация мощность, мкДж

12

283

280

326

3,3

61,1

65,7

56,6

Процессор Xtensa, оптими- число циклов, тыс. зированная конфигурация мощность, мкДж

5,9

2,8

7,6

13,8

1,6

0,7

2,0

2,5

2

82

33

22

Коэффициент снижения потребляемой мощности

www. elcp.ru

со средствами оптимизации производительности и площади, занимаемой процессором. Другой важной особенностью Xenergy является возможность оценки мощности, потребляемой памятью. Рассмотрим случай, когда в результате конфигурирования создаются дополнительные регистры состояния и регистровые файлы в ядре процессора Xtensa. Такая оптимизация не приводит к заметному улучшению производительности, но значительно уменьшает число операций доступа к локальной памяти, что обеспечивает снижение общей потребляемой мощности. Это позволит разработчику выбрать оптимальное соотношение между площадью, производительностью и потребляемой мощностью на ранних этапах разработки системы. Оптимизация программного обеспечения

Кроме оптимизации кода по производительности и объему Xenergy позволяет программисту контролировать и мощность, потребляемую процессором и памятью. Например, реструктурирование данных для снижения числа операций доступа к памяти с помощью создания временных блоков данных приведет к снижению энергопотребления. Такие изменения должны не только снизить потребляемую мощность, но и улучшить производительность прикладного программного обеспечения. И действительно, средства разработки компании Tensilica в этом случае отразят увеличение производительности системы и снижение энергопотребления. Малопотребляющая архитектура процессоров компании Tensilica

Базовая архитектура системы команд (ISA) процессора Xtensa, общая как для оптимизируемых процессорных ядер Xtensa, так и для процессорных ядер Diamond Standard, обеспечивает наименьшую в отрасли потребляемую мощность и наивысшую производительность по сравнению с более ранними процессорными архитектурами. В таблице 2 показано, что высокопроизводительная версия процессорного ядра Xtensa LX2 использует менее половины площади кристалла и рассеивает половину мощности (мВт/МГц) эквивалентного процессорного ядра ARM 1136J-S. Отметим, что в таблице 2 производится сравнение процессора ARM 1136J-S и 3-канальной статической суперскалярной версии процессорного ядра Xtensa LX2, сконфигурированного в виде высокопроизводительного процессора общего назначения, эквивалентного ARM 1136J-S. Результаты

Таблица 2. Сравнение производительности и потребляемой мощности процессорных ядер Xtensa и ARM11 (технологические нормы 0,13 мкм)

Процессор

Эквива­ Потреб­ Производи­ лентная рабо­ ляемая мощ­ тельность, MIPS/ чая частота, ность, мВт (согласно оцен­ МГц мВт/МГц ке Dhrystone)

ARM 1136J-S

333

0,60

1,98

Xtensa LX2 (3-канальная FLIXархитектура)

700

0,170

10,4

испытаний по методике EEMBC показали, что в среднем производительность этой конфигурации процессора Xtensa в 2,5 раза выше, а удельная производительность (MIPS/мВт) в 5 раз выше соответствующих показателей процессорного ядра ARM 1136J-S.

ляет снизить мощность, потребляемую ASIC и СнК. Они включают режимы пониженного потребления при доступе к локальной памяти, а также при управлении портами трассировки и встроенными модулями отладки. В архитектуре процессора также реализован точный механизм управления тактовым сигналом для каждого элемента процессора, включая те функциональные блоки, которые были сформированы в результате оптимизации. Полученные значения типовой потребляемой мощности оптимизированного по быстродействию и выполняющего типовые операции процессора Xtensa с минимальной конфигурацией: – 38 мкВт/МГц (130-нм низковольтный (LV) технологический процесс); – 48 мкВт/МГц (90-нм высокопроизводительный (GT) технологический процесс). Заключение

В процессоре Xtensa предусмотрено несколько энергосберегающих режимов, применение которых позво-

новости беспроводных технологий

| Gartner представила список мобильных технологий следующих двух лет | Компания Gartner обнародовала список из восьми новых технологий, которые увидят свет в 2009—2010 гг. Спецификации версии Bluetooth 3.0 выйдут в 2009 г., при этом выпуск новых устройств начнется в 2010 г. Их энергопотребление будет существенно ниже, а скорость передачи выше, чем у предшественников с поддержкой Bluetooth 2.0. Появится большое количество новых пользовательских интерфейсов для мобильных устройств, предназначенных для запуска приложений B2E и B2С. Ожидается, что внедрение данных разработок позволит повысить скорость и удобство работы в интернете. Электронное определение местоположения станет постоянным компонентом контекстных программ, а с увеличением покрытия Wi-Fi получит еще большую популярность. Благодаря интеграции данного сервиса мобильные приложения станут более функциональными и востребованными. Стандарт беспроводной передачи данных 802.11n повысит скорость пересылки информации до 100…300 Мбит/с в сетях Wi-Fi, а технология многоканального ввода/вывода позволит повысить качество покрытия. Предполагается, что 802.11n будет основным стандартом устройств Wi-Fi на протяжении следующих нескольких лет. В этот период значительное влияние на формирование рынка окажут новые дисплейные технологии, в т.ч. активнопиксельные и пассивные (электронная бумага) экраны, а также пикопроекторы. Их внедрение позволит увеличить время автономной работы устройств и повысить качество изображения. Наиболее дешевым способом доставки приложений и контента пользователям мобильных устройств станет Mobile Web. Кроме того, широкое распространение получат сотовые технологии, такие как HSPA, которые будут конкурентами Wi-Fi. Отмечается, что развитие получит технология Near Field Communication (NFC), позволяющая передавать данные между аппаратами на расстояние в несколько сантиметров. Предположительно она будет использоваться для осуществления мобильных платежей.

Инструментальное средство Xenergy компании Tensilica позволяет оценить энергопотребление подсистемы «про­ цессор–память» на основе процессорного ядра Xtensa или Diamond Standard и использует для этой оценки разработанный прикладной код. По сравнению с традиционным методом RTL-анализа потребляемой мощности, который может занять часы или даже дни, применение Xenergy позволяет оценить энергопотребление в течение нескольких минут, что в конечном итоге значительно ускоряет процесс разработки приложения. Литература 1. How to Minimize Energy Consumption while Maximizing ASIC and SOC Performance//www.tensilica.com.

47 ПЛИС и СБИС

Встроенные режимы низкого потребления

www.russianelectronics.ru

электронные компоненты №1 2009

СТАНДАРТИЗАЦИЯ В ОБЛАСТИ ПРОМЫШЛЕННых СЕТЕЙ. Развитие беспроводных стандартов для АСУ ТП Галина Гайкович, член ISA, эксперт секции «Промышленные сети» IEC (МЭК), ведущий инженер, Институт проблем передачи информации им. Харкевича РАН

В статье описываются особенности стандартизации промышленных сетей, новые беспроводные стандарты Wireless Hart и ISA 100.11, рассказывается о ведущей роли международного общества по автоматике ISA в развитии семейства беспроводных стандартов для промышленной автоматики предприятий и крупных производственных комплексов. Приводится пример организации единой инфраструктуры беспроводных сетей промышленной автоматики по проекту ИППИ РАН. Особенности стандартизации промышленных сетей. Роль ISA и WCT

Сети и интерфейсы

48

В настоящее время существует большое многообразие промышленных сетей, которые можно в зависимости от типов устройств и способа управления разделить на три основные категории: сенсорные (sensorbus: CAN, Seriplex, ASi, LonWorks и др.); сети с простыми полевыми устройствами (devicebus: Modbus, CAN, DeviceNet, Profibus DP, Lonworks, FIPIO, SDS, Interbus S и др.); полевые сети со сложными устройствами (fieldbus: Foundation FieldBus, Profibus РА, Hart и др.). Число проводных сетей промышленной автоматики непрерывно растет. Этот процесс сопровождается внедрением и беспроводных технологий в их сетевую архитектуру. Чтобы не создавать в мировом производственном секторе хаоса и неразберихи, все промышленные сети подлежат международной стандартизации. Однако если современные системы управления предприятием — высшие уровни по модели CIM [1] — базируются на коммуникационных протоколах и стандартах, широко используя сети Ethernet и интернет-технологии, то в области систем управления промышленной автоматикой, которая идет своим особым путем, положение дел со стандартизацией гораздо хуже. Каково же оно в отношении промышленных сетей АСУ ТП? Известно, что основными организациями по международной стандартизации являются ISO (International Organization for Standardization — Международная организация по стандартизации, МОС), IEC (International Electrotechnical

www. elcp.ru

Commission — Международная электротехническая комиссия, МЭК), ITU (International Telecommunication Union — Международный союз электросвязи, МСЭ). Между ними осуществляется тесное сотрудничество в рамках альянса WSC (World Standard Cooperation — Всемирное сотрудничество по стандартам). Сфера деятельности ISO касается стандартизации практически во всех областях, кроме электротехники и электроники, которые, в свою очередь, закреплены за IEC. В подчинении ISO и IEC находятся национальные комитеты по стандартизации, представляющие все страны мира, например ANSI (American National Standards Institute — Американский национальный институт стандартов, США); DIN (Deutsche Institute für Normung — Институт национальных стандартов, Германия); GOST R (ГОСТ, Федеральное агентство по техническому регулированию и метрологии, Россия) и т.д. Мировая практика показывает, что в основном через национальные комитеты или с их непосредственным участием ведется подготовка будущих проектов мировых стандартов ISO и IEC. Утверждением международных стан­ дартов для промышленных сетей предприятия (в т.ч. АСУ ТП ) занимается подсекция SC65C секции TC65 Industrial Process Measurement, Control and Automation («Управление процессами производства и его автоматизация») IEC. В секции TC 65 IEC работают эксперты — представители от разных стран, включая Россию.

За вопросы частотного регулирования и распределения частот для беспроводных сетей в мировом масштабе отвечает отдел ITU-R. Отдел ITU-R опирается, в свою очередь, на национальные министерства и ведомства, например FCC (Federal Communication Commission — Федеральная комиссия США по связи) и CFR47 стран Америки, ФГУП «ГКРЧ» России, а также на такие организации и комитеты Европы как ETSI (European Telecommunication Standardization Insti­ tute — Европейский Институт по Стан­ дартизации), комитет ECC (Electronic Communications Committee — Комитет по Электронным Средствам Связи), руководителем которого является представитель из России. Так, в разделах 5.138, 5.150 и 5.280 регулирования частот ITU-R по регионам мира была выделена единая (за некоторым исключением) безлицензионная радиочастотная полоса ISM (Industrial, Scientific and Medical) — 6,765 МГц...246 ГГц. Следует отметить, что по Регламенту РФ таблица распределения частот для промышленных, научных и медицинских целей в настоящее время максимально приближена к радиочастотному диапазону ISM/ ETSI (см. рис. 1). Однако при распределении частот национальными комитетами внутри стран могут быть и некоторые отличия, которые следует учитывать при разработке или применении радиооборудования в сетях промышленной автоматики разных регионов. Так, для беспроводных сетей промышленной автоматики (см. рис. 1) могут использоваться следующие частотные диапазоны: 2,4...2,5 ГГц; 902...928 МГц и 868,0...868,6 МГц.

Однако при использовании безлицензионных полос частот ISMдиапазона для АСУ ТП предприятий придется также разрабатывать специальные рекомендации по размещению однотипных беспроводных систем (в виде частотного планирования). В таком случае должна быть учтена как специфика используемых частот разных регионов, так и решена проблема сосуществования радиосистем в одном частотном диапазоне. Дело в том, что наряду с радиооборудованием для АСУ ТП, которое должно быть достаточно надежным, к примеру, в диапазоне 2400...2483,5 ГГц, могут одновременно работать беспроводные персональные сети (Bluetooth, ZigBee, WiBree), беспроводные локальные сети WLAN (IEEE802.11b,g), а также системы позиционирования объектов RTLS (Real Time Location System — система местонахождения объекта в реальном времени): RFID (Radio Frequency Identification — радиочастотная идентификация) или RSSI (Received Signal Strength Indication — индикация уровня принимаемого сигнала). Развитием профессиональных стандартов занимаются также независимые общества и альянсы, которые могут сотрудничать с МЭК напрямую или работать под руководством национальных комитетов. Так, в секции TC65 МЭК имеются представители от таких независимых промышленных организаций как HCF (Hart Communication Foundation), FF (Fieldbus Foundation), PNO (Profibus & Profinet Organization), ODVА (Open Device Vendor Association — Ассоциация изготовителей устройств для открытых систем), группа EPSG (Ethernet PowerLink Specification Group), IAONA (Industrial Automation Open Networking Alliance — Альянс промыш-

ленной автоматизации на базе открытых сетей). Особого внимания заслуживает WCT (Wireless Cooperation Team — Cоюз промышленников по беспроводным технологиям) и ISA (International Society of Automation — Международное общество по автоматике).

WCT — это совсем новый союз из обществ HCF, FF, PNO и ОРСF, который был образован в сентябре 2007 г. с целью создания беспроводной инфраструктуры на полевом уровне АСУ ТП. Первым запоминающимся шагом их совместной деятельности явилось создание общего электронного языка EDDL (Electronic Device Description Language — язык описания электронных устройств). Этот уникальный метод позволил решить вопрос о совместимости датчиков (исполнительных механизмов, клапанов и др.) разных производителей. Информация о полевых устройствах (независимо от их производителей) посредством EDDLинтерпретатора может быть представлена на прикладном уровне любому хосту АСУ ТП, который, в свою очередь, также не зависит от производителя. Позднее EDDL-технология была доработана и оформлена в виде международного стандарта IEC 61804 [2]. Этот стандарт был принят на вооружение ISA (International Society of Automation — Международное общество по автоматике), которое адаптировало его в виде национального стандарта США под названиями ANSI/ISA-61804-3 Function Blocks (FB) for Process Control — Part 3: Electronic Device Description Language (EDDL) и ANSI/ISA-61804-4 Function Blocks (FB) for Process Control — Part 4 EDD Interoperability. На меж дународной выставке ISA EXPO 2008 г. в Хьюстоне (США) Комитет ISA 104 представил системы

электронные компоненты №1 2009

49 Сети и интерфейсы

Рис. 1. Сравнение ISM-диапазонов ITU-R по странам и регионам

управления производством разных компаний (ABB, Emerson, Invensys и Siemens), к каждой из которых через станцию полевых шин была подключена промышленная шина FF с полевыми устройствами от различных производителей — Emerson, Endress+Hauser, Foxboro Eckardt, Metso, MTL, Samson и Siemens. Технология EDDL уже находит свое применение и в беспроводных сетях. На рисунке 2 в качестве примера показан действующий фрагмент АСУ ТП c подключенной беспроводной сетью Wireless Hart системы управления производственным процессом SIMATIC PCS7. На рисунке 2 отображены устройства проводного Hart, подключенные, с одной стороны, к полевой шине Profibus через станцию ввода/вывода ET2000, а с другой (минуя беспроводные адаптеры и шлюз беспроводной сети Wireless Hart) через беспроводные радиомосты Scalance — к промышленной сети Ethernet. Эти полевые устройства интегрированы в автоматизированную систему управления технологическим процессом с использованием EDDL-файлов, представляющих собой текстовые файлы (типа html). Но если WCT — союз промышленников, решающий профессиональные задачи внутри узкого круга крупных компаний, то ISA — это Международное Общество, работающее совместно с национальным комитетом по стандартизации ANSI, c МЭК и другими организациями [3].

ISA сотрудничестве с институтом ANSI, который хорошо известен пользователям промышленных сетей всего мира по таким стандартам как ANSI/ISA88 Batch Control («Управление оборудованием, безопасностью и производственными рисками для процессного (непрерывного) производства»); ANSI/ISA-95 Enterprise Control System Integration («Управление дискретным производством»), который, в свою очередь, является продолжением ANSI/ISA88. Именно эти документы легли в основу международного стандарта IEC 62264-1, 2. Стандарт ANSI/ISA-50.02 Fieldbus Standard for Use in Industrial Control Systems («Полевые шины в системах управления промышленным процессом») можно попросту назвать бестселлером сотрудничества института ANSI и общества ISA. Именно он стал базовым при разработке проекта международного стандарта IEC 611158, который наконец-то позволил создать единый стандарт, описывающий физический и канальный уровни всех существующих и разрабатываемых проводных промышленных сетей автоматики.

Рис. 2. Проводной Hart и Wireless Hart в составе АСУ ТП SIMATIC PCS 7, Международная выставка EXPO 2008 (США)

Сети и интерфейсы

50

ISA — спонсор Общества федерации по автоматике (The Automation Federation), а также партнер группы пользователей различных компаний промышленности — OMAC (Organization for Machine Automation and Control — Организация по управлению и автоматизации производства); WBF (World Bus Foundation — Мировое сообщество профессионалов по автоматике и системам управления), Альянса обществ и различных институтов, например IICА (Institute of Instrumentation Control and Automation — Институт по автоматизации и инструментальному контролю, Австралия); МНТО ПМ (Международное научно-техническое общество приборостроителей и метрологов, учредителем которого является НТО им. академика С.И. Вавилова, Россия); WINA (Wireless Industrial Networking Alliance — Альянс по беспроводным промышленным се­тям) [4]. В настоящее время в секции ТС65 IEC предметом обсуждения являются проекты по безопасности проводных и беспроводных промышленных сетей ISA SP99 & SP100 в качестве очередных международных стандартов. Таким образом, далеко не случайно, что IEC возлагает большие надежды на ISA в области международной стандартизации будущих беспроводных решений. Так, в результате совместной встре-

www. elcp.ru

чи ISA 100 и подсекции SC 65C/TC65и в Оттаве в июле 2008 г. было принято следующее решение о новых направлениях в международной стандартизации беспроводных сетей для промышленной автоматики: – Сосуществование беспроводных сетей и систем на предприятии в одном пространстве. Как было уже сказано, промышленные сенсорные сети могут подвергаться влиянию других беспроводных сетей, работающих в одном и том же частотном диапазоне ISM. Поэтому важной задачей является разработка общих рекомендаций по координации радиооборудования на предприятии.

– Беспроводные сети для заводской автоматики. При стандартизации таких сетей необходимо учесть более жесткие требования к радиооборудованию. На сегодняшний день отсутствует спецификация, которая могла бы порекомендовать беспроводную технологию, удовлетворяющую классу 0 [5].

– Конвергенция разнообразных беспроводных сетей для промышленной автоматики (класс 1) [5], технологического производства с целью выработки общей стратегии по их управлению в рамках предприятия и крупных производственных комплексов. На текущий момент на рассмотрении подсекции SC65C находится пер-

вый проект беспроводного стандарта Wireless Hart, который был предложен в IEC союзом WCT. Этот проект рассматривается как дополнение к промышленным шинам стандарта IEC 611158. В настоящее время WCT и ISA, несмотря на заключение договора о сотрудничестве WCT&ISA [6], являются серьезными конкурентами по отношению друг к другу. Поскольку союз WCT с его гениальными идеями по созданию беспроводных сетей для промышленной автоматики — закрытое общество, вполне объяснимо, что ведущая роль в части разворачивания следующих беспроводных проектов международных стандартов МЭК будет принадлежать международному профессиональному обществу ISA, a не WCT. Наряду с ISA и WCT следует упомянуть такую независимую организацию как институт IEEE, которая имея большое признание в мире, также сотрудничает с IEC напрямую [7]. Институт IEEE в области телекоммуникаций хорошо известен серией коммуникационных стандартов IEEE802 (например, Ethernet — IEEE 802.3). Появление промышленного стандарта Ethernet на базе IEEE802.3 вовсе не отменяет традиционную архитектуру построения систем автоматического

Рис. 3. Отладочный комплект от NIVIS для проектирования беспроводной сети промышленной автоматики на базе стандарта ISA 100.11а с поддержкой EDDL, Международная выставка EXPO 2008 (США)

Новые беспроводные стандарты в сетях промышленной автоматики и проблема их совместимости

Ни для кого не секрет, что в условиях непрерывного развития сетей промышленной автоматики предприятиям требуются километры дорогостоящих кабелей и вспомогательного оборудования (кабельных каналов, клемм, шкафов и др.), связывающих различные датчики и исполнительные механизмы, что, в свою очередь, приводит к значительному удорожанию проектов АСУ ТП. По этой причине дальнейшее совершенствование уже сложившейся

сетевой промышленной инфраструктуры АСУ ТП с учетом многообразия таких программно-аппаратных решений как Modbus, DeviceNet, Foundation FieldBus, Profibus, Hart, CanOpen и др. возможно путем внедрения беспроводных технологий на полевой уровень промышленных сетей. Совсем недавно организация HCF разработала стандарт Wireless Hart, версия 7. А на международной выставке ISA EXPO 2008 в Хьюстоне фирма Siemens уже представила первую демо-версию проводной сети Hart, подключенной через удаленную модульную станцию ET200 к полевой шине Profibus, и к беспроводной сети на базе стандарта Wireless Hart, подключенной к шине Profinet (см. рис. 2). Союз WCT предложил в 2008 г. проект этого стандарта в МЭК на рассмотрение в качестве базового беспроводного стандарта для полевых шин Hart, Fieldbus FF и Profibus. Ясно, что беспроводного решения Wireless Hart недостаточно на случай использования других сетей промышленной автоматики. В свою очередь, Комитет ISA100 предложил проект нового стандарта ISA 100.11a, предназначенного для создания единой беспроводной инфраструктуры на полевом уровне для различных промышленных сетей АСУ ТП.

Этот проект беспроводного стандарта ISA 100.11a версии 2 пока находится на стадии подготовки для передачи на рассмотрение в МЭК. Тем не менее на Международной выставке EXPO 2008 в Хьюстоне уже появились первые отладочные комплекты для разработки беспроводных сетей на базе стандарта ISA100. На рисунке 3 показан первый вариант такой беспроводной отладочной сети, разработанный фирмой NIVIS. Эта компания также продемонстрировала возможность подключения любого проводного оборудования (в частности, работающего по протоколу Hart) через специальные адаптеры к единой универсальной беспроводной сети проекта стандарта ISA 100.11a. Несмотря на заключенный договор о сотрудничестве между WCT&ISA [6], комитету ISA 100 и группе WCT так и не удалось решить вопрос о совместимости этих стандартов для беспроводных сетей промышленной автоматики полевого уровня АСУ ТП. Хотя у них действительно много общего, что наглядно было описано в статье автора [5]. Следует упомянуть, что за основу этих двух беспроводных стандартов для АСУ ТП взят беспроводной стандарт IEEE802.15.4_2006 [8]. С целью повышения надежности беспроводных систем для предприятий в обоих случаях на

электронные компоненты №1 2009

51 Сети и интерфейсы

управления в виде полевых шин, а является лишь дополнением к IEC 611158. Промышленные сети имеют свои особенности форматирования данных при их обмене между исполнительным оборудованием, между самими датчиками полевого уровня и центром управления. На прикладном уровне хоста АСУ ТП вводится дополнительно такое понятие как UAP (user application process — приложение пользователя), применяемое для полевых шин FF. Прикладной уровень хоста АСУ ТП имеет свою специфику, поэтому коммуникационных стандартов IEEE и стандартных интернет-протоколов прикладного уровня модели OSI явно недостаточно.

Сети и интерфейсы

52

физическом уровне используется технология FHSS, а на канальном уровне метод CDMA заменен на TDMA (см. рис. 4). Оба стандарта в последних версиях поддерживают EDDL для обеспечения совместимости полевых устройств от разного производителя. Однако имеются и следующие существенные отличия (см. рис. 4 и табл. 1).

– В ISA 100.11a используется сетевой уровень модели OSI на базе протокола 6 LoWPAN (RFC4944), т.е. предусмотрена 128-битная IPv6-адресация полевых устройств, которая в основном применяется на сетевом уровне магистральных маршрутизаторов или шлюзов. Внутри беспроводной сети используется укороченный — 16-битовый адрес EUI (без инкапсуляции и компрессии IP-заголовка в рамках одной беспроводной сети и с инкапсуляцией и компрессией IP-заголовка при наличии двух или более беспроводных сетей). В то же время внутри беспроводной сети WirelessHart вообще отсутствует IP-адресация оконечных устройств. Укороченная EUI-адресация и маршрутизация полевого беспроводного оборудования осуществляется на сетевом уровне в рамках одной беспроводной сети (не предусмотрена масштабируемость сетей, см. табл. 1).

– На прикладном уровне модели OSI в проекте ISA100.11a для проектирования приложений используется концепция объектно-ориентированной модели, а Wireless Hart — командноориентированная; т.е. управление устройствами — объектно-ориентированное и c помощью Hart-команд, соответственно; – В ISA 100.11a на прикладном уровне хоста АСУ ТП введен дополнительный подслой для управления UAP и между UAP, который по стандарту ISA SP50 для полевых шин IEC 61158 рассматривается отдельно от модели OSI. В Wireless Hart такое понятие отсутствует. Таким образом, на очередной встрече комитета ISA в Ницце (Франция) в июле 2008 г. было принято решение о конвергенции Wireless Hart и ISA100.11а. Поскольку эти два стандарта могут применяться в одном цехе на предприятии, была также создана рабочая группа по разработке общих рекомендаций по частотному планированию, учитывающих одновременное размещение как однотипных беспроводных систем, так и любых других (например, ZigBee, RLTS, WLAN IEEE802.11), которые могут использоваться на предприятии. В настоящее время ISA сообща с IEC продолжает работать над проектами новых беспроводных стандартов для промышленных сетей дискретного производства и заводской автоматики.

www. elcp.ru

Рис. 4. Стек протоколов ISA 100.11а и Wireless Hart для сетей промышленной автоматики

Совсем недавно была организована рабочая группа по вопросам создания общего беспроводного интерфейса Wireless Hart & ISA100.11 и др., например UWB (IEEE 802.15.3) или WLAN (IEEE 802.11) для предприятий и крупных производственных комплексов (см. рис. 5). Таким образом, комитет ISA делает первые шаги в сторону создания единой инфраструктуры беспроводных сетей промышленной автоматики и крупных производственных комплексов. Над такой задачей также работает ряд отечественных институтов, в т.ч. Институт проблем передачи информации им. Харкевича РАН, который является членом ISA и IEC; Институт системного программирования РАН; Центральный научно-исследовательский институт комплексной автоматизации. Целью такого совместного проекта является создание интегрированной технологической платформы для систем жизненно важной инфраструктуры на базе оборудования высокоскоростной транспортной беспроводной сети (ВТБС), работающего по стандарту IEEE 802.11s. Следует также отметить, что создание общего интерфейса беспроводной транспортной сети для разнотипных беспроводных сетей на предприятии представляет собой достаточно слож-

ную задачу. Если объединить только беспроводные персональные сети WPAN в общий беспроводной интерфейс с диапазоном скоростей от 250 Кбит/с (IEEE802.15.4) до 110...480 Мбит/с (IEEE802.15.3 (UWB)), а к ним еще добавить WLAN (IEEE 802.11 до 218 Мбит/с) и учесть разные требования пользователя по качеству сервиса QoS или одинаковые требования по приоритету сервиса PоS, то какую беспроводную среду взять за базу, чтобы это объединение было технически и экономически оправдано? Для начала следует четко представить, какой набор сетей необходим пользователю на производстве. Очевидно, что этот набор в каждом конкретном случае может быть разным: кому-то потребуется объединить беспроводные сети WHart&ISA100.11a или использовать одну из них, добавив систему видеонаблюдения или RLTS и т.д. Представляется, что идея с созданием общего интерфейса для разнотипных беспроводных сетей несколько абсурдна. Реальнее смотрится предложение WCT о создании общего беспроводного интерфейса для WHart&ISA100.11a и, добавлю, с возможностью организации дополнительных точек доступа (например, для передачи мультимедийной информации на базе проекта ВТБС ИППИ РАН (см. рис. 6).

Табл. 1. Основные отличия стандартов Wireless Hart и ISA100.11а Стандарт Wireless Hart Управление осуществляется по командам протокола Hart Локальная беспроводная сеть, топология mesh, полевые устройства с функцией маршрутизатора, топология mesh, МАС-адресация Простая архитектура построения беспроводной сети, подключение к полевой шине через один шлюз Уже разработаны беспроводные устройства, которые используются на предприятиях

Проект стандарта ISA100.11a Универсальность управления независимо от протоколов полевых шин Множество локальных беспроводных сетей, полевые устройства с функцией маршрутизатора и с ограниченными возможностями, топология mesh+star, IP-адресация Масштабируемость в рамках предприятия и крупных производственных комплексов, подключение к полевой шине через магистральные шлюзы Проект на доработке, но имеются отладочные комплекты для разработки беспроводных полевых устройств

Рис. 5. Этапы работы комитета ISA 100 по созданию универсального семейства беспроводных стандартов промышленной автоматики

Выводы

Литература 1. Гайкович Г.Ф. Беспроводная связь в сетях промышленной автоматики, Электронные компоненты, 2007, №10, с. 64.

2. IEC 61804-1:2003, Function blocks (FB) for process control, Part1: Overview of systems aspects.

53 Рис. 6. Единая беспроводная транспортная инфраструктура для предприятий и крупных производственных комплексов 3. ISA/ANSI. Standards and practices Department Procedure www.isa.org/Content/ NavigationMenu/Products _ and _ Ser vices/ Standards2/Get_Involved2/Committee_Tools/ Committee_Tools.htm.

4. ISA. Partners and affiliations. www.isa.org/ Content/NavigationMenu/General_Information/ Partners_and_Affiliates/Partners_and_Affiliates. htm.

5. Гайкович Г.Ф. Новые беспроводные стандарты для сетей промышленной автоматики, Электронные компоненты, 2008, №2, с. 75.

6. www.automationworld.com/webonly-3546.

7. Вишневский В.М., Ляхов А.И., Портной С.Л., Шахнович И.В.. Широкополосные беспроводные сети передачи информации. — М.: Техносфера, 2005. 591 с. 27–30.

8. IEEE Standard for Information technology. Part 15.4: Wireless Medium Access Control (MAC) and Physical Layer (PHY) Specifications for Low-Rate Wireless Personal Area Networks (WPANs) Revision of 802.15.4-2003, July 2006, http://ieeexplore.ieee. org ieeexplore.ieee.org.

электронные компоненты №1 2009

Сети и интерфейсы

Подводя итоги, можно сделать вывод, что стандартизация сетей промышленной автоматики имеет свои особенности. Промышленные сети АСУ ТП имеют собственную архитектуру построения, которая в настоящее время представлена полевыми шинами и Industrial Ethernet. Вопросами международной стандартизации промышленных сетей занимаются МЭК и национальные комитеты при поддержке независимых профессиональных обществ. Ведущая роль при разработке беспроводных стандартов для сетей промышленной автоматики принадлежит ISA и WCT. В настоящее время проекты ISA 100.11a и Wireless Hart находятся на согласовании с МЭК, и решается вопрос об их конвергенции. В комитете ISA и WCT ведется дальнейшая работа по созданию целого семейства беспроводных стандартов для промышленной автоматики, а также в России и за рубежом решается задача по созданию единой беспроводной инфраструктуры для предприятий и крупных промышленных комплексов.

Новости ПЛИС и СБИС

| Матрицы MachXO упрочили свои позиции на рынке | С момента своего основания три года назад, компания Lattice Semiconductor продала уже 15 млн. PLD MachXO. Эти устройства предназначены для широкого спектра применений, включая бытовую, автомобильную, компьютерную, телекоммуникационную, медицинскую и промышленную технику. Чаще всего разработчики используют MachXO вместо матриц СPLD и, реже, несложных FPGA. Матрицы MachXO имеют встроенные модули памяти, ФАПЧ, схемы экономии питания и т.д., что позволяет повысить степень интеграции конечного устройства. Помимо самых разных конфигураций LUT, пользователь может выбрать подходящий корпус, напряжение питания и количество линий ввода–вывода. www.russianelectronics.ru

Сети и интерфейсы

54

новости микроконтроллеров

| ВЗГЛЯД NXP НА ПЕРСПЕКТИВЫ ARM-МИКРОКОНТРОЛЛЕРОВ | Компания NXP Semiconductors рассматривает рынок ARM-микроконтроллеров как одно из важнейших стратегических направлений своего развития. За прошедшие несколько лет наблюдается рост популярности и возможностей ARM-микроконтроллеров этой компании. Каковы перспективы ARMтехнологии с точки зрения NXP? Компания NXP предоставляет широчайший выбор ARM-микроконтроллеров. На сегодняшний день в ее линейке насчитывается более 80-ти наименований этих компонентов, и их количество постоянно увеличивается, что позволяет разработчикам подобрать процессор, максимально удовлетворяющий их требованиям. Последними достижениями NXP являются представленные осенью 2008 г. МК семейства LPC1700 с рекордной среди Cortex-M3 производительностью (тактовая частота 100 МГц), семь новых представителей семейства микроконтроллеров LPC2900 с ядром ARM968E-S с возможностью исполнения кода программы непосредственно из флэш-памяти на тактовой частоте 125 МГц, а также новые МК LPC3130 и LPC3131, выполненные на основе ядра ARM926EJ, с тактовой частотой 180 МГц с высокоскоростным портом USB 2.0 OTG и наименьшей для своего класса стоимостью. Преимуществами ARM-микроконтроллеров от NXP являются ориентирование на различные сегменты рынка и длительная поддержка продуктов, наилучшая производительность флэш-памяти, высокая степень интеграции периферийных устройств (Ethernet, USB, LCD), 90-нм технологический процесс, малое энергопотребление (минимальное напряжение питания 0,9 В), отличное соотношение цена/производительность. Для разработчиков встраиваемых систем на базе ARMмикроконтроллеров ключевым фактором является доступ к полноценной экосистеме. Компания NXP предоставляет мощную ARM-экосистему, в которую входят инструменты разработки с поддержкой компонентов различных поставщиков, промежуточное программное обеспечение (middleware), отвечающее за взаимодействие между различными компонентами приложения (протоколы, файловые системы, драйверы и др.), а также ОС реального времени для полноценной отладки проекта. По лицензионному соглашению с ARM компания NXP будет иметь доступ ко всему семейству процессоров Cortex, а также к другим ARM-компонентам. В частности, к ним относятся высокопроизводительный низкопотребляющий процессор Cortex-M3, многоядерный процессор Cortex-A9 MPCore™, семейство процессоров обработки графики ARM Mali™, встроенная технология отладки и трассировки CoreSight™, а также полный набор IP-блоков компании ARM для использования в будущих разработках. Как отмечал Ян Яап Беземер (Jan Jaap Bezemer), менеджер по микроконтроллерам NXP, по оценкам компании, ARMмикроконтроллеры в ближайшее время займут около 50% рынка 32-разрядных МК во многих приложениях. В 2010 г. количество устройств, использующих ARM-микроконтроллеры, достигнет 4500 млн. шт. В течение нескольких лет эта архитектура станет фактически стандартной для встраиваемых приложений. ARM-технология будет применяться при разработке специализированных процессорных ядер. В ближайшее время ожидается рост использования инструментов с открытым кодом и библиотек при проектировании ARM-систем. ARM-архитектура и технология будет использоваться все большим числом производителей МК и пользователей. www.russianelectronics.ru

www. elcp.ru

ЭВОЛЮЦИЯ И СОВРЕМЕННОЕ СОСТОЯНИЕ АРХИТЕКТУРЫ MIPS Павел Осипенко, к.т.н., зав. отделом, НИИСИ РАН В статье описана история развития архитектуры MIPS от ее рождения до настоящего времени. Дается описание основных возможностей специализированных расширений архитектуры. Приводятся основные характеристики IP-ядер, предоставляемых компанией MIPS Technologies, Inc. Рассматриваются наиболее интересные продукты, разработанные другими компаниями на основе MIPS-архитектуры. Затронуты вопросы нарушения интеллектуальной собственности и действия MIPS Technologies, Inc. по защите своих прав. дительность и существенный выигрыш по сравнению с традиционными CISCпроцессорами. За счет этого микропроцессоры MIPS позиционировались как высокопроизводительные и применялись в мощных рабочих станциях, в первую очередь графических станциях производства SGI. Помимо SGI, станции на базе MIPS производили Olivetti, SiemensNixdorf, Acer, DEC, NEC и др. [1]. На эти станции были портированы как собственные операционные системы типа IRIX (SGI), RISC/OS (MIPS), так и широко распространенные ОС — Linux, Unix, Microsoft Windows NT, Windows CE. Однако в конце 90-х гг. процессоры архитектуры х86 сделали резкий рывок в производительности, и количество продаваемых станций резко упало. В результате компания MIPS Technologies практически полностью покинула рынок рабочих станций и настольных компьютеров и сосредоточила свои усилия на продаже лицензий на IP-ядра собственной архитектуры для рынка встраиваемых систем. Эволюция архитектуры

С момента своего появления в 1985 г. архитектура MIPS непрерывно развивалась. Вслед за спецификацией MIPS-I, на основе которой разработаны процессоры R2000 и R3000, появилась спецификация MIPS-II, реализованная в микропроцессоре R6000. В 1992 г. была представлена 64-битная версия архитектуры MIPS-III, впервые реализованная в микропроцессорах серии R4000, на смену которой пришли версии MIPS-IV (микропроцессор R8000) и MIPS-V. Такое обилие версий архитектуры создавало путаницу у потребителей и проблемы с переносом системного ПО, поэтому в 1999 г. MIPS Technologies представила две базовые спецификации архитектуры, покрывающие все предыдущие: MIPS32, основанную на MIPS-I,-II c элементами MIPS-III, которой должны соответствовать все новые 32-разрядные микропроцессоры, и архитектуру MIPS64,

являющуюся надмножеством MIPS32 и распространяющуюся на 64-разрядные микропроцессоры. Помимо этого, для повышения потребительских свойств процессорных ядер был разработан целый набор расширений архитектуры, оптимизированный для определенного класса задач (ASE — Application Specification Ex­ten­sion). Ниже приведено краткое описание данного набора расширений [2].

MIPS 3D — является расширением архитектуры MIPS64, предназначенным для работы с 3D-графикой. Команды этого расширения позволяют ускорить работу алгоритмов цифровой обработки сигналов над данными с плавающей запятой.

MIPS16e — представляет собой подмножество 16-разрядных команд для снижения требований к памяти. Расширение позволяет разработчикам встраиваемых систем уменьшить размер памяти, требуемой для хранения программ. Экономия может составить до 40% по сравнению с традиционной 32-рязрядной реализацией. Кроме этого, применение MIPS16e позволяет снизить энергопотребление, повышает вероятность попадания в кэшпамять при сохранении общей производительности.

SmartMIPS — данный набор команд создан для поддержки широкого набора алгоритмов шифрования, например RSA, DES, AES, elliptic curve и др., и позволяет реализовать их без дополнительного аппаратного ускорителя, экономя площадь кристалла и общую стоимость.

MIPS MT — это расширение позволяет в полной мере использовать преимущества многопоточной работы. MTI утверждает, что на ряде приложений многопоточность позволяет достичь 90% занятости процессора и обеспечивает до 40% повышения производительности без изменения программного кода при незначительном (около 6—10%) увеличении площади кристалла.

электронные компоненты №1 2009

55 Микроконтроллеры и DSP

Рождение

В 1981 г. команда Стендфордского университета, возглавляемая Джоном Хенесси (John Hennesy) начала работу над проектом, который впоследствии привел к появлению первого MIPSпроцессора. Базовая концепция заключалась в значительном повышении производительности за счет существенного упрощения архитектуры процессора, в основу которой была положена идея конвейеризации. При этом была решена проблема блокировок или вынужденных остановок конвейера, называемых interlocks, которая считалась главным препятствием распространению идеи конвейерного вычисления. Именно это свойство и дало название архитектуре MIPS: Microprocessor without Interlocked Pipeline Stages. Такая идеология потребовала исключить много полезных инструкций, требующих нескольких тактов на выполнение, однако общая производительность системы существенно увеличилась за счет повышения рабочей частоты процессора. В 1984 г. Джон Хенесси покинул Стенфордский университет и основал компанию MIPS Computer Systems. В 1985 г. на рынок был выпущен первый коммерческий микропроцессор R2000, а в 1988 г. — его улучшенная версия R3000. Эти 32-разрядные процессоры в основном применялись в рабочих станциях компании Silicon Graphics Inc. (SGI). В 1991 г. MIPS Computer Systems разработала 64-разрядный микропроцессор R4000, который стал первым коммерческим 64-разрядным RISCмикропроцессором, однако при выводе его на рынок возникли финансовые проблемы. Для сохранения компании и данного проекта в 1992 г. фирма SGI, для которой проект R4000 был жизненно важен, купила копанию MIPS Computer Systems, впоследствии переименованную в MIPS Technologies, Inc. (MTI). На заре своего развития архитектура MIPS обеспечивала высокую произво-

Рис. 1. Направление развития 32-разрядных синтезируемых IP-ядер с архитектурой MIPS [5]

MIPS DSP — это расширение направлено на ускорение обработки сигналов и работы с аудио-/видеоданными. Реализация расширения набора инструкций добавляет всего 5—10% площади кристалла, при этом дает до 300% увеличения производительности ряда приложений.

CorExtend — данная опция предоставляет пользователю возможность самостоятельно расширять стандартный набор команд спецификаций MIPS32 или MIPS64 собственными командами, включение которых производится с помощью системы разработки CoWare’s CORXpert Personality Kit [3]. Данная возможность особенно востребована при построении системы под ограниченный набор задач с определенными алгоритмами работы. Семейство IP-ядер

Микроконтроллеры и DSP

56

На текущий момент компания MIPS Technologies предлагает для лицензирования достаточно большой набор 64- и 32-разрядных IP-ядер [4, 5].

64-разрядное семейство представлено двумя ядрами, появившимися в 2001 г., а именно MIPS64_5K и MIPS64_20K. Ядро MIPS64_5K поставляется в двух вариантах: MIPS_5Кс без арифметического сопроцессора и MIPS_5Kf, содержащего сопроцессор вещественной арифметики. Реализованное по технологическому процессу 0,13 мкм, это семейство позволяет достичь 350 МГц в наихудшем варианте эксплуатации по температуре и напряжению питания и обеспечивает производительность 1,4 DMIPS/МГц. Ядро MIPS64_20Kc, в отличие от всех других, поставляемых как синтезируе-

www. elcp.ru

мая RTL-модель (soft-блок), выпускается в виде законченной топологии (hard-блок) и имеет реализации для большинства крупнейших микроэлектронных фабрик. Его арифметический сопроцессор дополнен графическим расширением MIPS 3D. Реализованное по оптимизированному по энергопотреблению технологическому процессу 0,13 мкм, ядро позволяет достичь частоты 533 МГц в наихудших условиях и производительности в 1,7 DMIPS/МГц. На момент выхода на рынок ядро являлось лидером по производительности из всех лицензируемых IP-ядер. Эти 64-разрядные ядра нашли широкое применение у потребителей, однако за прошедшее с 2001 г. время компания не представила ни одного нового 64-разрядного ядра, направив все усилия на развитие семейства 32-разрядных ядер. В настоящее время данное семейство совершенствуется в нескольких направлениях, как показано на рисунке 1. В нижнем сегменте представлена группа ядер серии 4К, оптимизированных по площади кристалла и энергопотреблению и обеспечивающих высокую производительность. Серия представлена ядрами MIPS_4KE, MIPS_4KSd и MIPS_ M4K. Все ядра этой группы имеют традиционный пятиэтапный конвейер. Ниже приведены отличительные особенности каждого из ядер данного сегмента. Ядро MIPS32_4K, представленное в 1998 г., предлагается в трех исполнениях: MIPS_4Kp имеет упрощенное устройство умножения и ограниченный по функциям диспетчер памяти MIPS_4Km с ускоренным устройством умножения/ деления и MIPS_4Kс с улучшенным диспетчером памяти. В настоящее время

предлагается усовершенствованная версия MIPS_4KE, которая отличается от предшественника поддержкой расширения MIPS_16e и возможностью расширения системы команд пользователем. Ядро MIPS32_4KSd, появившееся в 2001 г., обладает возможностями серии 4КЕ, а также поддерживает расширения SmartMIPS. Ядро MIPS32_M4K, представленное в 2002 г., имеет встроенный конфигурируемый интерфейс с внешней памятью для систем без кэш-памяти. Эта возможность необходима для устройств, требующих предсказуемое время выполнения в сочетании с малой площадью кристалла. После 2002 г. развитие нижнего сегмента приостановилось, и акцент сместился на развитие ядер среднего сегмента, в котором предлагаются IP-ядра серий MIPS_24K, MIPS_24KE и MIPS_34K. Ниже приведены отличительные особенности каждого из ядер данного сегмента. Ядро MIPS32_24К, представленное в 2004 г. позиционировалось как наиболее производительное в классе 32-разрядных синтезируемых процессорных ядер. В 2005 г. появилась улучшенная версия ядра — MIPS32_24KE, поддерживающая расширение MIPS-DSP. За счет поддержки этого расширения ядро MIPS32_24KE позволяет добиться двукратного повышения производительности на ряде приложений при минимальном увеличении площади и мощности потребления. Ядро представлено в двух версиях — MIPS32_24KEc и MIPS32_24KEf, отличающихся тем, что последняя cодержит арифметический сопроцессор. Ядро MIPS32_34K, представленное в 2005 г., поддерживает расширение MIPS_ MT и позиционируется как первое ядро для встраиваемых применений, реализующее многопоточность, что позволяет повысить общую производительность на 20...40% по сравнению с ядром MIPS32_24K за счет минимального увеличения площади кристалла. Ядро представлено в двух версиях — MIPS32_34Kc и MIPS32_34Kf, отличающихся тем, что последняя cодержит арифметический сопроцессор. После 2005 г. компания достаточно долго не представляла новых разработок, пока в 2007 г. не объявила о выходе ядра MIPS32_74K, которое позиционировалось как первое в отрасли синтезируемое IP-ядро, преодолевшее рубеж 1 ГГц с использованием только стандартного маршрута проектирования, стандартных библиотек и стандартного техпроцесса 65 нм. Суперскалярное ядро MIPS32_74К реализует расширение MIPS_DSP, что позволяет увеличить производительность на задачах сигнальной обработки до 60% по сравнению с ядрами, не использующими подобного расширения.

Достижения лицензиатов MIPS

Лицензии на синтезируемые IP-ядра с MIPS-архитектурой приобрели более 250-ти компаний по всему миру, среди которых имеются ведущие производители электронных приборов. Ниже приводится информация по наиболее значимым на текущий момент достижениям MIPS-лицензиатов.

компании является BCM1480, разработанный в 2004 г. и включающий в себя 4 ядра с архитектурой MIPS64, работающих на частоте до 1,2 ГГц, и набор периферийных устройств, ориентированных на коммуникационные и сетевые применения. Следует отметить, что данный процессор не обновлялся с 2004 г., что для микроэлектронной отрасли — достаточно большой интервал. Компания Cavium Networks

Компания Cavium Networks [7] с годовым оборотом около 100 млн. долл. представляет на рынок несколько семейств микропроцессоров собственной разработки на базе MIPS-архи­тектуры для сетевых и коммуникационных применений, систем хранения данных и защиты информации. Среди клиентов компании — более 100 потребителей, включая всех ведущих производителей сетевого и коммуникационного оборудования. Наибольшую производительность предоставляют микропроцессоры семейства OCTEON PLUS. Флагман семейства — разработанный в 2007 г. микропроцессор CN5860 — содержит 16 суперскалярных ядер с архитектурой MIPS64, работающих на частоте до 900 МГц, что обеспечивает производительность до 28,8 млрд операций в секунду. Помимо этого кристалл содержит аппаратные реализации алгоритмов шифрования, компрессии/декомпрессии, ускорения протокола TCP, средства обеспечения качества передачи пакетов (QoS). Компания RMI Corporation

Компания Broadcom Corporation

Компания Broadcom Corporation [6] входит в 20 крупнейших мировых поставщиков полупроводниковых приборов с оборотом почти 4 млрд. долл. в 2007 г. Компания является не только разработчиком микропроцессоров, но также и производителем конечного оборудования. Основной рынок — высокопроизводительное коммуникационное и сетевое оборудование, а также сотовые телефоны. На сегодняшний день самым мощным микропроцессором в распоряжении

Компания RMI Corporation [8, 9], ранее известная как Raza Microelectronics, Inc., является одним из наиболее успешных лицензиатов MIPS. Компания специализируется на производстве микропроцессоров для широкого спектра встраиваемых устройств, в т.ч. для сетевого оборудования, устройств шифрования данных, коммутаторов беспроводного доступа и т.д. Компания развивает несколько семейств MIPS-процессоров, среди которых можно выделить семейство многоядерных многопоточных микропроцессо-

ров серии XLR собственной разработки, позиционируемых для сетевых применений, и семейство микропроцессоров серии Alchemy, более ориентированное на мультимедийные приложения. Семейство микропроцессоров Al­che­ my досталось RMI в 2006 г. от компании AMD, которая, в свою очередь, купила его у компании Alchemy Semiconductor. Базовый микропроцессор Au1200 содержит 32-разрядное MIPS-ядро, блок DSP для работы с видеоинформацией и широкий набор периферийных устройств. Максимальная частота 500 МГц, при этом потребление составляет всего 500 мВт. Основное применение — персональные медиаплееры и цифровые медиа адаптеры. Наиболее мощный представитель семейства XLR — разработанный в 2005 г. микропроцессор XLR700 — содержит восемь ядер с архитектурой MIPS64, каждое из которых может обслуживать четыре потока задач, работающих на частоте до 1,2 ГГц. Также микропроцессор содержит широкий набор устройств, таких как развитый блок шифрования данных, несколько портов гигабитного Ethernet и т.д. Компания SiCortex

В конце 2007 г. ранее малоизвестная компания SiCortex, Inc. объявила о выпуске настольного суперкомпьютера SC5832 на основе микропроцессора с архитектурой MIPS64 собственной разработки [10]. В состав микропроцессора входят шесть 64-разрядных ядер, два контроллера памяти и контроллер внешнего интерфейса PCI Express. Рабочая частота — 500 МГц, потребляемая мощность 15 Вт, что на порядок меньше традиционных для таких систем 250 Вт. Суперкомпьютер SC5832 способен выполнять шесть трлн. операций в секунду, занимая при этом кабинет втрое меньшего размера и потребляя в 10 раз меньше энергии, чем традиционный кластер той же производительности. Клоны архитектуры — Lexra, Loongson

Архитектура MIPS оказалась настолько удачной, что нашлись желающие разделить успех лидера. В 1997 г. компания

Табл. 1. Характеристики IP-ядер с архитектурой MIPS32 Модель 4K 4KSd Год выпуска 1998 2001 Длина конвейера MIPS DSP MIPS MT SmartMIPS MIPS 16e – + CoreExtend Достигаемая частота, МГц (процесс, нм) 167 (180) 211 (130) Потребляемая мощность, мВт/МГц 1,3…2,2 0,29 Занимаемая ядром площадь, мм2 (процесс, нм) 1,4…2,5 (180) 1,0 (130) Производительность, DMIPS/МГц 1,5 1,6

4KE

M4K 2001

2002

24К 2004

5 –

24KЕ 2005 8 + – –

34K 2005 9 +

74K 2007 15 + –

1004K 2008 9 +

+ 420 (90) 200…414 (90) 0,15…0,26 0,04…0,15 0,65…1,2 (90) 0,12…0,53 (90) 1,5

730 (65) 0,21 0,83 (65)

775 (65) 0,22 0,886 (65) 1,55

700 (65) 0,3 0,92 (65) 1,7…1,9

1100 (65) 0,53 1,7 (65) 2,0

800 (65) 0,5/ядро 3,8 (65) 1,55/ядро

электронные компоненты №1 2009

57 Микроконтроллеры и DSP

При реализации по стандартному техпроцессу 65 нм TSMC достигнута частота 1,1 ГГц и производительность на целочисленных операциях 2,0 DMIPS/МГц. Ядро представлено в двух версиях — MIPS32_74Kc и MIPS32_74Kf, отличающихся тем, что последняя поддерживает операции с плавающей запятой. И наконец, в 2008 г. было объявлено о выходе ядра MIPS32_1004К, которое компания называет когерентной процессорной системой (Coherent Processing System). Она позиционируется как первая в отрасли многопоточная процессорная IP-система, которая может содержать 1—4 ядра, каждое из которых поддерживает многопоточный режим работы. При реализации по стандартному техпроцессу 65 нм TSMC достигнута частота 800 МГц и производительность на целочисленных операциях 1,6 DMIPS/МГц на каждое ядро. Система представлена в двух версиях — MIPS32_1004Kc и MIPS32_1004Kf, отличающихся тем, что последняя поддерживает операции с плавающей запятой. В таблице 1 представлены основные характеристики 32-разрядных синтезируемых IP-ядер, предлагаемых к лицензированию.

Микроконтроллеры и DSP

58

Lеxra разработала собственное IP-ядро, способное выполнять все команды архитектуры MIPS-I, за исключением четырех команд невыровненной передачи lwl, lwr, swl, swr. Реализовать их было невозможно без нарушения патента 4,814,976, которым владела MIPS Technologies. Ядро было устроено таким образом, что когда подобные команды встречались в программном коде, происходило прерывание и команда эмулировалась программными средствами. Данное ядро было представлено общественности как MIPS-совместимое. Вначале бизнес Lexra развивался достаточно успешно, и ее IP-ядра, которые по многим параметрам превосходили аналогичные ядра MTI и стоили существенно дешевле, приобрели около 40 компаний, наиболее известные из которых — Realtek и Analog Devices [11]. Естественно, MIPS Technologies не могла спокойно наблюдать за потерей рынка и инициировала ряд судебных разбирательств. Суд признал правоту владельца, и Lexra была вынуждена уйти из данного бизнеса, а ее лицензиаты должны были приобрести лицензии MIPS Technologies [12]. Другим примером разработки микропроцессора, использующего систему команд MIPS без покупки лицензии у владельца, можно назвать семейство микропроцессоров китайской разработки серии Loongson (также встречаются названия Godson и Dragon). В 2002 г. компания BLX IC Design Corporation, созданная на базе Института компьютерной технологии Китайской Академии наук, разработала 32-разрядный MIPSподобный микропроцессор Loongson-1 с частотой 266 МГц. Этот микропроцессор соответствовал 32-разрядному подмножеству MIPS-III архитектуры за исключением четырех команд невыровненной передачи, защищаемых патентом №976. Семейство достаточно бурно развивается: в настоящий момент выпускается 64-разрядная версия под именем Godson2F с частотой 1,2 ГГц. Готовится выпуск следующего поколения микропроцессора, названного Godson-3, который, как ожидается, будет содержать четыре 64-разрядных MIPS-ядра, работающих на частоте 1,0 ГГц при технологии изготовления 65 нм. Производительность кристалла оценивается в 80 ГФлопс при ориентировочном энергопотреблении всего 20 Вт. Предполагается, что этот микропроцессор станет основой масштабной программы китайского правительства по созданию к 2010 г. суперкомпьютера производительностью более 1 ПФлопс. Поскольку компания BLX не имела лицензии от владельца архитектуры, утверждая, что не нарушает патентов, а MTI активно возражала, легальный статус данной серии был не вполне понятен компьютерной обществен-

www. elcp.ru

ности, учитывая опыт Lexra. Этот вопрос постоянно сопровождал все публикации по данной серии микропроцессоров. В итоге в марте 2007 г. компания STMicroelectronics купила лицензию у MIPS Technologies и заключила соглашение с BLX, по которому STMicroelectronics будет заниматься производством и распространением микропроцессоров семейства Godson от своего имени [13]. Следует отметить, что срок действия патента №976 истек 23-го декабря 2006 г., и это обстоятельство формально позволяет проектировать и продавать процессоры с архитектурой MIPS-I без лицензии, при условии, что они не будут позиционироваться как MIPS-совместимые, чтобы не нарушать права на торговую марку. Однако в настоящий момент таких прецедентов не известно. Также следует иметь в виду, что ряд новых команд, введенных в спецификации MIPS32, MIPS64, а также в расширения архитектуры, имеет основательную защиту патентами MTI, что делает прямое копирование современной архитектуры MIPS невозможным. Рыночные позиции и перспективы

Отличительным свойством MIPSархитектуры является способность обеспечить высокую производительность при относительно простом ядре, что означает возможность реализации с меньшим размером кристалла и, соответственно, с меньшей стоимостью конечного продукта. Благодаря этому, а также наличию богатого набора программного обеспечения, MIPS-процессоры нашли широкое применение на рынке встраиваемых систем. Так, в 1997 г. микропроцессоры с MIPSархитектурой доминировали на рынке 32-разрядных RISC-микропроцессоров для встроенных систем с объемом производства в 44 млн. шт., почти в два раза превосходя ближайшего конкурента — семейство SuperH (23,5 млн. шт.) и более чем в четыре раза — семейство ARM (10 млн. шт.) [14]. Из наиболее известных успешных проектов с применением MIPSпроцессоров можно назвать игровые консоли Nintendo 64, Sony PlayStation, Sony PlayStation 2 и Sony PSP, которые долгие годы обеспечивали MTI солидные лицензионные отчисления. Однако к настоящему времени архитектура с объемом выпуска в 2007 г. порядка 400 млн. кристаллов в год [15] уступила место лидера архитектуре ARM, имеющей обьем выпуска в 2007 г. порядка 3 млрд. кристаллов [16]. Последняя захватила наиболее массовые сегменты рынка устройств со сверхнизким энергопотреблением, таких как сотовые телефоны, MP3-плееры, GPS-приемники и т.д. Тем не менее процессоры с MIPSархитектурой продолжают лидировать

в таких секторах как кабельные и DSLмодемы (95 и 52% рынка, соответственно), кабельные и спутниковые телевизионные приставки (76 и 30% рынка, соответственно), схемы для цифрового ТВ (59% рынка), DVD-проигрыватели (70%), сетевые концентраторы и коммутаторы (40%), принтеры (62%) и т.д. [17]. Для усиления своих позиций компания предпринимает серьезные шаги по расширению бизнеса. Так, в конце 2007 г. была заключена сделка по покупке португальской компании Chipidea Microelectronica, специализирующейся в области разработки аналоговых и цифро-аналоговых IP-ядер. С этого момента MIPS Technologies позиционирует себя как мирового лидера в данном сегменте рынка, к которому относятся радиочастотные приемники, блоки управления энергопитанием, аналого-цифровые и цифро-аналоговые преобразователи, комплексные решения для устройств WiMax, WiFi, контроллеров Blue-ray и т.д. [18]. В настоящее время компания MIPS Technologies считает своим основным конкурентным преимуществом то, что пользователю предлагается не просто набор IP-ядер, а целая экосистема, объединяющая в едином маршруте проектирования процессорные IP-ядра с возможностью расширения набора команд, аналоговые и цифро-аналоговые IP-блоки, широчайший набор прикладного и системного ПО, стандартные средства разработки программных и аппаратных решений, что в итоге позволяет разработчикам создавать современные конкурентоспособные изделия в короткие сроки, с меньшим риском и за меньшую стоимость [17]. Литература 1. http://en.wikipedia.org/wiki/MIPS_ar­chi­ tec­ture.

2. http://mips.com/products/processors/ar­chi­ tec­tures.

3. www.coware.com.

4. www.mips.com/products/overview.

5. http://mips.com/products/processors/3264-bit-cores.

6. www.broadcom.com.

7. www.cavium.com.

8. www.razamicroelectronics.com.

9. http://en.wikipedia.org/wiki/Raza_Mic­ro­ elec­tronics_Inc. 10. http://supercomputing.ru/4.2007.exe/anl 11. http://jonahprobell.com/lexra.html.

12. Halfhill T., Belgard R. MIPS vs. Lexra: Definit­ ly Not Aligned// Microprocessor Report, 1999, №12.

13. Halfhill T. Godson-3 Emulates x86//Micro­ pro­cessor Report, 2008, №11.

14. Turley J RISC Volume Gains But 68K Still Reigns//Microprocessor Report, 1998, №01.

15. MIPS Technologies Reports First Quarter Fiscal 2009 Financial Results.

16. www.arm.com/news/19720.html.

17. www.mips.com/company/about-us.

18. www.mips.com/products/analog.

Вопросы качественной передачи голоса по IP-сетям: джиттер, задержка и эхо. Часть 2* Михаил Финнеран (Michael F. Finneran), независимый консультант Во второй части статьи рассматриваются такие вопросы как джиттер, факторы задержки передачи голоса по телефонным IP-сетям, причины возникновения эха и методы его подавления. Большое внимание уделено вопросам субъективного и объективного тестирования качества передаваемой речи в соответствии с рекомендациями ITU.

Допуск на задержку передачи: максимум 150 мс в одном направлении

Задержка передачи речевого сигнала оказывает психологическое воздействие на пользователей, которые удивительно точно чувствуют ритм разговора и, не услышав ответа собеседника в течение определенного времени, повторяют вопрос. При телефонном разговоре не существует визуального контакта, который позволил бы одному из его участников увидеть, что задержка с ответом вызвана, например, тем, что другой абонент задумался. При общении по телефону абонент, задавший вопрос, полагается на внутреннее восприятие разговора и, не получив своевременного ответа, повторяет вопрос или уточняет, слышит ли его другая сторона. Если канал передачи приводит к чрезмерной задержке сигнала, повторный или уточняющий вопрос одного из участников разговора совпадает с ответом другого абонента, и возникает путаница. Исследование показало, что задержка однонаправленного распространения сигнала в 150 мс затрудняет общение. С появлением IP-телефонии ряд испытательных организаций попытался установить диапазон приемлемой для абонентов задержки сигнала. Было обнаружено, что если задержка однонаправленной передачи достигает 70…100 мс,

ее не замечают. При большем времени лишь некоторые абоненты начинают жаловаться на качество связи, тогда как при задержке в 150 мс практически все пользователи отмечают плохую связь. Заметим, что при разговоре по мобильным телефонам этот показатель составляет около 140 мс. Несмотря на то, что пользователи сотовых телефонов готовы смириться с невысоким качеством связи ради ее мобильности, не следует полагаться на то, что тот же подход годится и в отношении проводных телефонных систем. Джиттер и причины задержки сигнала

Таким образом, транзитная задержка и джиттер — два источника задержки сигнала в пакетной телефонии.

1. Задержка передачи. Это количество времени, требуемое для передачи сигнала по линии от одного абонента другому.

2. Джиттер. Изменение величины задержки в зависимости от передаваемого пакета. Транзитная задержка представляет собой совокупное запаздывание голосового сигнала при его прохождении по сети от одного абонента к другому. Системы телефонной связи с коммутацией пакетов имеют незначительную задержку — менее 30 мс. В IP-сетях офисных АТС этот показатель при распространении сигнала между проводными станциями достигает значений 50...70 мс. Добавление БЛС увеличивает это значение. Задержки при распространении данных в IP-сети больших районов могут быть и больше. В зависимости от расстояния и числа используемых маршрутизаторов в глобальных системах задержка может превысить 100 мс. Задержка при прохождении сигнала является комбинацией следующих нескольких факторов.

– Кодирование речи. Как уже отмечалось, каждая кодирующая система вносит некоторую задержку. При импульсно-кодовой модуляции (ИКМ) этот показатель меньше 1 мс. Системы сжатия речи могут привести к задержке в 70 мс.

– Генерирование пакетов. Система передачи пакетов речевых сигналов собирает некоторое количество речевой информации, которая затем включается в каждый пакет, в результате чего возникает некоторая задержка при транзите этих информационных блоков. Чтобы свести ее к минимуму, задается относительно небольшой размер речевой составляющей пакетов — обычно 20...40 мс, хотя мы рекомендуем ограничиться 20 мс. Недостаток коротких пакетов в том, что объем заголовка имеет постоянное значение, независимо от размера речевого блока, поэтому более короткие пакеты увеличивают соотношение между служебными данными и контентом.

– Задержка из-за конкуренции БЛС. Блоки речевых данных, направляемых по беспроводной ЛВС, должны соответствовать протоколу доступа БЛС (например, CSMA/CA). Это значит, что существует некоторый интервал ожидания перед отправкой кадра, и в случае конфликта или другой ошибки передачи этот кадр подлежит повторной отправке. Далее полный блок данных должен быть получен в точке доступа и проверен на ошибки, прежде чем он будет отправлен по проводной сети. Предназначение БЛС, например IEEE 802.11e, обеспечивающей требуемое качество обслуживания (QoS), состоит в минимизации задержки передачи речевых пакетов. Даже в таких сетях к полной задержке обычно добавляются 20...30 мс.

– Задержка при последовательной передаче данных. Это количество времени, требуемое для передачи паке-

* Первая часть статьи была опубликована в «ЭК» №11, 2008.

электронные компоненты №1 2009

59 М у л ьт и м е д и а и т е л е к о м

Допуск на задержку

Существуют две проблемы временного характера, отрицательно сказывающиеся на качестве голосовых служб: задержка передачи данных и джиттер. Для пользователя задержка сигнала наиболее очевидна и представляет собой раздражающий фактор. Важно понять, что эти две проблемы неразрывно связаны друг с другом.

М у л ьт и м е д и а и т е л е к о м

60

та в последовательном (т.е. побитовом) канале передачи. Величина задержки зависит от размера пакета и скорости передачи канала.

– Задержка на распространение. Это количество времени, необходимое для передачи сигнала с помощью физических средств связи. В локальных сетях каналы относительно короткие, а задержка на распространение — минимальна. Так, например, в наихудшем случае задержка распространения на стометровом кабеле ЛВС категории EIA 5e равна 548 нс. Однако этот показатель становится гораздо больше при переходе на глобальные средства связи. Если же маршрут следования пакетов не изменился (например, в службе виртуальных каналов), этот показатель должен оставаться постоянным во время связи.

– Задержка на коммутацию/маршрутизацию. Обычно наиболее подвержена изменениям величина задержки в речевых IP-системах, возникающая в результате прохождения сигнала через коммутаторы и маршрутизаторы. Величина этой задержки обусловлена двумя элементами.

- Задержка при коммутации. Каждому коммутатору или маршрутизатору, через которые проходят пакеты, требуется некоторое время на их обработку: чтение адреса, обращение к таблице и определение оптимального пути, если в таблице указано несколько входов. Величина этого типа задержки обычно постоянная. Она влияет на скорость процессора и эффективность программного обеспечения.

- Задержка на буферизацию. Бу­фе­ ризация — главная составляющая транзитной задержки. Марш­ рутизаторы в каждый момент времени обрабатывают один пакет, и этот пакет ожидает в буфере своей очереди. Время ожидания определяется объемом трафика, с которым работает буфер каждого маршрутизатора при поступлении речевых пакетов. В QoS-сетях маршрутизатор поддерживает для каждого уровня приоритета отдельные буферы, поэтому на задержку влияет главным образом трафик того же класса приоритета. Однако очередям с наивысшим приоритетом, как правило, не предоставляется исключительный доступ к устройству до тех пор, пока буфер не очистится. В результате трафик в очередях с меньшим приоритетом также отражается на задержке на буферизацию.

– Устранение джиттера. Как только пакет достигает адресата, приемник, работающий по протоколу RTP, должен восстановить временную после-

www. elcp.ru

довательность, по которой проходила передача пакета, т.е. устранить джиттер. Для этого сначала пакет помещается в буфер, а затем покидает его в соответствии с временной меткой RTP. Этот приемный буфер является последним элементом, вносящим свой вклад в общую задержку.

– Протокол реального времени (RTP). Как уже было сказано в первой части этой статьи, в IP-сети протокол RTP является приложением, которое используется для передачи речи и видео в реальном времени. Основная задача этого протокола в том, чтобы поставить временную метку и порядковый номер в каждом пакете, прежде чем отправить его дальше. При передаче по сети происходит задержка пакетов; в сети без установления соединения они тоже могут передаваться не по порядку. Обработка сигнала на стороне приемника по протоколу RTP позволяет восстановить последовательность, поместить пакеты в буфер и отправить их в соответствии с временными метками. В действительности, RTP-обработка воссоздает изохронный характер данных. Управление эффектом эха

Последним вопросом обеспечения качества пакетной телефонии является подавление эха. Это эффект, когда абонент слышит собственный голос как вернувшееся по сети эхо. Все телефонные разговоры сопровождаются эхом, но этот эффект не всегда заметен. Эхо возникает в любом тракте передачи речевых данных. За его появление отвечает гибридный ретранслятор или преобразователь 2/4 провода. Большая часть тракта — четырехпроводная, т.е. для каждого направления передачи данных существует свой путь. С другой стороны, каждый телефонный аппарат работает с использованием двух проводов. На каждом конце четырехпроводного тракта имеется гибридная схема, подключаемая к двухпроводной нагрузке. При поступлении сигнала от говорящего абонента в одном направлении гибридная схема передает большую часть энергии речи на двухпроводную нагрузку. В случае если импеданс балансной схемы полностью не согласован с импедансом нагрузки, часть энергии возвращается и создает эхо. В отношении эха важно то, насколько быстро оно возвращается. Телефонный аппарат направляет часть переданного сигнала на наушник, чтобы абонент слышал себя во время разговора и не считал, что соединение отсутствует. Отдаленное эхо создается гибридной цепью на дальнем конце линии, и если

время распространения сигнала в прямом и обратном направлениях невелико, говорящий не отличает эхо от сигнала с собственного микрофона. При достаточно длинных линиях передачи эхо становится заметным и вызывает раздражение у абонентов. Требования по управлению эффектом эха

Исследования показали, что когда задержка при однонаправленном распространении сигнала равна 35 мс (т.е.

70 мс в прямом и обратном направлениях), говорящий не отличает эха от сигнала с микрофона. При превышении значения в 35 мс эхо становится заметным, и его требуется подавить. Чем дольше задержка, тем заметнее эхо. Фактически у всех систем передачи пакетов речевых сигналов задержка в одном направлении превышает 35 мс, поэтому необходимо задействовать механизм по управлению эхом. Обычно им обеспечивается маршрутизатор, IP-шлюз или телефонная трубка IP/Ethernet. Методы управления эхом

Для устранения эха при передаче сигнала на дальние расстояния разработаны два метода.

1. Подавление эха. Это аналоговый метод, эффективно снижающий громкость обратного сигнала во время разговора. Эхо присутствует, но энергия этого сигнала снижена до уровня, при котором говорящий не слышит эха.

2. Компенсация эха. Большинство систем передачи речевых пакетов использует цифровой метод компенсации эха. Цепь анализирует цифровой сигнал, передающийся в одном направлении, и удаляет ту же составляющую при ее появлении в обратном направлении. Системы компенсации эха не всегда справляются со своей функцией из-за усложненности. Если в тракте задействовано определенное число устройств, эхокомпенсатор может ошибиться и не подавить эхо. Связь с помощью сотовых и радиотелефонов часто страдает от этого эффекта, устранение которого представляется довольно трудной задачей. Измерение качества передачи речи

Почти во всех телефонных сетях общего пользования применялось 64-Кбит/с кодирование речи, и речевые сигналы по коммутируемым соединениям распространялись с минимальной задержкой, без джиттера и с относительно невысоким процентом ошибок. Телефонные компании предоставляли каналы для передачи речи лучшего качества, чем требовалось. С появле-

Показатель абсолютной категории (ACR) и средняя экспертная оценка (MOS)

Наиболее распространенными методами измерения качества речи являются ACR и MOS — тесты с привлечением слушателей для определения качества кодирования голоса различными системами и выставление оценок по пятибалльной шкале. Например, оценка «5» является самой высокой, и ИКМ-модуляция со скоростью 64 Кбит/с получила 4,4 балла. Рекомендуемая минимальная оценка для бизнес-телефонии — 4,0 балла, причем 3,5 балла — минимально допустимая величина. Типичное значение для алгоритма сжатия звука G.729A — 4,0 балла, а минимально допустимая для него граница диапазона оценок достигается при потере 1% пакетов. Оценки рассчитываются в условиях прогнозирования качества только при слушании (listening quality, LQ) и при разговоре (conversational quality, CQ). При оценке качества LQ для 16-ти или более слушателей воспроизводится набор фонетически сбалансированных фраз, например т.н. гарвардских предложений (см. www.cs.columbia.edu/~hgs/

audio/harvard.html). Оценка восприятия малой группы слушателей может меняться в широких пределах, однако по мере ее роста разброс уменьшается, и вычисляется средняя величина, близкая к объективному показателю. Университет Майами проводит интерактивные MOS-тесты, в которых могут принять участие заинтересованные читатели, обратившись по адресу http://umsis. miami.edu/~gliu. Для измерения качества разговора CQ пары пользователей выполняют определенное задание, общаясь по телефону. Процесс определения этой оценки сложнее, т.к. необходимо установить качество слушания, эхо и задержку. Влияние задержки изменяется в зависимости от характера задачи (сравните, например, бизнес-переговоры и неформальное общение). Объективное тестирование качества на основе эталона: рекомендации ITU P.861, P.862 и P.563

Инженеры ITU (International Telecom­ mu­nications Union — Международный союз по телекоммуникациям), неудовлетворенные субъективным характером метода оценки ACR, разработали метод количественного измерения характеристики речевой системы. В рекомендациях P.861 и P.862 описывается метод лабораторного тестирования различных речевых кодеков. Простой образец цифровой записи голоса проходит через кодек или систему передачи пакетов и сравнивается с искаженным вариантом того же файла с помощью коэффициентов преобразования Фурье для оценки PESQ (Perceptual Evaluation of Speech Quality — воспринимаемое качество передачи речи). Шкала оценок аналогична используемой в MOS. Поскольку оценка PESQ не учитывает качество разговора, она в большей степени схожа с оценкой LQ метода MOS. В 2004 г. инженеры ITU разработали стандарт измерения P.563, для использования которого требуется только полученная или искаженная версия эталонного файла. Коэффициенты R модели Е: ETSI TS 101 325-5 и ITU G.107

Модель Е была разработана институтом ETSI (European Telecommunications

Standards Institute — Европейский институт стандартизации электросвязи) для измерения качества на основе эталонного образца. Эта оценка требует меньшей обработки, чем метод PESQ. Модель Е также учитывает параметры разговора. Поначалу она рассматривалась как перспективное средство для систем передачи данных, но в настоящее время широко используется для оценки качества сетей VoIP. Она была принята союзом ITU в 1998 г. под названием G.107, и с тех пор ежегодно корректируется и дополняется. Модель Е определяет оценку качества передачи, или коэффициент R, в диапазоне значений 0...120. Этот показатель в случае ИКМ-модуляции равен 93, а значения выше 80 считаются приемлемыми для передачи речи в бизнес-переговорах (см. табл. 1). Использование модели Е основано на предположении, что искажения носят аддитивный характер. Коэффициент R рассчитывается в соответствии с формулой R = R0 – Is – Id – Ie + A, где R0 — основной фактор, определяемый уровнями шума, громкости и т.д.; Is представляет искажения сигнала, которые одновременно ухудшают речь, в т.ч. громкость, искажение при кодировании (например, шум квантования) и неоптимальный уровень слышимости собственного микрофона; Id соответствует искажениям, возникающим в результате задержки речевого сигнала, в т.ч. эха; Ie — фактор искажения сигнала оборудованием, а также из-за эффектов передачи голоса по системам VoIP; A — фактор преимущества, отражающий ожидания пользователей от качества телефонного разговора. Например, пользователи высоко оценивают удобство мобильной связи, закрывая глаза на ее качество, как видно из табл. 1.

В области разработки систем речевых вызовов накопилось больше опыта, чем в оценке качества принимаемого голосового сигнала. При оценке решения по передаче речевых пакетов следует учесть все следующие факторы

Табл. 1. Типичные значения уровней качества передачи сигнала Мнение пользователя Макс. значение шкалы Достижимый максимум (G.711) Бизнес-качество Предельно допустимое Плохое Нерекомендуемое

Коэффициент R 120 93 ≥80 70...80 50...70 ≤50

61

Другие факторы, влияющие на качество передачи голоса

Оценка по методу MOS (шкала ITU) 5,0 4,4 ≥4,0 3,6...4,0 2,6...3,6 ≤2,5

электронные компоненты №1 2009

М у л ьт и м е д и а и т е л е к о м

нием телефонных IP-систем стало ясно, что качеством связи до определенной степени можно пожертвовать, и абоненты не заметят разницы — вопрос в том, до какой степени это позволительно. Растущий интерес к IP-телефонии привел к появлению ряда методов по измерению качества передачи голоса, а именно качества звука, на которое влияет способ кодирования, потеря пакетов и качество разговора, на котором сказывается задержка. Существуют два главных метода измерения качества речи.

1. Субъективное тестирование. При­вле­каются слушатели, оценивающие способность разных кодирующих систем воспроизводить трудные фразы. В качестве примера можно привести методы ACR (Absolute Category Rating — показатель абсолютной категории) или MOS (Mean Opinion Score — средняя экспертная оценка).

2. Машинное тестирование. Элек­ тронная система пропускает цифровой речевой файл через устройство кодирования/сжатия, после чего проводится математическое сравнение выходного сигнала с входным. В качестве примеров можно привести рекомендуемые ITU методы P.861: PSQM (Perceptual Speech Quality Measurement — измерение воспринимаемого качества передачи речи) и G.107 E Model, или R Factor (коэффициент R, объективная мера качества передачи в телефонных сетях на основе электронной модели).

телефонной связи, влияющие на ее качество: – задержка при тональном вызове; – время установления соединения (с момента окончания набора номера до начала звонка); – время разъединения; – время восстановления до следующего тонального вызова; – процент потерянных вызовов (случай, когда все цепи заняты); – период активации; – интенсивность отказов и среднее время на ремонт; – процент разъединенных звонков; – процент неправильных вызовов (не связанных с ошибками при наборе номера); – процент не полностью набранных вызовов.

Заключение

Пользователи ожидают от телефонной связи высокого качества, и многие из них могут сложить ошибочное мнение о системах передачи речевых сигналов. За десятки лет эксплуатации телефонных сетей общего пользования мы привыкли к хорошему качеству связи. Теперь мы знаем, что оно было лучше, чем требовалось. Возникает вопрос, насколько можно его понизить, чтобы пользователи этого не заметили? Надеюсь, нам удастся это сделать до того, как будут приняты необратимые решения. Поскольку в оценке качества передачи голоса существует субъективный фактор восприятия, методы оценки MOS или коэффициента R не следует считать надежными. Мы установили, что пользователи сотовой связи ради ее

мобильности готовы закрыть глаза на качество, а телефонная связь между разноязыкими собеседниками требует большего качества для обеспечения необходимой эффективности. Призывая прекратить пользоваться телефонными IP-сетями с плохим качеством передачи голоса, мы предлагаем взамен что-то лучшее — например, возможность поддержки мобильных речевых вызовов по беспроводной ЛВС. Наконец, единственным достоверным тестом на приемлемое качество связи для бизнес-организаций станет небольшой предварительный тест системы в реальной среде. Этот тест следует проводить с участием наиболее требовательных пользователей, чтобы определить, будет ли разрабатываемое решение для них приемлемым.

Новости ПЛИС и СБИС

| Mentor расширяет деятельность | Корпорация Mentor Graphics приобрела подразделение по разработке синтезаторов алгоритмов на языке С компании Agility Design Solutions. Компания Agility Design Solutions испытывает в настоящее время серьезные финансовые трудности, поэтому сделка оказалась весьма своевременной и обоюдовыгодной. Mentor Graphics приобрела права на синтезатор алгоритмов для С, на котором основаны такие средства как DK Design Suite, PixelStreams и RC Series Suite, а также на некоторые средства разработки и макетные платы FPGA. Ключевые сотрудники приобретенного подразделения перешли на работу в Mentor. По словам руководства Mentor, данная сделка благоприятна и для потребителя, который получит еще большую поддержку и новые продукты системного уровня. www.russianelectronics.ru

Новости технологий

| Революция в освещении | Ученые из Кембриджского университета разработали новый, в 10 раз более дешевый метод изготовления светодиодов на основе нитрида галлия. Новый подход позволяет в течение пяти лет сократить расходы электроэнергии на 75%. Согласно исследованиям, повсеместное применение светодиодов на основе нитрида галлия поможет сократить долю электричества, расходуемого на освещение, с 20 до 5% (работа восьми электростанций). Сейчас используются двухдюймовые сапфировые подложки. По новой технологии слой нитрида галлия выращивается на кремниевой подложке, причем на шестидюймовой, которая по стоимости не отличается от двухдюймовой сапфировой и на которой помещается в девять раз больше диодов, чем на применяемых в настоящее время. Причем, выход продукции оказывается выше за счет ослабления краевых дефектов. Светодиоды на основе GaN работают до 100 тыс. ч, т.е. их придется менять лишь через 60 лет. Последнее, но немаловажное, преимущество — безвредность для окружающей среды. www.russianelectronics.ru

М у л ьт и м е д и а и т е л е к о м

62

Новости беспроводных технологий

| Фемтосотовая связь: прорыв или хорошая реклама? | Известно, что привычная сотовая связь стандарта GSM или CDMA в силу физических ограничений не может быть достаточно эффективной. Однако ученые уже нашли несколько решений, которые помогут исправить ситуацию: – усиление передаваемого сигнала (технология компании Spotwave); – технология HotSpot @Home компании T-Mobile (осуществление беспроводной связи по протоколу VoIP путeм добавления в тракт передачи специальных маршрутизаторов и радиотелефонов с поддержкой Wi-Fi). Оба подхода имеют свои недостатки, поэтому наиболее удачным оказалось их слияние — фемтосотовая связь. С одной стороны, она обеспечивает передачу голоса VoIP и в то же время позволяет пользоваться сотовым телефоном внутри здания (что невозможно по технологии HotSpot @Home), причем абонент может сам выбрать провайдера. К сожалению, выходу фемтосотовой связи на широкий рынок пока препятствуют маркетинговые уловки. Дело в том, что две исходные технологии были весьма прибыльными и облагались ежемесячной платой. Фемтосотовая связь выгоднее потребителю, тем более что она значительно расширяет возможности общения и передачи данных. www.russianelectronics.ru

www. elcp.ru

Выбор процессора с низким энергопотреблением Джон Диксон (John Dixon), менеджер линейки процессоров с низким энергопотреблением, компания Texas Instruments В статье подробно описываются основные критерии выбора процессоров с низким энергопотреблением на примерах DSP компании TI, перечисляются основные варианты DSP в соответствии с их функциональными особенностями, проводится оценка возможностей этих устройств, а также даются практические рекомендации по их применению. ров в соответствии с их функциональными особенностями. Далее в статье поясняются общие критерии выбора процессоров, а также проводится их оценка. Такой способ изложения преследует две цели: во-первых, системотехники получают сведения о новейших типах устройств на рынке (причем, некоторые из них мало известны), а, во-вторых, разработчики смогут ограничить свой выбор лучшей микросхемы из постоянно растущего списка изделий. Критерии выбора

Чтобы сориентироваться среди различных устройств с низким энергопотреблением, следует обратиться к таблице 1, в которой основные типы процессоров с низким энергопотреблением классифицируются с учетом нескольких важных для разработчиков критериев. Прежде всего, необходимо отметить тесную взаимосвязь этих критериев. Например, интегрирование на одной микросхеме большого числа таких функций как наличие нескольких процессорных ядер, аналоговые компоненты, большой объем памяти или множество периферийных устройств может снизить общее энергопотребление системы, ее стоимость и время выхода на рынок. Однако чрезмерная интеграция такого рода может привести к нежелательному дополнительному потреблению мощности и усложнить программирование, что увеличит время выхода на рынок. Потребляемая мощность. Для многих современных разработок это наи-

более важный критерий. Повышенная продолжительность автономной работы портативных изделий — большой плюс, с точки зрения потребителя. В сетевом оборудовании меньшее энергопотребление ведет к меньшему рассеянию тепла, которое сдерживает рост плотности каналов или дополнительных функциональных возможностей. Существуют также устройства с определенным лимитом энергопотребления, например изделия с питанием от порта USB или электроника с питанием от автомобильного аккумулятора, для работы которой выделен бюджет всего лишь в несколько милливатт. Вопрос энергопитания следует тщательнее рассматривать с точки зрения всей системы. Правильное сочетание периферийных устройств на микросхеме приводит к большой экономии энергии в масштабах всего изделия. Это связано не только с тем, что внешние устройства потребляют дополнительную энергию, но и с тем, что на передачу данных по проводникам печатной платы уходит намного больше энергии по сравнению с перемещением данных внутри устройства. Для отдельных устройств энергоэффективность определяется соответствующими преимуществами конкретного технологического процесса изготовления, но это лишь немногое из того, что реализовано в усовершенствованных процессорах. Потребление энергии можно рассматривать как совокупность двух основных режимов: во-первых,

Табл. 1. Оценка DSP с малым потреблением Потребляемая Производительность мощность ARM + DSP (плавающая точка) ARM + DSP (фиксированная точка) ARM + аудиосопроцессор Только ARM Высокопроизводительный DSP (фиксированная точка) Высокоточный DSP (плавающая точка) Энергосберегающий DSP + сопроцессор Высокопроизводительный ARM + DSP + сопроцессор

Отлично Хорошо Отлично Хорошо

Хорошо

Интеграция Хорошо

Удовлетворительно Хорошо Удовлетворительно Отлично

Удовлетворительно

Время выхода на рынок Отлично Хорошо Отлично Хорошо Отлично

Отлично

Хорошо

Цена Хорошо Отлично Хорошо Отлично Хорошо Удовлетворительно

электронные компоненты №1 2009

63 Микроконтроллеры и DSP

До недавнего времени меньшее энергопотребление ЦПУ достигалось, как правило, либо за счет малой тактовой частоты, что приводило к снижению его функциональности, либо за счет новых энергосберегающих технологий. Однако в настоящее время ситуация с процессорами значительно изменилась. Прогресс в технологиях производства наряду с инновационным проектированием микросхем и с использованием программного обеспечения для управления электропитанием привели к созданию совершенно новых семейств процессоров с низким энергопотреблением, и необходимость чем-то жертвовать при разработке отпала. Разумеется, ни одно устройство не является совершенным, и потому для выбора процессора, который лучше всего подойдет для конкретного применения, инженеры должны тщательно обдумать все системные требования и изучить постоянно растущий ряд процессоров с низким энергопотреблением. В статье с помощью таблицы описываются современные критерии выбора устройств. В ее шапке перечислены следующие наиболее важные критерии проектирования для разработчиков систем: – потребляемая мощность; – производительность; – уровень интеграции; – время выхода на рынок; – цена. В остальных строках таблицы перечислены основные варианты процессо-

Микроконтроллеры и DSP

64

активное энергопотребление при переключении транзисторов и обработке входящих данных; во-вторых, статическое энергопотребление, когда данные обрабатываются в ограниченном объеме или не обрабатываются вовсе, а компоненты находятся в спящем режиме. В режиме активного управления питанием используются следующие методы.

– DVFS (Dynamic voltage and frequency scaling — динамическое масштабирование напряжения и частоты). Тактовые частоты и напряжение понижаются командами от программного обеспечения в зависимости от производительности конкретного приложения. Например, даже если ядро ARM мультимедийного процессора способно работать на частоте 600 МГц, вся его мощность не используется постоянно. Для снижения потерь программное обеспечение выбирает одно из заданных значений производительности, при котором процессор работает с определенным быстродействием.

– AVS (Adaptive voltage scaling — адаптивное масштабирование напряжения). Этот метод основан на том факте, что однотипные процессоры имеют некоторый разброс рабочих характеристик. При заданных требованиях к рабочей частоте некоторые т.н. «разгоняемые» устройства могут достигать определенного уровня производительности при меньшем напряжении, чем «холодные» устройства. В этой ситуации процессор самостоятельно определяет уровень своей производительности и регулирует источники питающего напряжения таким образом, чтобы компенсировать различия в скорости обработки данных, температуре и в характеристиках.

– DPS (Dynamic power switching — динамическая коммутация питания). В этом методе определяется момент, когда потребность в том или ином компоненте устройства, который выполнил текущие задачи, временно отсутствует, после чего он переводится в состояние с низким энергопотреблением. Примером подобного управления может служить ситуация, при которой процессор переходит в состояние с низким энергопотреблением, ожидая завершения пересылки данных при организации прямого доступа к памяти (DMA). Статическое управление электропитанием выполняется, когда данные обрабатываются в ограниченном объеме или вообще не обрабатываются. При этом выбранные компоненты переходят в режим с очень низким энергопотреблением, а система ожидает активизирующего события. С помощью метода статического управления утечкой можно выбрать ряд режимов низкого энергопотребления — от ожидания до полно-

www. elcp.ru

го отключения электропитания. Выбор конкретного статического режима энергопотребления зависит от того, какая часть памяти остается активной, или от скорости перехода в активный режим. Благодаря этим функциям большинство процессоров с низким энергопотреблением имеет мощность в режиме ожидания в пределах 15 мВт и пиковую рабочую мощность менее 400 мВт. Однако у некоторых DSP с фиксированной точкой, например у процессора TMS320C55x компании Texas Instruments, эти значения понижены до 0,50 мВт в режиме ожидания и до 75 мВт — в режиме пиковой производительности, даже несмотря на наличие сопроцессора БПФ, 320 КБ памяти и периферийных устройств ввода-вывода. В большинстве из приведенных в таблице изделий реализованы многие, если не все названные энергосберегающие функции, поэтому такие устройства заслужили оценку «отлично». Устройства с оценкой «хорошо» представляют собой микросхемы самой высокой производительности, обычно с несколькими ядрами, что естественным образом несколько увеличивает потребление мощности. Производительность. Этот критерий важен, поскольку повышенная производительность обработки данных дифференцирует продукты для конечных пользователей, позволяя задействовать новые функции, а также предоставлять большее число каналов на единицу стоимости или площади, повышать скорости обмена данными, создавать схемы с большей плотностью и с высоким качеством сжатия данных. Стремясь повысить производительность, инженеры должны учитывать не только тактовую частоту, но и возможность параллельной работы. Большой прирост производительности обеспечивают микросхемы, в которых интегрированы DSP, ARM или сопроцессоры в разных комбинациях, как например в платформе OMAP. Инженеры могут разделить программный код таким образом, чтобы он выполнялся на наиболее приспособленном для этого процессорном ядре. Преимуществами параллельной организации работы можно воспользоваться даже на устройствах с единственным ядром. Например, благодаря восьми блокам обработки команд, функционирующим параллельно на частоте 300 МГц, одно ЦПУ в DSP TMS320C640x с фиксированной точкой и низким энергопотреблением имеет чрезвычайно высокую производительность обработки. При том же низком лимите энергии это устройство обеспечивает удвоенную производительность обработки по сравнению с другими предлагаемыми на рынке процессорами с низким энергопотреблением.

Помимо интеграции процессорных элементов, к существенному повышению производительности может привести встраивание других компонентов системы. Например, наличие достаточного объема встроенной памяти означает, что центральный процессор может обрабатывать программные коды намного быстрее, чем он мог бы это делать при более частом импорте и экспорте данных. Независимо от характера проектируемой системы — мультимедийного приложения или системы с ограниченной функциональностью, но требующей по возможности меньшего энергопотребления — разработчики могут выбрать процессор, обладающий в точности необходимой вычислительной мощностью. В представленной таблице диапазон производительности от уровня «удовлетворительно» до «отлично» обычно является функцией того, сколько ядер и встроенной периферии имеет то или иное устройство. Как всегда, существует определенный компромисс между производительностью и потребляемой мощностью. Интеграция. Очевидно, что этот аспект тесно связан с производительностью. Как было отмечено, ряд микросхем позволяет разработчикам выбирать на одном кристалле некоторые или все из следующих элементов: DSP, ARM9 или сопроцессор. В современных устройствах могут размещаться и другие важные системные компоненты. Хорошим примером служит встроенная память, которая снижает общую стоимость решения, сберегает энергию в масштабах системы и облегчает разработку. Некоторые процессоры с низким энергопотреблением содержат почти полмегабайта памяти непосредственно на кристалле. В качестве примера можно привести прикладные процессоры OMAPL1x компании TI. Во многих случаях такое решение исключает необходимость в какой-либо внешней памяти. В современные процессоры встраивается гораздо более широкий ряд периферийных устройств, включая аналоговые компоненты. Ярким примером является аналого-цифровой преобразователь SAR (с регистром последовательных приближений). Преобразователи SAR применяются, например, для создания интерфейса сенсорных дисплеев, широко распространенных в устройствах бытового назначения. Другим примером служит uPP (универсальный параллельный порт), позволяющий выполнять прямое подключение ко многим другим компонентам в системе, например к быстродействующим АЦП или к FPGA. В современных процессорах с низким энергопотреблением можно

Все эти факторы важны для сокращения времени на разработку и вывода продукции на рынок в установленные сроки или раньше. Последний аспект, о котором не следует забывать, заключается в том, что устройства с плавающей точкой, например DSP TMS320C674x, менее сложны в программировании. Зачастую разработчики пишут программный код на персональных компьютерах, используя такие хорошо известные инструментальные средства как Simulink и LabVIEW, а затем переносят программы на DSP с очень небольшими изменениями, если таковые потребуются. В целом, однако, следует отметить, что чем выше производительность той или иной микросхемы, тем больше времени затрачивается на разработку. Для более сложных изделий, требующих определенного уровня эксплуатационных показателей, разработка и отладка программного кода, очевидно, займут больше времени. Наконец, инженеры всегда должны помнить о будущем поколении своих устройств. На некоторых рынках стандарты подвержены быстрому изменению, а компании желают оперативно выходить на эти рынки. Таким образом, разработчики должны создавать отвечающие будущим требованиям микросхемы, которые можно модернизировать с учетом изменений в стандартах или дополнить новыми функциями. Поэтому при рассмотрении того или иного семейства процессоров важно проверить их программную совместимость и совместимость по выводам. Другими словами, следует установить, можно ли будет при необходимости нарастить вычислительную мощность с минимальными изменениями в общей конструкции системы и в программном коде. В приведенной таблице оценка «отлично» дана устройствам с широкой поддержкой как в плане аппаратного, так и программного обеспечения. Оценка «хорошо» присвоена устройствам с меньшим уровнем интеграции, что подразумевает использование большего числа внешних периферийных устройств или памяти и связанную с этим трудоемкость проектирования. Цена. При оценке этого критерия инженеры должны учитывать не только стоимость микросхем, которая упала настолько, что большинство процессоров с низким энергопотреблением стоит не более 15 долл. и, в зависимости от цены топологических элементов ИС, может опуститься до 4 долл. Цена каждого компонента критична в бытовых приложениях, но она играет меньшую роль в сетевых или коммерческих применениях, где большее внимание уделяется вопросам стоимости владения и эффективности.

Инженеры должны в большей степени принимать во внимание полную стоимость системы. Снова обратимся к примеру с памятью. Если запускать все алгоритмы устройства во встроенной памяти, можно сэкономить одиндва доллара на микросхемах внешней памяти, потребность в которых отпадает. Значительная экономия в масштабах системы (до 9 долл.) достигается за счет комбинации интегрированных компонентов, например SATA, Ethernet, оперативной памяти, USB 2.0, ядра ARM9, как видно на примере прикладных процессоров OMAP-L1X и других периферийных устройств с высоким уровнем интеграции, упомянутых в разделе «Интеграция». Помимо цены микросхем, инженеры также должны оценивать простоту проекта. Этот аспект охватывает программные и аппаратные инструментальные средства разработки, техническую поддержку, обучение, поддержку от сторонних разработчиков, документацию, продолжительность периода разработки и ее накладные расходы, а также одноразовые затраты на проектирование. Подводя итоги, можно сказать, что более быстрая разработка может обеспечить и более высокое качество конечных продуктов, поскольку время и денежные средства расходуются на видоизменение проекта, а не на создание всей его инфраструктуры. Таким образом, инженеры должны учитывать не только стоимость макетных плат и эмуляторов, но также их качество и то, насколько эти средства позволят ускорить разработку проектов. Высококачественные интегрированные среды разработки (IDE) и компиляторы обеспечивают разработчикам лучшую оценку своих проектов и сокращают время выхода на рынок. Рекомендуется искать таких поставщиков полупроводниковых компонентов, которые предоставляют не требующие лицензионных отчислений операционные системы, проверенный готовый программный код от сторонних разработчиков, например кодеки для разработок на базе DSP, а также САПР, которые позволят быстро реализовать проект. Кроме того, не следует забывать о затратах на компоновку и изготовление платы. Важно учитывать не только число устройств, но и шаг выводов каждого изделия. Устройства с малым шагом выводов требуют более высоких затрат при компоновке и изготовлении на системном уровне. В приведенной таблице цена, как правило, обратно пропорциональна числу ядер и встроенных периферийных устройств. Очевидно, что чем больше число подобных компонентов, тем дороже устройство и больше усилий

электронные компоненты №1 2009

65 Микроконтроллеры и DSP

также найти встроенную поддержку сети с MAC-адресами Ethernet, USB 2.0, интерфейс Serial ATA (SATA) для запоминающих устройств большой емкости, периферии SDIO для таких функций ввода-вывода как поддержка беспроводных локальных сетей, контроллеров жидкокристаллических дисплеев и интерфейсов портов видеоадаптера. В таблице оценка «отлично» относится к устройствам, имеющим несколько ядер или сопроцессор, а также различные периферийные устройства; оценка «хорошо» характеризует устройства с единственным процессорным ядром, но с большим количеством памяти или периферийных устройств; оценка «удовлетворительно» поставлена процессорам с меньшим количеством периферии, которые, однако, имеют низкое энергопотребление и стоимость. Время выхода на рынок. Этот аспект становится все важнее, поскольку скорость обновления потребительских товаров продолжает возрастать, а жизненный цикл изделия сокращается с нескольких лет до нескольких месяцев. Не успеет новейшее и лучшее устройство появиться на магазинных прилавках, как несколькими месяцами или неделями спустя конкурент выпускает товар со значительно более привлекательными функциями. Время выхода на рынок тесно связано с уровнем интеграции. Очевидно, что если компоненты встроены в микросхему, инженерам требуется меньше времени на разработку и отладку, поскольку отсутствует потребность в разработке интерфейсов и средств обмена данными, необходимыми для координирования работы нескольких микросхем. Кроме того, затрачивается меньше усилий на организацию межсоединений печатной платы и работу с отдельными драйверами. В том случае если на одном кристалле находится несколько ядер или периферийных устройств, инженерам необходимы соответствующие программные инструменты, помогающие манипулировать этими компонентами. Например, в случае комбинации ядер ARM и DSP хороший набор инструментальных средств позволит разрабатывать приложения, использующие ресурсы обоих ядер в рамках одной среды программирования. Помимо этого, разработчики должны также следить за тем, какие другие средства предлагают поставщики процессоров — сторонние библиотеки алгоритмов, оптимизированные для работы нескольких ядер, например Simulink от Matlab или LabVIEW от National Instruments; оценочные и макетные платы, а также операционные системы и факультативные программные средства с открытым исходным кодом.

потребуется затратить на разработку, поскольку такие устройства предназначены для наиболее совершенных портативных систем. Например, в единственную категорию, удостоившуюся оценки «удовлетворительно» по этому показателю, попал высокопроизводительный прикладной процессор с процессорными ядрами DSP, ARM и сопроцессором. Приложения с низким энергопотреблением

Даже с помощью этой таблицы выбор лучшего устройства для конкретного приложения не так прост. В проекте всегда остается место компромиссам. Однако краткое обсуждение требований приложения может послужить неким ориентиром. Число применений, требующих низкого энергопотребления, значительно выросло, так что целесообразно разбить их на следующие несколько больших категорий.

– Подключаемые изделия, или изделия с питанием от порта USB, например автомобильные головные гарнитуры, ключи GPS, сенсорные экраны или устройства громкоговорящей связи.

– Приложения с автономной работой не менее суток. В качестве примера можно привести беспроводные микрофоны, музыкальные инструменты,

наушники с шумоподавлением, беспроводные принтеры и даже многопараметрические переносные медицинские приборы.

– Приложения с автономной работой до двух недель: например, устройства для записи музыки, электронные книги, дверные замки с авторизацией по отпечатку пальца или однопараметрические портативные медицинские приборы. Другой способ классификации приложений состоит в их разделении на группы исходя из функциональности. Например, переносной музыкальный инструмент или портативное аудиоустройство с большим динамическим диапазоном должны обеспечить высокую точность. Такой уровень точности и динамический диапазон обычно требуют применения процессоров с плавающей точкой, например процессоров семейства C674x. Эти DSP имеют самое низкое энергопотребление в отрасли (начиная с 15 мВт). В случае приложений, использующих графический пользовательский интерфейс с богатыми функциональными возможностями, хорошим выбором станет устройство на базе процессорного ядра ARM. Благодаря интеграции процессорных ядер ARM и DSP в таких устройствах

как прикладные процессоры OMAP-L1x существует полная возможность реализовать графический интерфейс, а также поддерживать сложные задачи обработки данных. Помимо этого, существуют портативные изделия с продолжительным временем автономной работы. К ним относятся диктофоны и аудиоплееры, электронные книги, радиомикрофоны или даже домашние медицинские мониторы, которые надеваются на запястье руки. Процессоры, ориентированные на режим низкого энергопотребления, подобные DSP TMS320C550x, обеспечивают автономную работу в течение нескольких недель благодаря активному использованию режима глубокого сна (6,8 мкВт) и режима ожидания (0,5 мВт). Заключение

Как неоднократно упоминалось в этой статье, все параметры выбора для процессора с низким энергопотреблением тесно взаимосвязаны. Ранее более высокая производительность подразумевала повышенное энергопотребление, но в настоящее время уровень потребляемой мощности системы настолько снизился, что практически для любого применения можно найти процессор с низким энергопотреблением.

СОБЫТИЯ РЫНКА

| Altera: прибыль среди убытков | По данным компании Altera, объем продаж в IV кв. достиг 314,5 млн. долл., что на 3% ниже, чем в IV кв. 2007 г. и на 12% ниже, чем в III кв. 2008 г. Следует отметить, что на общем довольно мрачном фоне продажи FPGA растут: в 2008 г. выручка составила 1,37 млрд. долл., что на 8% больше, чем в 2007 г. Чистая прибыль от продаж выросла на 24%, составив 359,7 млн. долл. И это не случайно: компания прочно удерживает свои позиции на рынке уже шестой год подряд. По прогнозам на I кв. 2009 г., продажи снова снизятся на 15—25%. www.russianelectronics.ru

Микроконтроллеры и DSP

66

| Тернистый путь к беспроводным сетям 4G | Несмотря на пристальное внимание, которое уделяется развитию сети четвертого поколения, пользователям придется провести в ожидании еще несколько лет. Производители ИС в большинстве своем уже готовы к переходу на новое поколение связи, они расширяют соответствующие функциональные характеристики своих продуктов. Однако все еще не забыт тяжелый переход с 2,5G на 3G, поэтому разработчики и основные игроки на рынке намерены тщательно подготовиться к предстоящему событию и предусмотреть все возможные неполадки. Во-первых, устройства стандарта 4G должны быть полностью совместимы с компьютерами. Во-вторых, стандарт должен пройти сертификацию, на что также требуется время. Пока не достигнуты окончательные договоренности по поводу используемого диапазона частот и топологии сети. Все эти вопросы, несомненно, будут решены. Однако производители ИС должны быть заранее готовы к любому исходу. В связи с этим они максимально унифицируют свои разработки. Принятие первого общемирового стандарта мобильной связи пока, к сожалению, за горами. По прогнозам экспертов, его следует ожидать не раньше 2011 г. www.russianelectronics.ru | Новые идеи для понижения потребляемой мощности | Исследователи из Федерального технологического института Швейцарии внесли вклад в разработку двух фундаментальных устройств. Первая относится к области МЭМС, это активный резонатор на основе вибрирующего полевого транзистора. Принцип действия устройства основан на модуляции заряда в канале и пьезо-резистивном эффекте, который возникает в активном веществе транзистора. Транзистор имеет проводимость n-типа и изготовлен на подложке КНД. Вибрация проходит преимущественно в горизонтальном направлении с частотой 2 или 71 МГц, в зависимости от количества затворов (2 или 4 соответственно). Полученная структура характеризуется внутренним усилением и крайне низким сопротивлением (30 Ом), поэтому внешние усилители в схеме резонатора не нужны. Второе достижение касается экспериментальных исследований. Ученые установили, что ключ из сегнетоэлектрика обладает более хорошими характеристиками, чем МОП-транзистор при комнатной температуре. Пороговое напряжение сегнето­ электрических транзисторов гораздо ниже, чем у МОП-транзисторов. Кроме того, они обладают хорошей поляризационной стабильностью и имеют очень малый ток утечки. www.russianelectronics.ru

www. elcp.ru

Выбор процессора с низким энергопотреблением Джон Диксон (John Dixon), менеджер линейки процессоров с низким энергопотреблением, компания Texas Instruments В статье подробно описываются основные критерии выбора процессоров с низким энергопотреблением на примерах DSP компании TI, перечисляются основные варианты DSP в соответствии с их функциональными особенностями, проводится оценка возможностей этих устройств, а также даются практические рекомендации по их применению. ров в соответствии с их функциональными особенностями. Далее в статье поясняются общие критерии выбора процессоров, а также проводится их оценка. Такой способ изложения преследует две цели: во-первых, системотехники получают сведения о новейших типах устройств на рынке (причем, некоторые из них мало известны), а, во-вторых, разработчики смогут ограничить свой выбор лучшей микросхемы из постоянно растущего списка изделий. Критерии выбора

Чтобы сориентироваться среди различных устройств с низким энергопотреблением, следует обратиться к таблице 1, в которой основные типы процессоров с низким энергопотреблением классифицируются с учетом нескольких важных для разработчиков критериев. Прежде всего, необходимо отметить тесную взаимосвязь этих критериев. Например, интегрирование на одной микросхеме большого числа таких функций как наличие нескольких процессорных ядер, аналоговые компоненты, большой объем памяти или множество периферийных устройств может снизить общее энергопотребление системы, ее стоимость и время выхода на рынок. Однако чрезмерная интеграция такого рода может привести к нежелательному дополнительному потреблению мощности и усложнить программирование, что увеличит время выхода на рынок. Потребляемая мощность. Для многих современных разработок это наи-

более важный критерий. Повышенная продолжительность автономной работы портативных изделий — большой плюс, с точки зрения потребителя. В сетевом оборудовании меньшее энергопотребление ведет к меньшему рассеянию тепла, которое сдерживает рост плотности каналов или дополнительных функциональных возможностей. Существуют также устройства с определенным лимитом энергопотребления, например изделия с питанием от порта USB или электроника с питанием от автомобильного аккумулятора, для работы которой выделен бюджет всего лишь в несколько милливатт. Вопрос энергопитания следует тщательнее рассматривать с точки зрения всей системы. Правильное сочетание периферийных устройств на микросхеме приводит к большой экономии энергии в масштабах всего изделия. Это связано не только с тем, что внешние устройства потребляют дополнительную энергию, но и с тем, что на передачу данных по проводникам печатной платы уходит намного больше энергии по сравнению с перемещением данных внутри устройства. Для отдельных устройств энергоэффективность определяется соответствующими преимуществами конкретного технологического процесса изготовления, но это лишь немногое из того, что реализовано в усовершенствованных процессорах. Потребление энергии можно рассматривать как совокупность двух основных режимов: во-первых,

Табл. 1. Оценка DSP с малым потреблением Потребляемая Производительность мощность ARM + DSP (плавающая точка) ARM + DSP (фиксированная точка) ARM + аудиосопроцессор Только ARM Высокопроизводительный DSP (фиксированная точка) Высокоточный DSP (плавающая точка) Энергосберегающий DSP + сопроцессор Высокопроизводительный ARM + DSP + сопроцессор

Отлично Хорошо Отлично Хорошо

Хорошо

Интеграция Хорошо

Удовлетворительно Хорошо Удовлетворительно Отлично

Удовлетворительно

Время выхода на рынок Отлично Хорошо Отлично Хорошо Отлично

Отлично

Хорошо

Цена Хорошо Отлично Хорошо Отлично Хорошо Удовлетворительно

электронные компоненты №1 2009

63 Микроконтроллеры и DSP

До недавнего времени меньшее энергопотребление ЦПУ достигалось, как правило, либо за счет малой тактовой частоты, что приводило к снижению его функциональности, либо за счет новых энергосберегающих технологий. Однако в настоящее время ситуация с процессорами значительно изменилась. Прогресс в технологиях производства наряду с инновационным проектированием микросхем и с использованием программного обеспечения для управления электропитанием привели к созданию совершенно новых семейств процессоров с низким энергопотреблением, и необходимость чем-то жертвовать при разработке отпала. Разумеется, ни одно устройство не является совершенным, и потому для выбора процессора, который лучше всего подойдет для конкретного применения, инженеры должны тщательно обдумать все системные требования и изучить постоянно растущий ряд процессоров с низким энергопотреблением. В статье с помощью таблицы описываются современные критерии выбора устройств. В ее шапке перечислены следующие наиболее важные критерии проектирования для разработчиков систем: – потребляемая мощность; – производительность; – уровень интеграции; – время выхода на рынок; – цена. В остальных строках таблицы перечислены основные варианты процессо-

Микроконтроллеры и DSP

64

активное энергопотребление при переключении транзисторов и обработке входящих данных; во-вторых, статическое энергопотребление, когда данные обрабатываются в ограниченном объеме или не обрабатываются вовсе, а компоненты находятся в спящем режиме. В режиме активного управления питанием используются следующие методы.

– DVFS (Dynamic voltage and frequency scaling — динамическое масштабирование напряжения и частоты). Тактовые частоты и напряжение понижаются командами от программного обеспечения в зависимости от производительности конкретного приложения. Например, даже если ядро ARM мультимедийного процессора способно работать на частоте 600 МГц, вся его мощность не используется постоянно. Для снижения потерь программное обеспечение выбирает одно из заданных значений производительности, при котором процессор работает с определенным быстродействием.

– AVS (Adaptive voltage scaling — адаптивное масштабирование напряжения). Этот метод основан на том факте, что однотипные процессоры имеют некоторый разброс рабочих характеристик. При заданных требованиях к рабочей частоте некоторые т.н. «разгоняемые» устройства могут достигать определенного уровня производительности при меньшем напряжении, чем «холодные» устройства. В этой ситуации процессор самостоятельно определяет уровень своей производительности и регулирует источники питающего напряжения таким образом, чтобы компенсировать различия в скорости обработки данных, температуре и в характеристиках.

– DPS (Dynamic power switching — динамическая коммутация питания). В этом методе определяется момент, когда потребность в том или ином компоненте устройства, который выполнил текущие задачи, временно отсутствует, после чего он переводится в состояние с низким энергопотреблением. Примером подобного управления может служить ситуация, при которой процессор переходит в состояние с низким энергопотреблением, ожидая завершения пересылки данных при организации прямого доступа к памяти (DMA). Статическое управление электропитанием выполняется, когда данные обрабатываются в ограниченном объеме или вообще не обрабатываются. При этом выбранные компоненты переходят в режим с очень низким энергопотреблением, а система ожидает активизирующего события. С помощью метода статического управления утечкой можно выбрать ряд режимов низкого энергопотребления — от ожидания до полно-

www. elcp.ru

го отключения электропитания. Выбор конкретного статического режима энергопотребления зависит от того, какая часть памяти остается активной, или от скорости перехода в активный режим. Благодаря этим функциям большинство процессоров с низким энергопотреблением имеет мощность в режиме ожидания в пределах 15 мВт и пиковую рабочую мощность менее 400 мВт. Однако у некоторых DSP с фиксированной точкой, например у процессора TMS320C55x компании Texas Instruments, эти значения понижены до 0,50 мВт в режиме ожидания и до 75 мВт — в режиме пиковой производительности, даже несмотря на наличие сопроцессора БПФ, 320 КБ памяти и периферийных устройств ввода-вывода. В большинстве из приведенных в таблице изделий реализованы многие, если не все названные энергосберегающие функции, поэтому такие устройства заслужили оценку «отлично». Устройства с оценкой «хорошо» представляют собой микросхемы самой высокой производительности, обычно с несколькими ядрами, что естественным образом несколько увеличивает потребление мощности. Производительность. Этот критерий важен, поскольку повышенная производительность обработки данных дифференцирует продукты для конечных пользователей, позволяя задействовать новые функции, а также предоставлять большее число каналов на единицу стоимости или площади, повышать скорости обмена данными, создавать схемы с большей плотностью и с высоким качеством сжатия данных. Стремясь повысить производительность, инженеры должны учитывать не только тактовую частоту, но и возможность параллельной работы. Большой прирост производительности обеспечивают микросхемы, в которых интегрированы DSP, ARM или сопроцессоры в разных комбинациях, как например в платформе OMAP. Инженеры могут разделить программный код таким образом, чтобы он выполнялся на наиболее приспособленном для этого процессорном ядре. Преимуществами параллельной организации работы можно воспользоваться даже на устройствах с единственным ядром. Например, благодаря восьми блокам обработки команд, функционирующим параллельно на частоте 300 МГц, одно ЦПУ в DSP TMS320C640x с фиксированной точкой и низким энергопотреблением имеет чрезвычайно высокую производительность обработки. При том же низком лимите энергии это устройство обеспечивает удвоенную производительность обработки по сравнению с другими предлагаемыми на рынке процессорами с низким энергопотреблением.

Помимо интеграции процессорных элементов, к существенному повышению производительности может привести встраивание других компонентов системы. Например, наличие достаточного объема встроенной памяти означает, что центральный процессор может обрабатывать программные коды намного быстрее, чем он мог бы это делать при более частом импорте и экспорте данных. Независимо от характера проектируемой системы — мультимедийного приложения или системы с ограниченной функциональностью, но требующей по возможности меньшего энергопотребления — разработчики могут выбрать процессор, обладающий в точности необходимой вычислительной мощностью. В представленной таблице диапазон производительности от уровня «удовлетворительно» до «отлично» обычно является функцией того, сколько ядер и встроенной периферии имеет то или иное устройство. Как всегда, существует определенный компромисс между производительностью и потребляемой мощностью. Интеграция. Очевидно, что этот аспект тесно связан с производительностью. Как было отмечено, ряд микросхем позволяет разработчикам выбирать на одном кристалле некоторые или все из следующих элементов: DSP, ARM9 или сопроцессор. В современных устройствах могут размещаться и другие важные системные компоненты. Хорошим примером служит встроенная память, которая снижает общую стоимость решения, сберегает энергию в масштабах системы и облегчает разработку. Некоторые процессоры с низким энергопотреблением содержат почти полмегабайта памяти непосредственно на кристалле. В качестве примера можно привести прикладные процессоры OMAPL1x компании TI. Во многих случаях такое решение исключает необходимость в какой-либо внешней памяти. В современные процессоры встраивается гораздо более широкий ряд периферийных устройств, включая аналоговые компоненты. Ярким примером является аналого-цифровой преобразователь SAR (с регистром последовательных приближений). Преобразователи SAR применяются, например, для создания интерфейса сенсорных дисплеев, широко распространенных в устройствах бытового назначения. Другим примером служит uPP (универсальный параллельный порт), позволяющий выполнять прямое подключение ко многим другим компонентам в системе, например к быстродействующим АЦП или к FPGA. В современных процессорах с низким энергопотреблением можно

Все эти факторы важны для сокращения времени на разработку и вывода продукции на рынок в установленные сроки или раньше. Последний аспект, о котором не следует забывать, заключается в том, что устройства с плавающей точкой, например DSP TMS320C674x, менее сложны в программировании. Зачастую разработчики пишут программный код на персональных компьютерах, используя такие хорошо известные инструментальные средства как Simulink и LabVIEW, а затем переносят программы на DSP с очень небольшими изменениями, если таковые потребуются. В целом, однако, следует отметить, что чем выше производительность той или иной микросхемы, тем больше времени затрачивается на разработку. Для более сложных изделий, требующих определенного уровня эксплуатационных показателей, разработка и отладка программного кода, очевидно, займут больше времени. Наконец, инженеры всегда должны помнить о будущем поколении своих устройств. На некоторых рынках стандарты подвержены быстрому изменению, а компании желают оперативно выходить на эти рынки. Таким образом, разработчики должны создавать отвечающие будущим требованиям микросхемы, которые можно модернизировать с учетом изменений в стандартах или дополнить новыми функциями. Поэтому при рассмотрении того или иного семейства процессоров важно проверить их программную совместимость и совместимость по выводам. Другими словами, следует установить, можно ли будет при необходимости нарастить вычислительную мощность с минимальными изменениями в общей конструкции системы и в программном коде. В приведенной таблице оценка «отлично» дана устройствам с широкой поддержкой как в плане аппаратного, так и программного обеспечения. Оценка «хорошо» присвоена устройствам с меньшим уровнем интеграции, что подразумевает использование большего числа внешних периферийных устройств или памяти и связанную с этим трудоемкость проектирования. Цена. При оценке этого критерия инженеры должны учитывать не только стоимость микросхем, которая упала настолько, что большинство процессоров с низким энергопотреблением стоит не более 15 долл. и, в зависимости от цены топологических элементов ИС, может опуститься до 4 долл. Цена каждого компонента критична в бытовых приложениях, но она играет меньшую роль в сетевых или коммерческих применениях, где большее внимание уделяется вопросам стоимости владения и эффективности.

Инженеры должны в большей степени принимать во внимание полную стоимость системы. Снова обратимся к примеру с памятью. Если запускать все алгоритмы устройства во встроенной памяти, можно сэкономить одиндва доллара на микросхемах внешней памяти, потребность в которых отпадает. Значительная экономия в масштабах системы (до 9 долл.) достигается за счет комбинации интегрированных компонентов, например SATA, Ethernet, оперативной памяти, USB 2.0, ядра ARM9, как видно на примере прикладных процессоров OMAP-L1X и других периферийных устройств с высоким уровнем интеграции, упомянутых в разделе «Интеграция». Помимо цены микросхем, инженеры также должны оценивать простоту проекта. Этот аспект охватывает программные и аппаратные инструментальные средства разработки, техническую поддержку, обучение, поддержку от сторонних разработчиков, документацию, продолжительность периода разработки и ее накладные расходы, а также одноразовые затраты на проектирование. Подводя итоги, можно сказать, что более быстрая разработка может обеспечить и более высокое качество конечных продуктов, поскольку время и денежные средства расходуются на видоизменение проекта, а не на создание всей его инфраструктуры. Таким образом, инженеры должны учитывать не только стоимость макетных плат и эмуляторов, но также их качество и то, насколько эти средства позволят ускорить разработку проектов. Высококачественные интегрированные среды разработки (IDE) и компиляторы обеспечивают разработчикам лучшую оценку своих проектов и сокращают время выхода на рынок. Рекомендуется искать таких поставщиков полупроводниковых компонентов, которые предоставляют не требующие лицензионных отчислений операционные системы, проверенный готовый программный код от сторонних разработчиков, например кодеки для разработок на базе DSP, а также САПР, которые позволят быстро реализовать проект. Кроме того, не следует забывать о затратах на компоновку и изготовление платы. Важно учитывать не только число устройств, но и шаг выводов каждого изделия. Устройства с малым шагом выводов требуют более высоких затрат при компоновке и изготовлении на системном уровне. В приведенной таблице цена, как правило, обратно пропорциональна числу ядер и встроенных периферийных устройств. Очевидно, что чем больше число подобных компонентов, тем дороже устройство и больше усилий

электронные компоненты №1 2009

65 Микроконтроллеры и DSP

также найти встроенную поддержку сети с MAC-адресами Ethernet, USB 2.0, интерфейс Serial ATA (SATA) для запоминающих устройств большой емкости, периферии SDIO для таких функций ввода-вывода как поддержка беспроводных локальных сетей, контроллеров жидкокристаллических дисплеев и интерфейсов портов видеоадаптера. В таблице оценка «отлично» относится к устройствам, имеющим несколько ядер или сопроцессор, а также различные периферийные устройства; оценка «хорошо» характеризует устройства с единственным процессорным ядром, но с большим количеством памяти или периферийных устройств; оценка «удовлетворительно» поставлена процессорам с меньшим количеством периферии, которые, однако, имеют низкое энергопотребление и стоимость. Время выхода на рынок. Этот аспект становится все важнее, поскольку скорость обновления потребительских товаров продолжает возрастать, а жизненный цикл изделия сокращается с нескольких лет до нескольких месяцев. Не успеет новейшее и лучшее устройство появиться на магазинных прилавках, как несколькими месяцами или неделями спустя конкурент выпускает товар со значительно более привлекательными функциями. Время выхода на рынок тесно связано с уровнем интеграции. Очевидно, что если компоненты встроены в микросхему, инженерам требуется меньше времени на разработку и отладку, поскольку отсутствует потребность в разработке интерфейсов и средств обмена данными, необходимыми для координирования работы нескольких микросхем. Кроме того, затрачивается меньше усилий на организацию межсоединений печатной платы и работу с отдельными драйверами. В том случае если на одном кристалле находится несколько ядер или периферийных устройств, инженерам необходимы соответствующие программные инструменты, помогающие манипулировать этими компонентами. Например, в случае комбинации ядер ARM и DSP хороший набор инструментальных средств позволит разрабатывать приложения, использующие ресурсы обоих ядер в рамках одной среды программирования. Помимо этого, разработчики должны также следить за тем, какие другие средства предлагают поставщики процессоров — сторонние библиотеки алгоритмов, оптимизированные для работы нескольких ядер, например Simulink от Matlab или LabVIEW от National Instruments; оценочные и макетные платы, а также операционные системы и факультативные программные средства с открытым исходным кодом.

потребуется затратить на разработку, поскольку такие устройства предназначены для наиболее совершенных портативных систем. Например, в единственную категорию, удостоившуюся оценки «удовлетворительно» по этому показателю, попал высокопроизводительный прикладной процессор с процессорными ядрами DSP, ARM и сопроцессором. Приложения с низким энергопотреблением

Даже с помощью этой таблицы выбор лучшего устройства для конкретного приложения не так прост. В проекте всегда остается место компромиссам. Однако краткое обсуждение требований приложения может послужить неким ориентиром. Число применений, требующих низкого энергопотребления, значительно выросло, так что целесообразно разбить их на следующие несколько больших категорий.

– Подключаемые изделия, или изделия с питанием от порта USB, например автомобильные головные гарнитуры, ключи GPS, сенсорные экраны или устройства громкоговорящей связи.

– Приложения с автономной работой не менее суток. В качестве примера можно привести беспроводные микрофоны, музыкальные инструменты,

наушники с шумоподавлением, беспроводные принтеры и даже многопараметрические переносные медицинские приборы.

– Приложения с автономной работой до двух недель: например, устройства для записи музыки, электронные книги, дверные замки с авторизацией по отпечатку пальца или однопараметрические портативные медицинские приборы. Другой способ классификации приложений состоит в их разделении на группы исходя из функциональности. Например, переносной музыкальный инструмент или портативное аудиоустройство с большим динамическим диапазоном должны обеспечить высокую точность. Такой уровень точности и динамический диапазон обычно требуют применения процессоров с плавающей точкой, например процессоров семейства C674x. Эти DSP имеют самое низкое энергопотребление в отрасли (начиная с 15 мВт). В случае приложений, использующих графический пользовательский интерфейс с богатыми функциональными возможностями, хорошим выбором станет устройство на базе процессорного ядра ARM. Благодаря интеграции процессорных ядер ARM и DSP в таких устройствах

как прикладные процессоры OMAP-L1x существует полная возможность реализовать графический интерфейс, а также поддерживать сложные задачи обработки данных. Помимо этого, существуют портативные изделия с продолжительным временем автономной работы. К ним относятся диктофоны и аудиоплееры, электронные книги, радиомикрофоны или даже домашние медицинские мониторы, которые надеваются на запястье руки. Процессоры, ориентированные на режим низкого энергопотребления, подобные DSP TMS320C550x, обеспечивают автономную работу в течение нескольких недель благодаря активному использованию режима глубокого сна (6,8 мкВт) и режима ожидания (0,5 мВт). Заключение

Как неоднократно упоминалось в этой статье, все параметры выбора для процессора с низким энергопотреблением тесно взаимосвязаны. Ранее более высокая производительность подразумевала повышенное энергопотребление, но в настоящее время уровень потребляемой мощности системы настолько снизился, что практически для любого применения можно найти процессор с низким энергопотреблением.

СОБЫТИЯ РЫНКА

| Altera: прибыль среди убытков | По данным компании Altera, объем продаж в IV кв. достиг 314,5 млн. долл., что на 3% ниже, чем в IV кв. 2007 г. и на 12% ниже, чем в III кв. 2008 г. Следует отметить, что на общем довольно мрачном фоне продажи FPGA растут: в 2008 г. выручка составила 1,37 млрд. долл., что на 8% больше, чем в 2007 г. Чистая прибыль от продаж выросла на 24%, составив 359,7 млн. долл. И это не случайно: компания прочно удерживает свои позиции на рынке уже шестой год подряд. По прогнозам на I кв. 2009 г., продажи снова снизятся на 15—25%. www.russianelectronics.ru

Микроконтроллеры и DSP

66

www. elcp.ru

Контроллеры сенсорных экранов от Analog Devices Алексей Власенко, инженер по применению, российское представительство Analog Devices

В статье представлено семейство контроллеров резистивных сенсорных экранов для смартфонов, PDA и других портативных устройств с автономным питанием, а также рассказывается о контроллерах емкостного интерфейса ввода семейства CapTouch™, предназначенных для создания сенсорных клавиатур, регуляторов и сенсорных матриц на основе емкостных датчиков.

Analog Devices предлагает большой выбор интегральных схем (ИС) для работы с четырехпроводным резистивным сенсорным экраном. Эти контроллеры могут применяться в смартфонах, наладонных компьютерах PDA, торговых терминалах и в других устройствах, где необходим интерфейс сенсорного экрана. Контроллеры сенсорных экранов фирмы Analog Devices имеют 12-разрядное разрешение, интерфейс SPI и обладают низким энергопотреблением, что делает идеальным их применение в портативных устройствах с автономным питанием. Контроллеры резистивных сенсорных экранов

Резистивный сенсорный экран, по сути, представляет собой поверхность с распределенным сопротивлением. При прикосновении к сенсорному экрану стилусом или пальцем эта поверхность в одной точке замыкается с подлежащим проводящим слоем. Так образуется двухмерный резистивный делитель напряжения. Измерив напряжение (т.е. фактически соотношение сопротивлений) по одной, а затем по другой оси сенсорного экрана, мы получим код, соответствующий точке прикосновения стилуса к экрану в этой двухкоординатной системе. Для проведения таких измерений существуют специализированные контроллеры.

Контроллер резистивного сенсорного экрана (touchscreen digitizer) представляет собой разновидность аналогоцифрового преобразователя, в котором предусмотрены специфические функции и в который интегрированы соответствующие узлы. Эти контроллеры предназначены для портативной аппаратуры с батарейным питанием, поэтому от них в первую очередь требуются такие качества как низкое энергопотребление, возможность работы при низких напряжениях питания, высокая степень интеграции, и, конечно, у них должны быть компактные корпуса. В качестве примера рассмотрим один из современных контроллеров сенсорных экранов AD7879, блок-схема которого приведена на рисунке 1. В AD7879 имеется функция программируемой задержки первого преобразования. Эта задержка позволяет дождаться окончания переходных процессов во время прикосновения стилуса или пальца к экрану, получить отсчеты, свободные от шумов, и таким образом более точно определить координаты точки прикосновения. Время задержки необходимо устанавливать в зависимости от свойств сенсорного экрана и от требуемых параметров быстродействия и точности. Время преобразования можно выбирать из ряда значений 2 мкс, 4 мкс, 8 мкс или 16 мкс. С помощью встроенного таймера можно устанавливать периодичность выпол-

67

Рис. 1. Блок-схема контроллера резистивного сенсорного экрана AD7879

электронные компоненты №1 2009

Секвенсор (автомат последовательного управления устройствами) и таймер могут обеспечить работу в режиме Master, при этом преобразователь будет вырабатывать прерывания для хост-процессора. Это позволяет существенно снизить нагрузку на хост-процессор. Таким образом, контроллер автоматически запускает преобразование в момент прикосновения к экрану. Когда преобразование закончено, результат обработан и стал доступен, контроллер вырабатывает прерывание для хост-процессора. Таймер позволяет настроить процессор таким образом, что рабочая последовательность отсчетов повторяется, если сохраняется нажатие на экран. В режиме Slave алгоритм работы несколько другой. Когда происходит прикосновение к экрану, контроллер вырабатывает сигнал прерывания Penirq, который «пробуждает» хост-процессор. Затем от хост-процессора требуется, чтобы он запустил преобразование или загрузил последовательность преобразования. Таймер тоже может быть настроен так, чтобы последовательность преобразования повторялась автоматически. В контроллере AD7879 имеется очень полезная функция — возможность цифровой фильтрации полученных отсчетов. Как и любое другое электронное устройство, резистивный сенсорный экран и контроллер испытывают различные помехи. Значительным источником импульсных помех является сам жидкокристаллический дисплей. Кроме того, помехи вносят и цифровые схемы, в большом количестве имеющиеся в любом современном устройстве. В результате оцифрованные отсчеты сильно «загрязнены». Проявляется это в неправильном определении координат прикосновения к экрану. Обычно происходит отклонение от реальной точки по горизонтали или по вертикали (см. рис. 2). В приборе AD7879 медианный фильтр позволяет устранить резкие выбросы, а усредняющий фильтр — устранить шумы и обеспечить более точное определение координат, особенно при резких переломах линии ведения стилуса. Таким образом, встроенная цифровая фильтрация способствует разгрузке хост-процессора, хотя, конечно, при наличии запаса вычислительной мощности эти алгоритмы могут быть

Рис. 2. Результат работы цифровой фильтрации сигнала

нения преобразования (или последовательности преобразований) в пределах 550 мкс…9,440 мс с шагом 35 мкс. Кроме того, этот прибор может работать в режиме однократного преобразования, что значительно экономит электроэнергию в режиме ожидания. Встроенные средства подавления шумов и помех включают усреднение по заданному числу отсчетов — 1, 4, 8 или 16. Это число устанавливается программно.

Таблица 1. Технические характеристики контроллеров резистивных сенсорных экранов Название

68

AD7843

AD7873

AD7877

Разрешение, разрядов

12

Частота отсчетов, кГц

125

Встроенный источник опорного напряжения, В Аналоговых входов

—

2,5

2

—

1

до 3

Каналов мониторинга питания

1

2

Датчик температуры

Да

Средства шумопонижения ЦАП

—

Входы/выходы GPIO

—

Таймер Секвенсор Интерфейс Потребляемый ток, мкА (типичное значение в активном режиме) Корпуса

WWW.ELCP.RU

SPI 8 бит

AD7879

1 совмещенный

Да

Да

STOPACQ

Цифровая фильтрация

8 разр.

—

До 4

1 совмещенный

Да

Да

SPI 16 бит

SPI, I2C

240

670 (включая ИОН)

880 (+ИОН и ЦАП)

800

QSOP-16, TSSOP-16

QSOP-16, TSSOP-16, LFCSP-16

LFCSP-32 WLCSP-25

WLCSP-12 1,6×2 мм LFCSP-16

Рис. 3. Контроллер емкостного интерфейса ввода AD7142

реализованы в хост-процессоре. В таблице 1 представлены технические характеристики различных контроллеров резистивных сенсорных экранов. Все приведенные в таблице контроллеры предназначены для работы в температурном диапазоне –40…85°C. Контроллеры выпускаются в очень компактных корпусах. Например, AD7879 выпускается в корпусе WLSCP размером 1,6×2 мм. Контроллеры емкостного интерфейса ввода CapTouch

Микросхемы CapTouch™ представляют собой специализированные преобразователи емкости в цифровой код, предназначенные для создания сенсорных клавиатур, регуляторов и сенсорных матриц на основе емкостных датчиков. Семейство CapTouch™ включает контроллеры AD7142 (см. рис.3), AD7143, AD7147, AD7148 и др. Данные контроллеры могут применяться для создания интерфейсов ввода с кнопками и регуляторами произвольной формы: это могут быть манипуляторы ввода, имитирующие колеса прокрутки, полосы прокрутки, ползунковые регуляторы и т.д. Кроме того, контроллеры емкостного интерфейса ввода применяются для реализации сенсорных панелей ввода, подобных описанным выше резистивным сенсорным экранам (см. рис. 4). Сенсорная панель ввода, изображенная на рисунке 4, представляет собой матрицу на 7 колонок и 5 рядов. Контроллер CapTouch осуществляет сканирование этой матрицы, последовательно подавая высокочастотный сигнал возбуждения на колонки и ряды.

Рис. 4. Пример сенсорной панели на основе преобразователя CapTouch

Если прикоснуться пальцем к поверхности экрана, то часть высокочастотного сигнала замыкается на палец за счет емкостной связи, контроллер распознает это изменение уровня сигнала, благодаря чему определяется место касания. Обратите внимание, что матрица 7×5 позволяет обеспечить разрешающую способность этой сенсорной панели порядка 200×200, что вполне достаточно для интерфейса пальцевого ввода. Стилусы в этих системах, как правило, не применяются, т.к. вносимое ими изменение емкости слишком локально и незначительно. Такая высокая разрешающая способность достигается путем сглаживания и интерполяции, но вычислительную нагрузку в таком случае несет хост-процессор.

электронные компоненты №1 2009

69

Новые компоненты на российском рынке АЦП/ЦАП Первая в отрасли 16-разрядная система сбора данных со всеми вспомогательными аналоговыми цепями от Maxim

MAX1329 представляет собой экономичную систему сбора данных со встроенным прецизионным блоком преобразования данных для обработки сигнала с датчика и схему его питания.

MAX1329 имеет 12/16-разрядный АЦП, сдвоенные 12-разрядные ЦАП и источники опорного напряжения. Частота дискретизации 12-разрядного АЦП — 300 кГц, что идеально подходит для регистрации кратковременных быстрозатухающих импульсов, подобных сигналу с датчика глюкометра. Встроенная схема сглаживания и дополнительной цифровой обработки сигнала повышает разрешение АЦП с 12-ти до 16-ти разрядов. Возбуждение датчика обеспечивают высокоточные встроенные 12-разрядные ЦАП (интегральная нелинейность ±2 МЗР, дифференциальная нелинейность ±1 МЗР) с максимальным временем установки 10 мкс. Эти функции обеспечивают подключение интерфейса микросхемы к недорогому микроконтроллеру, в таких приложениях как работающие от батарей портативные устройства, а также системы сбора данных. Помимо АЦП, ЦАП и ИОН, MAX1329 имеет вспомогательные аналоговые схемы, которые идеально подходят для портативных систем сбора данных. Эти схемы включают операционные усилители, входной мультиплексор 16:1, усилитель с программируемым коэффициентом усиления и два электронных ключа с малой утечкой. К другим вспомогательным блокам ИС относятся сдвоенные мониторы питания, схема обработки сигнала с внутреннего и внешнего датчиков температуры, программируемые пользователем порты вводавывода общего назначения. Оптимизированная для портативных приложений с батарейным питанием, микросхема MAX1329 имеет напряжения питания 1,8…3,6 В и 2,7…5,5 В для цифровой и аналоговой части соответственно. Микросхема MAX1329 работает в расширенном диапазоне температур –40…85°C и доступна в компактном 40-выводном корпусе TQFN с размерами 6×6 мм.

Maxim Integrated Products www.maxim-ic.com/ru

Дополнительная информация: см. Maxim Integrated Products Новый 10-разрядный 2-канальный АЦП от Intersil

Компания Intersil представила новую микросхему: KAD5610P — 2-канальный высокоскоростной АЦП с минимальным энергопотреблением. Микросхема построена по собственной технологии Intersil — FemtoChargeTM и способна оцифровывать данные со скоростью 250 MSPS. Микросхема

KAD5610P полностью совместима по выводам с представителями своего семейства с меньшими скоростями обработки: 210 MSPS (KAD5610P-21), 170 MSPS (KAD5610P-17) и 125 MSPS (KAD5610P-12). Последовательный интерфейс SPI позволяет как конфигурировать микросхему, так и контролировать ее основные параметры. Выходные цифровые данные могут иметь как LVDS-уровни, так и CMOS-уровни. Микросхема поставляется в 72-выводном корпусе QFN. Рабочий диапазон температур соответствует промышленному стандарту в –40…85˚C. Основные особенности: – Возможность программирования основных параметров.

– Входная полоса частот 1,3 ГГц.

– Возможность деления частоты (делитель 1,2 или 4).

– Дежурный режим (sleep mode).

– Уровни выходов DDR LVDS или LVCMOS. – Напряжение питания 1,8 В. Основные параметры: – Разрешение: 10 разрядов.

– Скорость преобразования: до 250 MSPS. – SNR: 60,7 дБFS. – SFDR: 83 дБн.

– Мощность потребления: 340 мВт.

– Входная полоса частот: 1300 МГц.

– Входной диапазон напряжений: 1,45 Вp-p.

– INL (max): ±1 МЗР.

– DNL (max): ± 0,5 МЗР. Области применения: – обработка данных спутниковых и радарных систем; – высокоскоростная обработка данных; – устройства высокоскоростных телекоммуникаций; – WiMAX и СВЧ системы; – тестовое телекоммуникационное оборудование.

Intersil Corporation www.intersil.com

Дополнительная информация: см. «Макро Групп», ЗАО

МИКРОСХЕМЫ СИЛОВОЙ ЭЛЕКТРОНИКИ Двухканальный синхронный понижающий контроллер с двумя 25-А выходами или одним 50-А выходом от Maxim

MAX15034 — высокопроизводительный двухканальный синхронный контроллер понижающего преобразователя, управляющий внешними MOSFET для управления двумя шинами с током 25 А или одной шиной с током 50 А. Это позволяет использовать MAX15034 в различных разработках и обеспечивает снижение стоимости и сокращение количества компонентов конечных систем. Контроллер может работать от напряжения питания 4,5…5,5 В или 5,5…28 В, т.е. в приложениях с шинами 5 и 12 В. Устройство оптимизировано для систем с большим выходным током и идеально подходит для компьютерного, телекоммуникационного, сетевого оборудования, систем хранения данных и серверов. В MAX15034 К имеется возможность программирования выходного напряжения (0,6…5,5 В), частоты переключения

электронные компоненты №1 2009

71

преобразователя (0,1…1 МГц), порога ограничения тока и внешней схемы компенсации. Для максимальной экономии места и стоимости в устройстве имеется схема выравнивания токов, обеспечивающая ограничение и распределение тока между фазами с точностью не менее 10%. К дополнительным возможностям MAX15034 относятся способность пуска с монотонным нарастанием выходного напряжения в случае, если на выходе имеется смещение по напряжению; два разрешающих входа с точными порогами включения для задания последовательности включения выходов; синхронизация с внешней частотой; защита при перегреве и от прерывистого режима.

MAX15034 выпускается в 28-выводных корпусах TSSOP и TSSOP с открытой площадкой для теплоотвода. Обе версии работают в температурном диапазоне для автомобильных приложений –40...125°C. Maxim Integrated Products www.maxim-ic.com/ru

Дополнительная информация: см. Maxim Integrated Products 5-В и 12-В ШИМконтроллеры Intersil для применения в синхронных преобразователях

74

Представленные компанией Intersil новые микросхемы ISL6341, ISL6341A, ISL6341B, ISL6341C упрощают разработку схем управления и защиты понижающего DC/DC-преобразова­ теля с n-канальным MOSFET в синхронном понижающем преобразователе. Микросхемы включают в себя цепь управления затворами, выходную подстройку параметров, мониторинг и защиту, и выпускаются в 10-выводном корпусе DFN. ISL6341, ISL6341A, ISL6341B, ISL6341C обеспечивают контроль выходного напряжения с минимальным временем реакции. Выходное напряжение может быть установлено на уровне 0,8 В с максимальным отклонением ±0,8% из-за изменения температуры и входного напряжения. Фиксированная частота генератора и широкий диапазон рабочего цикла позволяют упростить проектирование системы и добиться оптимального соотношения цена/ ка­чест­во. Ключевые особенности: – Диапазон напряжений питания 4,5…14,4 В.

– Входной диапазон напряжений 1,5…12 В (до 20 В с некоторыми ограничениями).

– Выходной диапазон 0,8…VIN (ограниченный рабочий цикл).

– Быстрая реакция ОС.

– Широкополосный усилитель ошибки.

– Рабочий цикл 0…85% для ISL6341, ISL6341C. – Рабочий цикл 0…75% для ISL6341A, ISL6341B. – Защита от превышения максимального выходного тока.

– Мониторинг выходного напряжения.

– Малые габариты. Основные характеристики: – Выходной ток (max): 30 A. – Ток потребления (min): 6,4 мА.

– Ток потребления (typ): 7 мА. Применение: системы питания PC, серверов, памяти, сигнальных процессоров, кабельных и DSL-модемов,

WWW.ELCP.RU

ТВ-приставок, промышленного оборудования, а также распределенные системы электропитания.

Intersil Corporation www.intersil.com

Дополнительная информация: см. «Макро Групп», ЗАО

БЕСПРОВОДНЫЕ ТЕХНОЛОГИИ Новый минатюрный GPSприемник Leadtek GPS9023 на чипсете Mediatek

Leadtek LR9023 — высокочувствительный низкопотребляющий компактный модуль GPSприемника для поверхностного монтажа. Приемник поддерживает сигналы GPS L1 и SBAS (включая WAAS, EGNOS, MSAS и GAGAN). Этот 22-канальный GPS-модуль разработан для широкого спектра OEM-применений, в основе модуля — чипсет Mediatek MT3329. Leadtek LR9023 разработан специально для применения в миниатюрных устройствах. Аппаратная часть: – Чипсет Mediatek MT3329.

– Полноскоростной интерфейс USB 2.0.

– Трекинговая чувствительность: 165 дБм.

– Миниатюрные размеры: 11,4×10×2 мм.

– Модуль оптимизирован для автоматической пайки.

– Функция подавления многолучевости.

– Встроенный детектор антенны.

– Встроенные LDO-стабилизатор и USB-интерфейс для уменьшения стоимости внешних компонентов.

– Скорость обновления: до 10 Гц.

– Встроенные DC/DC-цепи для увеличения длительности работы аккумулятора.

– Модуль соответствует стандарту RoHS. Программная часть: – Возможность конфигурирования.

– Поддерживает спутниковые системы WAAS, EGNOS, MSAS. – NMEA 0183 стандарт V3.01 и обратная совместимость, поддержка 219 different Datum. Особенности: – Время холодного/теплого/горячего старта: 35/34/1,5 c.

– Время переопределения: не более 1 c.

– Металлический экран для получения лучших характеристик в условиях помех.

– Улучшенные навигационные характеристики.

– Интерфейсы: UART и USB 2.0.

– Протокол: NMEA. – Скорость по умолчанию: 9600 bps. Преимущества: – Разработан специально для миниатюрных устройств.

– Все соединения выполняются с помощью контактных площадок.

– Экономичен за счет отсутствия ВЧ- и системного разъема.

– Гибкая и эффективная аппаратная часть применима во многих приложениях.

– Оптимизирован для поверхностного монтажа.

Leadtek Research Inc. www.leadtek.com

Дополнительная информация: см. «Макро Групп», ЗАО

СВЧ Новый малошумящий усилитель для беспроводных приложений от RF Microdevices

Компания RF Microdevices представила новый малошумящий усилитель SPF5344Z. Микросхема представляет собой выполненный по технологии GaAs pHEMT 2-каскадный монолитный СВЧ-усилитель, охватывающий диапазон частот 0,8…4 ГГц. Малошумящий усилитель позволяет работать при однополярном питании, а также имеет интегрированные на чипе согласующие цепи, обеспечивающие работу в широком диапазоне частот. Отличительными особенностями SPF5344Z являются: – Высокий коэффициент усиления: 24,5 дБ на частоте 2,0 ГГц.

– Гибкий диапазон напряжений смещения: 3…5 В, настраиваемый ток.

– Низкие значения обратных потерь сигнала: –25 дБ на частоте 2,0 ГГц. Основные области применения: сотовая связь, PCS, WCDMA-приложения, ISM-устройства, приемные части WiMAX-оборудования.

RF Microdevices www.rfmd.com

Дополнительная информация: см. «Макро Групп», ЗАО

ДАТЧИКИ Новые датчики температуры MCP9509 и MCP9510 с логическим выходом в корпусе SOT-23 от Microchip

Компания Microchip представила новые температурные датчики MCP9509 и MCP9510 с логическим выходом и программируемым уровнем температуры с помощью внешнего резистора.

MCP9509/10 расширяют линейку имеющихся датчиков с логическим выходом, имеют низкий ток потребления (не более 80 мкА), выпускаются в миниатюрных корпусах SOT-23, имеют низкую цену, что идеально подходит для их применения в портативных устройствах с батарейным питанием. Датчики температуры MCP9509/10 работают в диапазоне напряжений 2,7…5,5 В и температурном диапазоне –40…125˚С, обеспечивая точность 0,5˚С. Программирование необходимого уровня температуры выполняется внешним резистором. В MCP9510 имеется возможность выбора типа выхода: двухтактный с активным низким уровнем, двухтактный с активным высоким уровнем или выход с открытым стоком с внутренним 100-кОм подтягивающим резистором. Температурные датчики имеют программируемый гистерезис 2˚C (HYS = GND) или 10˚C (HYS = VDD).

MCP9510 подходят для применения в промышленности, автомобильных системах, медицинской и потребительской технике.

MCP9509 доступен для заказа в 5-выводном корпусе SOT-23, а MCP9510 — в 6-выводном корпусе SOT-23.

Microchip Technology www.microchip.com

Дополнительная информация: см. Microchip Technology

Новые контроллеры датчиков прикосновения от Freescale

Компания Freescale предлагает новые контроллеры датчиков прикосновения MPR031 и MPR032, которые можно подключить как 2-контактные с прерыванием или как 3-контактные без прерывания. Контроллеры датчиков прикосновения предназначены для бытовой, промышленной и автомобильной электроники: – мобильные устройства; – электронные брелки; – сенсорные панели – периферийные устройства персонального компьютера. Преимущества: – замена механических кнопок и ползунков (слайдеров); – увеличение надежности, устранение дребезга контактов; – уменьшение затрат на компоненты системы. Компания Freescale предлагает два демонстрационных комплекта: – DEMOMPR031 — демонстрационная плата с двумя контактными площадками (кнопками), при прикосновении к которым загораются светодиоды, отладочный разъем не распаян; – KITMPR03XEVM — комплект для разработки программ с примерами. Особенности MPR031/2: – Номинальный ток потребления: 8 мкА; – Для реализации датчика прикосновения требуется один внешний компонент; – Напряжение питания: 1,71…2,75 В; – Интерфейс: I²C; – Количество контактных площадок: 3 (без прерывания) и 2 (с прерыванием); – Рабочий диапазон температур: –40…85°С; – Корпус: 8-выводной UDFN (2×2×0,65 мм).

Freescale Semiconductor www.freescale.com Дополнительная информация: см. «Элтех», ЗАО Новые датчики давления с низковольтным электропитанием от Freescale

Компания Freescale предлагает датчики давления MP3V5050 с низковольтным питанием и малым потреблением для портативных устройств и коммуникаторов, работающих от батарей. Датчики работают в диапазоне питающих напряжений до 3 В. Они отличаются низким энергопотреблением, небольшими габаритными размерами и невысокой стоимостью системы. Особенности датчика давления MP3V5050: – широкий диапазон измерения давления: 0…50 кПа; – термокомпенсацая выходного сигнала; – усиление выходного сигнала;

электронные компоненты №1 2009

75

– подключение к микроконтроллерам с 3-В питанием не требует согласования и дополнительных элементов. Характеристики MP3V5050: – Напряжение питания: 2,7...3,3 В – Диапазон измерения: 0...50 кПа – Вакуумная версия датчика: MP3V5050V – Максимальная погрешность: 2,5 % в диапазоне температур 0…85°С – Рабочий диапазон температур: –40…125°С Freescale Semiconductor www.freescale.com

Дополнительная информация: см. «Элтех», ЗАО

СТАНДАРТНЫЕ ЦИФРОВЫЕ МИКРОСХЕМЫ И ПАМЯТЬ Компания Microchip начала производство микросхем последовательной памяти SRAM

76

Компания Microchip представила семейства 8-Кбит и 32-Кбит последовательной памяти SRAM для увеличения системной RAM-памяти с минимальными затратами и минимальным увеличением размеров. Микросхемы 23A640, 23K640 (23x640), 23A256 и 23K256 (23x256) имеют стандартный SPI-интерфейс. Во многих встроенных системах требуется большой объем памяти для временного хранения данных. В некоторых случаях встроенной в микроконтроллер памяти RAM недостаточно. В этом случае приходится выбирать микроконтроллер с большим объемом памяти и, зачастую, большей функциональности, чем требуется системе — это приводит к увеличению стоимости конечного продукта. Единственная альтернатива — использование параллельной внешней RAM-памяти, но это требует большого числа выводов микроконтроллера и увеличивает размер системы. Последовательная память SRAM от Microchip это наиболее простое, дешевое и эффективное решение в сравнении с параллельной внешней SRAM-памятью или использованием контроллера старшего семейства избыточной функциональности. Последовательная RAM-память требует всего четыре порта ввода/вывода, в то время как параллельная — от 16-ти до 24-х. Микросхемы работают на частоте до 20 МГц и имеют небольшой потребляемый ток, что позволяет использовать их в системах с батарейным питанием. Микросхемы 23A640 и 23A256 работают в диапазоне напряжений питания 1,7…1,95 В; 23K640 и 23K256 — в диапазоне напряжений питания 2,7...3,6 В. Последовательная SRAM-память от Microchip доступна в 8-выводных корпусах SOIC, PDIP и TSSOP. Microchip Technology www.microchip.com

Дополнительная информация: см. Microchip Technology

МК И DSP Новый микроконтроллер 1886ВЕ7У от компании «Миландр»

Компания «Миландр» представляет новый 8-разрядный микроконтроллер 1886ВЕ7. Отличительной особенностью является 28-выводной металлокерамический микрокорпус и малое динамическое потребление — до 2 мА (частота тактирования 10 МГц). Система команд микроконтроллера идентична другим контроллерам данной серии.

WWW.ELCP.RU

Память программ типа EEPROM имеет объем 2 Kбит × 16, память данных — 902 байта. Периферия включает в себя один универсальный синхронный асинхронный приемникпередатчик USART с программируемой скоростью передачи и поддержкой режима LIN, 16-разрядный таймер-счетчик с 8-битным предварительным делением, 8-разрядный порт ввода/ вывода с нагрузочной способностью до 4 мА. Максимальная тактовая частота до 10 МГц с производительностью 2,5 MIPS. В микроконтроллер встроен линейный стабилизатор напряжения, позволяющий осуществлять питание микросхемы от нестабилизированного источника напряжения до 16 В. Основное назначение микроконтроллера: малогабаритные системы специального и двойного назначения с ограниченным энергопотреблением. Поставка микросхем и отладочных средств началась в январе 2009 г. ЗАО «ПКК Миландр» www.milandr.ru

Дополнительная информация: см. «ПКК Миландр», ЗАО

СЕТИ И ИНТЕРФЕЙСЫ Микроконтроллер для гигабитных сетевых применений от Micrel

Компания Micrel объявила о начале производства микросхем KSZ9692MPB/XPB — 32-разрядных микроконтроллеров (250 МГц, ARM 922T RISC). Они предназначены для использования в устройствах, где требуется обеспечить работу с гигабитными сетями, например в IP- и VoIP-системах мультимедиа, шлюзах и т.д. Микроконтроллеры имеют много портов ввода/вывода и интерфейсов для подключения стандартных периферийных устройств, таких как: – контроллер памяти DDR; – интерфейс для флэш-памяти/ROM/SRAM; – контроллер памяти NAND; – два Gb Ethernet MAC; – два порта USB 2.0; – интерфейс PCI 2.3; – интерфейс SDIO (для KSZ9692MPB только); – большого количества стандартных периферийных устройств, включая UART, I²C, I²S, SPI, счетчиков MIB, таймеров, контроллера прерывания. Исполнение коммерческое и промышленное. Микросхема поставляется в 400-выводном корпусе PBGA. Для разработчиков предлагается комплект документации — схемы, файлы конструкции печатной платы и т.д. Кроме того, компания Micrel в ближайшем будущем планирует начать производство микросхем гигабитных Ethernetтрансиверов.

Micrel Inc. www.micrel.com

Дополнительная информация: см. «Элтех», ЗАО

ИСТОЧНИКИ ПИТАНИЯ Компактный 45-Вт энергосберегающий сетевой адаптер со сверхвысокой удельной мощностью от компании «МЭЛТ»

Компания «МЭЛТ» объявила о расширении своей линейки сетевых адаптеров. Сетевой адаптер мощностью 45 Вт выполнен в том же корпусе, что и вся

линейка от 3 до 18 Вт. Удельная мощность нового адаптера равна 0,55 Вт/см 3 при конвекционном отводе тепла от корпуса. Высокая удельная мощность и КПД более 90% достигаются благодаря современной элементной базе и применению эффективной квазирезонансной обратноходовой технологии совместно с синхронным выпрямителем на выходе. В качестве элементной базы использованы контроллеры новейшего поколения фирмы NXP и MOSFET с малыми сопротивлениями канала. Новые адаптеры выпускаются c выходными напряжениями 12, 15, 16, 18, 20, 24 В и предназначены для работы от сети переменного напряжения 176…264 В (47…60 Гц). Адаптеры соответствуют ГОСТ Р: МЭК 60065-2002; 51318.14.1-2006 Разд. 4; 51317.3.2-2006 Разд. 6,7; 51317.3.3-99, имеют сертификат соответствия РОСС RU,АЯ27.В21190 и выпускаются по РАЕЖ.436240.004 ТУ. Адаптер отвечает самому современному стандарту Energy STAR V, версия 2,0 по энергосбережению и КПД. В режиме без нагрузки собственное потребление адаптера не более 0,3 Вт. Имеются все необходимые схемы защиты: от перегрева, от КЗ, от выхода из строя обратной связи, ограничение тока по выходу. Срок службы не менее 30000 ч. ООО «МЭЛТ» www.melt.com.ru

Дополнительная информация: см. "МЭЛТ", ООО Стабилизированные миниатюрные DC/DC-преобразователи для поверхностного монтажа от Mornsun

Компания Mornsun предлагает DC/DC-преобразователи серии IBxxxxT-1W. Преобразователи с выходной мощностью 1 Вт выполнены в компактных корпусах SMD10 (15,24×7,5×6,25 мм) со стандартным промышленным расположением выводов для поверхностного монтажа на печатную плату. Диапазоны входных напряжений (5 и 12 В ±5%). Рабочий температурный диапазон –40…85°С, прочность изоляции вход–выход 1 кВ (в течение 1 мин). Преобразователи имеют стабилизированный выход постоянного тока (5, 9, 12, 15 В), снабжены продолжительной защитой от короткого замыкания. Диапазон изменения выходного напряжения при изменении нагрузки в пределах 10…100% составляет ±1%. Данная серия является оптимальным решением для задач, в которых требуется гальваническая развязка, компактность и стабилизация.

Mornsun www.mornsun-power.com

Дополнительная информация: см. «ЭКО», ООО Компактные DC/DC-преобразо­ ва­т ели мощностью 2 Вт с ультрашироким диапазоном входного напряжения от Mornsun

Компания Mornsun предлагает DC/DC-преобразователи серии PWAxxxxCS-2W (PWBxxxxCS-2W). Преобразователи с выходной мощностью 2 Вт выполнены в корпусе SIP9 (26×9,5×12,5 мм) со стандартным промышленным расположением выводов для монтажа на печатную плату

в отверстия. Диапазон входного напряжения 9…36 В и 18…72 В. Рабочий температурный диапазон –40…85°С, КПД до 81%, прочность изоляции вход–выход 1,5 кВ (в течение 1 мин). Преобразователи имеют стабилизированный выход 3,3, 5, 9, 12, 15 В (для серии PWBxxxxCS-2W) и ±5, ±9, ±12, ±15 В (для серии PWAxxxxCS-2W), снабжены защитой от короткого замыкания. Есть функция дистанционного включениявыключения. Области применения: системы телекоммуникационного оборудования, системы управления технологическими процессами, приложения использующие питание от аккумуляторных батарей и др.

Mornsun www.mornsun-power.com

Дополнительная информация: см. «ЭКО», ООО Maxim Integrated Products Тел.: + 7 911 791 5305 russia-feedback@maxim-ic.com www.maxim-ic.com/ru «Макро Групп», ЗАО 196105, С.-Петербург, ул. Свеаборгская, 12 Тел.: (812) 370-6070 Факс: (812) 370-5030 sales@macrogroup.ru, support@macrogroup.ru www.macrogroup.ru Microchip Technology Тел.: (812) 325-5115 sale@gamma.spb.ru www.microchip.com «МЭЛТ», ООО 111024, г.Москва , Андроновское шоссе, д.26, стр.5 Адрес для корреспонденции: 109145, г. Москва, а/я 37 Тел./Факс: (495) 662-44-14 (многоканальный) sales@melt.com.ru www.melt.com.ru «ЭКО», ООО 107553, Москва, ул. Б. Черкизовская, 20, стр.1, оф.307 Тел.: (499) 161-9183 electron@e-co.ru www.e-co.ru «Элтех», ООО 198035, С.-Петербург, ул. Двинская, 10, к. 6А Тел.: (812) 635-50-60 Факс: (812) 635-50-70 info@eltech.spb.ru www.eltech.spb.ru «ПКК Миландр», ЗАО г. Зеленоград, Южная промзона, пр-д 4806, д. 6 Тел.: (495) 681-54-33 icmarket@milandr.ru, www.milandr.ru

электронные компоненты №1 2009

77