代工厂经济
缩短周期 优点诸多 Doug Sutherland – KLA-Tencor Corporation
随着消费电子产品愈加推动代工厂经济，代工厂中晶片的周期时间已经在很大程度上决定了半导体产品的上市时 间。降低周期时间和提高运行效率可以在晶片代工厂环境中提供更高的有效性、加速上市时间。
测量与检测步骤通常要占到晶片代工厂整个周期时间的 大约 5%，但它们以提高成品率的形式而为工艺增加的 价值却比其周期时间成本高一个数量级。但是，周期时 间管理计划要想成功，就必须是一种整个代工厂范围的 活动，同样还要注意缩短代工厂中每个工具集的周期时 间。近年来，晶片代工厂中出现了一种偏离工具使用率 最大化的趋势，即降低每个晶片的成本并最大程度地缩
市场下跌时，现有的未成品也较少。Clayton Christensen2 对周期时间的最佳价值做了总结。他说： “在对一项改进或工艺进行鉴定时，多延长一天的开发时 间就如同为工厂将要生产的每一个晶片支付了 3.44 美元。 此外，如果达到成熟芯片成品率的时间多用一天，就如同 为将要生产的每个晶片支付了 1.35 美元；或者，如果周期 时间延长一天，就如同为每个晶片支付了 3.04 美元。”
短周期时间，这样可以提高收入和利润。这两个目标是 相互矛盾的，因为使用率的下降会缩短周期时间，同时 也会降低生产率。最佳的做法是在两者之间达到平衡。
从这段话中我们可以体会到 CT 的价值：周期时间每缩 短一天，就相当于每年大约 1 百万美元（30,000 WSPM x 12 个月 x 3.04 每个晶片 = 每年 110 万美元）。
缩短周期时间 (CT) 有许多优点；其中最主要的优点是加 快上市时间。几乎所有的半导体产品，如 DRAM、闪存、 逻辑器件等，其价格都会随着时间而迅速下降。一般 而言，从产品首次推出开始，价格会每年下降 50% 到 80%。较短的周期时间保证了从产品开始制造到上市这 段时间的价格下降较少，从而得到较高的 ASP。其他优 点还有学习周期 (COL) 缩短和在制品 (WIP) 减少等。在 研发中，较短的 COL 意味着更短的开发时间，转换到生 产中便是更快的成品率提升。WIP 和 CT 之间的关系通 过 Little 定律来表示：1
从数学角度来看，CT 等于排队时间（一批产品等待加 工的时间）与加工时间（在工具中花费的时间）之和。 加工时间是直接计算得到的，排队时间 (QT) 则是三个单 独函数的乘积。3
QT = {ƒ（可变性）} {ƒ（使用率）} {ƒ（有效性）} 上述公式没有唯一的正确版本；它有几个结合版本，因 各人希望结合的细节水平不同而具有不同的复杂程度。 但是，QT 的所有数学表达式都具有以下四个共同特征：
WIP = (CT) x（开始速率）
1) 无可变性的系统也没有排队时间：当 ƒ（可变 性）=0 时，QT=0
从上面的公式可以看出，对于一个给定的开始速率来
2) ƒ（使用率）与 1/（1-使用率）成比例：CT 随着 使用率的增大而成指数增加。
说，WIP 将随着 CT 线性下降。其优点是任何时间在代工 厂中的批次都比较少，这样可以降低管理费用，在需要 工艺变更时受到影响的批次较少；并且还可以减少发生 成品率异常时遭受风险的批数。较低的 WIP 还意味着当 2007 年夏 Yield Management Solutions
|
www.kla-tencor.com/ymsmagazine
3) ƒ（使用率）还与 1/（工具数）成比例：CT 随着 工具的增多而下降。 4) ƒ（有效性）与 1/（有效性）成比例：CT 随着有 效性（正常运行时间）的增大而成指数下降。 24