晶圓廠經濟情況
減少週期時間有許多好處 Doug Sutherland – KLA-Tencor Corporation
由於消費性電子產品逐漸帶動晶圓廠的經濟，晶圓廠內晶圓的週期時間大部份決定半導體產品的上市時間。減少的 週期時間以及增加的運作效率可提供更高的可用性，並且加速晶圓廠環境中的上市時間。
度量和檢測步驟通常會需要佔用約 5% 的晶圓廠總週期 時間，但是他們在改良良率方面所提供的數值一般而言 都大於它們給予製程的週期時間成本。然而，週期時間 管理計畫如果要能夠成功，整個晶圓廠必須採取一致的 行動，付出同等的關注以減少晶圓廠中每個工具組的週 期時間。在近年中，晶圓廠中一直有發揮系統最大使用 率以及將週期時間減至最低的趨勢，前者可減少每個晶 圓的成本，而後者則可以增加收益與利潤。這兩個目標 彼此並不一致，因為減少使用率可以減少週期時間，但 是也會降低生產力。最佳的操作點便是在這兩者之間達 成平衡。 減少的循環時間 (CT) 有許多好處；主要的好處之一 是縮短上市的時間。幾乎所有半導體產品（DRAM、 Flash、Logic 等）的價格都會隨著時間快速下跌-一般是從 產品第一次發表之後每年下降 50% 到 80%。較短的週 期時間可確保從產品進入製程階段到產品上市為止，價 格下降的速度能夠減緩，因而贏得更高的平均售價。其 他的好處包含較短的學習循環 (COL) 和減少進行中的工 作 (WIP)。在研發過程中，較短的學習循環也等於較短 的開發時間，以及在轉移至生產時更快速的提昇良率。 WIP 和 CT 之間的關係可透過稱為 Little’s Law 的公式表 達：1
的 WIP 也意味當市場衰退時，庫存的半成品數量也較 少。Clayton Christensen2 對於週期時間做出極具價值的 評論，他表示： 「開發的時間多延長一天，讓步進器或製程符合標準條 件，就好像為工廠製程的每個晶圓付出 3.44 美元。此 外，如果為了達到成熟的晶圓良率而需要多花一天的時 間，就好像為所製造的每個晶圓付出 1.35 美元，或者如 果週期時間需要多一天的時間，就好比為每個晶圓支付 3.04 美元。」 透過此報價，我們可以感覺到 CT 的價值所在，每天 CT 減少每年大約可節省 1 百萬美元（30,000 WSPM x 12 個 月 x 每晶圓 3.04 = 每年 110 萬美元）。以數學上來說， CT 等於佇列時間（花費在等候處理批次的時間）加上處 理時間（花費在工具上的時間）。處理時間是簡單的計 算，但是佇列時間 (QT) 是三個獨立函數的產物。3
QT = {ƒ(變化性)} {ƒ(利用率)} {ƒ(可用性)} 上面的方程式並沒有單一正確的版本；它產生的是數種 不同複雜程度的典型，視使用者需要包括的詳細資料程 度而定。然而，原本所有 QT 的數學運算式有以下四個 共同的特徵：
WIP = (CT) x （開始率）
1) 沒有變化性的系統則沒有佇列時間：當 ƒ(變化 性)=0，QT=0 時
從上面的方程式可以看出，在給定的開始率中，WIP 將 會與 CT 成直線地減少。此開始率的優點是在任何給定 時間內批次的數量將會較少，因此能夠降低成本費用、 任何所需製程變更使用較少的批次，並且可減少在可能 發生的任何良率偏差期間有風險的批次數目。維持較少
2) ƒ(使用率) 與 1／(1-使用率) 成比例：CT 以指數方 式隨使用率增加而增加。
2007 年夏季刊 Yield Management Solutions
|
www.kla-tencor.com/ymsmagazine
3) ƒ(使用率) 同樣與 1／(工具數) 成比例：CT 隨著 工具的增多而減少。 24