ファブの経済性
多くの利点をもたらすサイクルタイムの 短縮 Doug Sutherland – KLA-Tencor Corporation
コンシューマエレクトロニクスが工場の収益力向上の原動力となる中、ウェーハのサイクルタイムが半導体製品の市場投入ま での時間を短縮する決め手となっている。サイクルタイムを短縮して運用効率を向上させることで、ウェーハ工場環境の稼働 率改善と早期の市場投入を実現できる。 通常、計測および検査工程がウェーハ工場の合計サイクル タイムに占める割合は5%ほどにすぎないが、これらの計測 および検査工程でもたらされる価値は、歩留まりの改善と いう点から、プロセスに要するサイクルタイムコストの何 倍にもなる。しかし、サイクルタイム管理プログラムを成 功させるには、工場内に設置されているあらゆるツールセ ットにおいてサイクルタイムを短縮するというファブワイ ドな活動が要求される。近年、ウェーハ工場では、ツール の利用率を最大限高めてウェーハあたりのコストを引き下 げるという傾向から脱却し、サイクルタイムを短縮して売 上と収益を伸ばそうとする傾向が強くなっている。これら 2つの目的は互いに相反するものである。それは、利用率を 下げるとサイクルタイムは短縮するが、それと同時に生産 性も下がるからである。重要なのは、これら2つの目的のバ ランスをとることである。 サイクルタイム(CT)の短縮は多くの利点をもたらす。その 1つは、製品の市場への早期投入である。ほとんどの半導体 製品(DRAM、フラッシュメモリ、ロジックなど)の価格は、 当初の製品リリースから1年間で50∼80%急落することが 普通である。CTが短いほど、製品が製造工程に投入されて から市場に供給されるまでの価格の下げ幅が小さくなるの で、高い価格を維持できる。その他の利点としては、習熟 サイクルの短縮と仕掛品(WIP)の削減がある。研究開発分野 では、習熟サイクルの短縮は開発時間の短縮を意味する。 量産工程に応用すれば、歩留まりの早期立ち上げに役立 つ。WIPとCTの関係は、いわゆる「リトルの法則」で求め ることができる(1)。
WIP = (CT) x (単位時間あたりの投入量) 上の式では単位時間あたりの投入量が一定の場合、WIPは CTと共に線形的に小さくなることになる。その利点は、 その時々で工場のロット数を少なくできるということであ る。その結果、オーバーヘッドを削減し、プロセス切り 替えの対象となるロット数を減らし、歩留まり異常の発 生に際してリスクにさらされるロット数を減らすことがで きる。また、WIPが少なくなることは、市場が鈍化した際 2007年冬号 歩留まり管理ソリューション
|
www.kla-tencor.com/ymsmagazine
に手持ちの未完成品が少なくなることも意味する。Clayton Christensenは、サイクルタイムについて、次のような大変 興味深い発言をしている(2)。「開発時間を1日追加すること は、ステッパーの検査であれ、プロセスの検証であれ、製 造するウェーハ1枚あたり3.44ドルを支払っていることに等 しい。また、ダイ歩留まりの成熟が1日延期されることは、 ウェーハ1枚あたり1.35ドル支払うことに等しい。さらにサ イクルタイムが1日延びることは、ウェーハ1枚あたり3.04ド ル支払うことに等しい。」 以上のことから、CTの価値がいかに大きいことが想像でき るであろう。つまり、CTを一日短縮すれば、年間で約100万 ドルの節約となる(30,000 [WSPM] x 12[月数] x 3.04ドル[ウェ ーハ1枚] = 年間110万ドル)。 数学的に説明すると、CTは、待ち時間(1つのロットが処理 されるまで待機する時間)にプロセス時間(ツールでの処理に 要する時間)を加算した数値に等しい。プロセス時間は簡単 に計算することができるが、待ち時間(QT)は、以下の3つの 関数の積として求める必要がある(3)。
QT = {ƒ(変動性)} {ƒ(利用率)} {ƒ(稼動率)} 上記の式が唯一正しい式というわけではない。式に反映させ る詳細レベルに応じ、単純なものから非常に複雑なものまで いくつかの式がある。しかし、基本的には、QTに関連すべ ての数式には以下の4つの特徴が共通している。 1) 変動性のないシステムの待ち時間は0(ゼロ)となる： ƒ(変動性)=0の場合、QT=0である。 2) ƒ(利用率)は1/(1−利用率)に比例する：CTは、利用率 の増加と共に指数関数的に増大する。 3) ƒ(利用率)は1/(ツール数)にも比例する：CTはツール数 が増えるほど短縮する。 4) ƒ(稼働率)が1/(稼働率)と比例する：CTは、稼働率(アッ プタイム)が上がるほど指数関数的に小さくなる。
24