เกีย ่ วกับการจัดทําบทเรียนออนไลน์ รายวิชา 6562211 การออกแบบวงจรดิจท ิ ัล บทที่ 2 การดําเนินการเชงิ ตรรกศาสตร์ ตอน 2 ิ ธุ โดยผู ้ชว่ ยศาสตราจารย์ธรี ะ กาญจนสน คณะวิทยาศาสตร์และเทคโนโลยี มหาวิทยาลัยราชภัฏนครปฐม 04/10/60
6562211 digital logic design
2
2
หัวข ้อสําคัญของรายวิชา 6562211
04/10/60
6562211 digital logic design
3
3
หัวข ้อสําคัญของบทที่ 2 การดําเนินการตรรกะ
04/10/60
การเขียน สมการ จากวงจร
การ ดําเนินการ ตรรกพืน ้ ฐาน
การ ดําเนินการ ตรรก 8 บิต
การ ดําเนินการ ตรรกผสม
การแปลงผัง ่ าราง เวลาสูต ความจริง
การแปลง ตารางความ ่ ังเวลา จริงสูผ
6562211 digital logic design
4
4
บทนํ า เนือ ้ หาในบทที่ 2 ตอนที่ 2 กล่าวถึงการดําเนินการเชงิ ตรรกใน ั ญลักษณ์และตารางความจริง สว่ นทีเ่ กีย ่ วกับวงจรและสญ ทัง้ แบบพืน ้ ฐานและแบบผสมของข ้อมูลขนาด 8 บิต รวมถึงการ แปลงค่าระหว่างผังเวลากับตารางความจริง
04/10/60
6562211 digital logic design
5
5
การเขียนสมการจากวงจรเชงิ ตรรกะ 5)
1)
A
A B
AB
2)
A B
A
A+B
3)
A B C D 6)
A
A B
AB
4)
A B
A 04/10/60
1
6562211 digital logic design
AB
A B C D
A+B
(A+B)(C+D) 1
C+D หลักการเขียนสมการบลูลน ี ของวงจร ้ ให ้เริม ่ เขียนจากซายไปขวา
AB 1
CD
(AB)+(CD) 6
6
การเขียนสมการจากวงจรเชงิ ตรรกะ(2) 7)
AB
A B
(AB)C ((AB)C)+(DE)
C
(DE)
D E
สมการบลูลน ี ของวงจร คือ
1
Q = ((AB)C)+(DE)
หลักการเขียนสมการบลูลน ี ของวงจร ้ ให ้เริม ่ เขียนจากซายไปขวา 04/10/60
6562211 digital logic design
7
7
การเขียนสมการจากวงจรเชงิ ตรรกะ(3) 8)
AB
A B
(AB)+C
C
1
D E F
((AB)+C)D
(EF)
(((AB)+C)D)+(EF) หลักการเขียนสมการบลูลน ี ของวงจร ้ ให ้เริม ่ เขียนจากซายไปขวา 04/10/60
6562211 digital logic design
8
8
การเขียนสมการจากวงจรเชงิ ตรรกะ(4) 9)
A+B
A B
(A+B)C
C
1
D E
((A+B)C)+(DE) (DE)
หลักการเขียนสมการบลูลน ี ของวงจร ้ ให ้เริม ่ เขียนจากซายไปขวา 04/10/60
6562211 digital logic design
9
9
การเขียนสมการจากวงจรเชงิ ตรรกะ(5) 10)
A B C D A B C D A B C D
04/10/60
(A·B) (A·B)·(C·D) (C·D) (A+B) (A+B)+(C+D) (C+D) (A+B) (A+B)·(C+D) (C+D)
6562211 digital logic design
10
10
การเขียนสมการจากวงจรเชงิ ตรรกะ(5) 11)
04/10/60
A B C D A B C D A B C D
(A·B) (A·B)+(C·D) (C·D) (A+B) (A+B)·(C·D) (C·D) (A+B)
(A+B)·(C+D)
(C+D)
6562211 digital logic design
11
11
การเขียนสมการจากวงจรเชงิ ตรรกะ(5) 12)
A B C D A B C D E F
04/10/60
(A·B)
(A·B)·(C·D)
(C·D)
(A·B)
(A·B)+(C·D)+(E·F)
(C·D) (E·F)
6562211 digital logic design
12
12
การดําเนินการตรรกะพืน ้ ฐาน A B Q = (A AND B) = (A ∙ B) 0 0 0 0 1 0 1 0 0 1 1 1 ผ ังเวลา
สมการบลูลน ี ตารางความจริง ั สญล ักษณ์ 1
1
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 13
13
การดําเนินการตรรกะพืน ้ ฐาน A B Q = (A AND B) = (A ∙ B) 0 0 0 0 1 0 1 0 0 1 1 1 ผ ังเวลา
สมการบลูลน ี ตารางความจริง ั สญล ักษณ์ 1
1
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 14
14
การดําเนินการตรรกะพืน ้ ฐาน A B 0 0 0 1 1 0 1 1 ผ ังเวลา
Q = (A OR B) = (A + B) 0 1 1 1
สมการบลูลน ี ตารางความจริง ั สญล ักษณ์
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 15
15
การดําเนินการตรรกะพืน ้ ฐาน A B Q = (A NAND B) = (A ∙ B) 0 0 1 0 1 1 1 0 1 1 1 0 ผ ังเวลา
สมการบลูลน ี ตารางความจริง ั สญล ักษณ์
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 16
16
การดําเนินการตรรกะพืน ้ ฐาน A B 0 0 0 1 1 0 1 1 ผ ังเวลา
สมการบลูลน ี
Q = (A NOR B) = (A + B) 1 0 0 0
ตารางความจริง ั สญล ักษณ์
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 17
17
การดําเนินการตรรกะพืน ้ ฐาน สมการบลูลน ี
Q = (A XOR B) = (A B) 0 1 1 0
A B 0 0 0 1 1 0 1 1 ผ ังเวลา
ตารางความจริง ั สญล ักษณ์
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 18
18
การดําเนินการตรรกะพืน ้ ฐาน สมการบลูลน ี
A B Q = (A XNOR B) = (A B) 0 0 1 0 1 0 1 0 0 1 1 1 ผ ังเวลา
ตารางความจริง ั สญล ักษณ์
A
B Q t0 04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8 19
19
การดําเนินการตรรกะผสม A B
A
สมการบลูลน ี
AB
ั สญญล ักษณ์ ผ ังเวลา A
0 0 1 1
A
1 1 0 0
B
0 1 0 1
ตารางความจริง
Input A
0 0 1 1
A
input B
AB
1 1 0 0
0 1 0 1
0 1 0 0
Q t0
04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8
20
20
การดําเนินการตรรกะผสม A B
A
สมการบลูลน ี
A+B
ั สญญล ักษณ์ ผ ังเวลา
ตารางความจริง A
Input A
0 0 1 1
1 1 0 0
Input B
0 1 0 1
A+B
1 1 0 1
A A B Q t0
04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8
21
21
การดําเนินการตรรกะผสม A B
A
สมการบลูลน ี
AB
ั สญญล ักษณ์ ผ ังเวลา
Input A
0 0 1 1
A
Input B
AB
1 1 0 0
0 1 0 1
1 0 0 1
A A B Q t0
04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8
22
22
การดําเนินการตรรกะผสม A B
A
สมการบลูลน ี
AB
ั สญญล ักษณ์ ผ ังเวลา
Input A
0 0 1 1
A
Input B
AB
1 1 0 0
0 1 0 1
1 0 0 1
A A B Q t0
04/10/60
t1
t2
t3
t4
6562211 digital logic design
t5
t6
t7
t8
23
23
การดําเนินการตรรกะผสม A
A B C
B C AB ABC
0 0
0
0
0
0 1
0
0
0
1 0
0
0
0
1 1
0
1
0
0 0
1
0
0
0 1
1
0
0
1 0
1
0
0
1 1
1
1
1
AB
ABC 1
A0 0 1 1 0 0 1 1 0 1 1 0 B 0 1 0 1 0 1 0 1 0 1 0 1 0
C0 0 0 0 1 1 1 1 1 1 1 0 0 AB 0 0 0 1 0 0 0 1 0 1 0 0
ABC 0 0 0 0 0 0 0 1 0 1 0 0 t0 04/10/60
6562211 digital logic design
t1 t2
t3
t4
t5
t6
t7
t8
t9
t10 t11 24
24
การดําเนินการตรรกะผสม A B C A+B (A+B)C A B 0 0 0 0 0 0 1 0 1 0 C 1 0
0
1
0
1 1
0
1
0
0 0
1
0
0
0 1
1
1
1
1 0
1
1
1
1 1
1
1
1
A+B (A+B)C 1
A 0 0 1 1 0 0 1 1 0 1 1 0 B 0 1 0 1 0 1 0 1 0 1 0 1 0
C 0 0 0 0 1 1 1 1 1 1 1 0 A+B 0 1 1 1 0 1 1 1 0 1 1 1
(A+B)C 0 0 0 0 0 1 1 1 0 1 1 0 t0 04/10/60
6562211 digital logic design
t1 t2
t3
t4
t5
t6
t7
t8
t9
t10 t11 25
25
การดําเนินการตรรกะผสม A
B C A+B
0 0
0
0
0
0 1
0
1
0
1 0
0
1
0
1 1
0
1
0
0 0
1
0
0
0 1
1
1
1
1 0
1
1
1
1 1
1
1
1
A+B
A B C
(A+B)C
(A+B)C 1
A0 0 1 1 0 0 1 1 0 1 1 0 B 0 1 0 1 0 1 0 1 0 1 0 1 0
C 0 0 0 0 1 1 1 1 1 1 1 0 A+B 0 1 1 1 0 1 1 1 0 1 1 1
(A+B)C 0 0 0 0 0 1 1 1 0 1 1 0 t0 04/10/60
6562211 digital logic design
t1 t2
t3
t4
t5
t6
t7
t8
t9
t10 t11 26
26
การดําเนินการตรรกะ 8 บิต
0000 1010 11100000
1 4 0 E E
E A A A 0 ่ นไข: ค่าเอาต์พต ุ ลอจิกเป็ น “1” AND เงือ ก็ตอ ่ เมือ ่ อินพุตลอจิกทุกตัวเป็ น “1”
่ นไข: ค่าเอาต์พต ุ ลอจิกเป็ น “1” XOR เงือ ก็ตอ ่ เมือ ่ อินพุตลอจิกแตกต่างกัน
04/10/60
6562211 digital logic design
27
27
การดําเนินการตรรกะ 8 บิต
04/10/60
6562211 digital logic design
28
28
่ ารางความจริง การแปลงผังเวลาสูต
1 0100 1 0 0111 0 1 0000 1
04/10/60
6562211 digital logic design
0 0 1 0
29
29
่ ารางความจริง การแปลงผังเวลาสูต
04/10/60
6562211 digital logic design
30
30
่ ังเวลา การแปลงตารางความจริงสูผ
1 01 0 0 1 0 01 1 1 0 0 1 0 0 0 0
04/10/60
6562211 digital logic design
31
31
่ ังเวลา การแปลงตารางความจริงสูผ
04/10/60
6562211 digital logic design
32
32
หัวข ้อสําคัญของบทที่ 2 การดําเนินการตรรกะ
04/10/60
การเขียน สมการ จากวงจร
การ ดําเนินการ ตรรกพืน ้ ฐาน
การ ดําเนินการ ตรรก 8 บิต
การ ดําเนินการ ตรรกผสม
การแปลงผัง ่ าราง เวลาสูต ความจริง
การแปลง ตารางความ ่ ังเวลา จริงสูผ
6562211 digital logic design
33
33
บทสรุป เมือ ่ จบบทเรียนนี้ สงิ่ ทีผ ่ ู ้เรียนควรได ้รับ คือ ึ ษาระบบฐานเลขต่างๆ 1. เข ้าใจเหตุผลในการศก 2. เข ้าใจการดําเนินการพืน ้ ฐานของ NOT-AND-ORXOR-NAND-NOR-XNOR 3. สามารถดําเนินการตรรกะแบบพืน ้ ฐานและผสม ่ ารางความจริง 4. สามารถแปลงข ้อมูลจากผังเวลาสูต ่ ังเวลา 5. สามารถแปลงข ้อมูลจากตารางความจริงสูผ
04/10/60
6562211 digital logic design
34
34
04/10/60
6562211 digital logic design
35
35