Informen6 digitales

ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DE SISTEMAS DIGITALES

INFORME SISTEMAS DIGITALES

Práctica # 06:

Tema: Operaciones aritméticas binarias.

Realizado por:

Alumno (s): Saico Edison Roberto Arroba

Grupo:

Fecha de entrega: 2015 / 06 / 11 Año Mes Día

GR6-1

f. ______________________ Recibido por:

Sanción:

QUITO-ECUADOR 2015-A

INFORME Tema: Operaciones aritméticas binarias.

Objetivo:  Familiarizar al estudiante con la utilización y funcionamiento de circuitos lógicos combinacionales que realizan operaciones aritméticas binarias.

CUESTIONARIO 1.

Consulte el funcionamiento básico y características generales de circuitos integrados 74264. 74182. 74282. 74882 Indique en resumen las aplicaciones de dichos circuitos integrados.

74264 Este bus transceptor octal está diseñado para comunicación de buses de datos asincrónica de dos vías. Los datos son transmitidos desde A a B o desde B a A dependiendo del nivel lógico de la entrada de control dirección (DIR). El dispositivo puede ser deshabilitado por medio de la entrada de habilitación (G) que causa que las salidas entren en modo de alta impedancia lo que efectivamente aísla el bus Diagrama de conexión:

Tabla de Función:

74182 Estos circuitos integrados son generadores de carry de alta velocidad, de pre anĂĄlisis, capaces de anticipar un acarreo a travĂŠs de cuatro sumadores binarios. EstĂĄn dispuestos en cascada para realizar el pre anĂĄlisis completo en sumadores de n bits.

Acepta cuatro pares de propagaciĂłn de carry (P0’,P1’,P2’,P3’)y generador de carry(G0’,G1’,G2’,G3’) en nivel bajo, ademĂĄs una salida de carry en nivel alto y provee una anticipaciĂłn en nivel alto de carry(Cn+x, Cn+y, Cn+z) a travĂŠs de cuatro sumadores binarios: đ??śđ?‘›+đ?‘Ľ = đ??ş0 + đ?‘ƒ0 đ??śđ?‘› đ??śđ?‘›+đ?‘Ś = đ??ş1 + đ?‘ƒ1 đ??ş0 = đ?‘ƒ1 đ?‘ƒ0 đ??śđ?‘› đ??śđ?‘›+đ?‘§ = đ??ş2 + đ?‘ƒ2 đ??ş1 = đ?‘ƒ2 đ?‘ƒ2 đ??ş0 + đ?‘ƒ2 đ?‘ƒ1 đ?‘ƒ0 đ??śđ?‘› đ??şĚ… = Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě… đ??ş3 + đ?‘ƒ3 đ??ş2 + đ?‘ƒ3 đ?‘ƒ2 đ??ş1 + đ?‘ƒ3 đ?‘ƒ2 đ?‘ƒ1 đ??ş0 đ?‘ƒĚ… = Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě…Ě… đ?‘ƒ3 đ?‘ƒ2 đ?‘ƒ1 đ?‘ƒ0 Diagrama de conexiĂłn

74282 Es un generador universal 9-Bit de paridad / Checker. Cuenta con par / impar para facilitar las salidas ya sea par o impar paridad. En cascada, la longitud de la palabra se amplía fácilmente. Está diseñado sin la aplicación de entrada de expansión. Pero la función correspondiente es proporcionada por una entrada en el pin 4 y la ausencia de cualquier conexión en el pin 3.

Diagrama de conexión

Características de trabajo

74882 El 74882 es un generador look-ahead de transporte de alta velocidad capaz de anticipar el acarreo a través de un grupo de ocho sumadores de 4 bits que permite al diseñador para implementar look-ahead para un 32-bit ALU con un solo paquete o, en cascada' AS882As, lleno preanálisis es posible a través de víboras n bits. El SN54AS882A se caracteriza por el funcionamiento en todo el rango de temperatura militar lleno de -55 ° C a 125 ° C. El N74AS882A se caracteriza por el funcionamiento de 0 ° C a 70 ° C. Distribución de pines

Estos circuitos mejoran la velocidad de búsqueda hacia delante mediante la reducción de la cantidad de tiempo requerido para determinar los bits de acarreo.

2. Consulte el funcionamiento básico y características generales de los circuitos integrados 74261. 74284. 74285. 74384 Indique en resumen las aplicaciones de dichos circuitos integrados.

Compuerta 74261 Estos circuitos integrados están diseñados para ser utilizados en aplicaciones de multiplicación en paralelo. Llevan a cabo la multiplicación binaria en forma de complemento a dos, dos bits a la vez.

Las entradas de M corresponden a los bits del multiplicador y las entradas B son para el multiplicando. Las salidas Q representan el producto parcial como una base de 4 Número recodificado. Esta recodificación reduce efectivamente los requisitos de hardware Wallaceárbol por un factor de dos.

Las salidas representan productos parciales en una forma de complemento de generado como resultado de la multiplicación. Se necesita un esquema de redondeo simple utilizando dos puertas adicionales para cada producto parcial para generar el complemento a dos.

Compuerta 74284 Estos circuitos integrados de alta velocidad están diseñados para ser utilizados en aplicaciones de multiplicación paralela de alto rendimiento. Cuando se conecta estos circuitos realizan la multiplicación lógica positiva de dos palabras binarias de 4 bits. El producto binario de ocho bits se genera típicamente con sólo 40 nanosegundos de demora.

Este básica multiplicador de cuatro por cuatro se puede utilizar como un bloque de construcción fundamental para la aplicación de los multiplicadores más grandes. Por ejemplo, los bloques de construcción de cuatro por cuatro se pueden conectar como se muestra en la Figura B para generar productos parciales submúltiplos. Estos resultados se pueden resumir en un árbol de Wallace, y, como se ilustra, producirá un producto de 16 bits para las dos palabras de ocho bits típicamente en 70 nanosegundos. SN54H183 / SN74H183 equipaje de guardar sumadores y SN54S181 / SN74S181 unidades lógicas aritméticas con el / SN74S182 generador de pre análisis SN54S182 se utilizan para lograr este alto rendimiento. El esquema es ampliable para la aplicación de los multiplicadores de bits N × M. Compuerta 74285 Estos circuitos integrados de alta velocidad básicamente es la misma que la serie ‘284, pero esta sirve para conectar en cascada. Están diseñados para ser utilizados en aplicaciones de multiplicación paralela de alto rendimiento. Cuando se conecta estos circuitos realizan la multiplicación lógica positiva de dos palabras binarias de 4 bits. El producto binario de ocho bits se genera típicamente con sólo 40 nanosegundos de demora.

Compuerta 74384 El 74384 es un elemento de lógica secuencial de 8 bits por 1 bit que realiza multiplicación digital de los dos números representados en forma de complemento a dos para producir un producto de complemento a dos sin corrección externa usando el algoritmo de Booth internamente. El dispositivo acepta una multiplicando 8 bits (entrada X) y almacena estos datos en ocho pestillos internos. Estos pines X se controlan a través de la entrada de borrado.

Cuando la entrada claro es bajo, todos los flip-flops internos se borran y los pestillos X se abren para aceptar nuevos datos multiplicando. Cuando la entrada claro es alta, los pestillos están cerrados y son insensibles a los cambios de entrada X. Los datos de canal de multiplicador se pasa por la entrada Y en un flujo de bits en serie, el bit menos significativo. El producto se registró la salida PROD, bit menos significativo primero.

La multiplicación de un multiplicando m bits por un multiplicador resultados de n bits en una (m + n) bits producto. El 'LS384 debe ser ajustado para m + n ciclos de reloj para producir productos de este complemento a dos. Los n-bit multiplicador (Y) de entrada de datos signo bits deben ser extendidos para los m bits restantes para completar el ciclo de multiplicación.

“Básicamente la aplicación de estos circuitos integrados, es la multiplicación de dos números”.

3. Consulte el funcionamiento y la introducción a la programación de los Arreglos lógicos Programables o PLA (Programmable Logia Array). En base a esto, dibuje un PLA de dos variables de entrada para tres funciones F1.F2, F3.

Arreglos Lógicos Programables (PLA) a) Dispositivo combinacional de dos niveles AND, OR caracterizado por: - Conexiones programables en el arreglo AND. - Conexiones programables en el arreglo OR. b) No están presentes todos los posibles términos AND. c) No se puede implementar todas las combinaciones de funciones posibles. d) La capacidad de un PLA se denota por: entradas x productos x salidas

Estructura de un PLA de 3x6x3

Lógica de Arreglo Programable (PAL)

a) Dispositivo combinacional de dos niveles AND, OR caracterizado por: - Conexiones programables en el arreglo AND. - Conexiones programables en el arreglo OR. b) No están presentes todos los posibles términos AND. c) No se puede implementar todas las combinaciones de funciones posibles. d) Si un término producto es requerido por dos funciones diferentes, se debe implementar dos veces en un arreglo AND. Estructura de un PAL

Modificaciones a la estructura bĂĄsica -

-

-

RealimentaciĂłn: Si la salida del arreglo OR tiene un camino hacia el arreglo AND es posible construir lĂłgica multinivel.

Salidas con registro: Junto con la realimentación permiten la implementación de circuitos secuenciales de mediana – alta complejidad.

Pines bidireccionales para E/S Si los buffers de salida tienen 3 estados, es posible usar el camino de realimentaciĂłn para proveer entradas extra.

4. Programa el PLA del Ă­tem anterior a fin de ejecutar las siguientes funciones: đ?‘­(đ?’‚, đ?’ƒ) = ∑ (đ?&#x;‘) , đ?’Ž

Estructura PLA 2x6x3

đ?‘­(đ?’‚, đ?’ƒ) = ∑ (đ?&#x;Ž, đ?&#x;‘) , đ?’Ž

đ?‘­(đ?’‚, đ?’ƒ) = ∑ (đ?&#x;Ž, đ?&#x;?, đ?&#x;?) đ?’Ž

Conclusiones y Recomendaciones: Por: Edison Saico. 

Las ALU son circuitos MSI que presentan gran ventaja a la hora de implementar distintos tipos de circuitos, ya que incorporan operaciones aritméticas como lógicas, fácilmente de implementar a través de sus entradas de control.



A partir de diversos circuitos integrados conectados entre sí, se pueden realizar varias operaciones, a pesar de la existencia de circuitos integrados que realizan una amplia gama de funciones como el 74181, este circuito integrado que facilita de gran manera la realización de operaciones aritméticas necesarias solamente conociendo la disposición de pines y su tabla de funciones.



Los sumadores son muy flexibles a la hora de implementar los sumadores de distintos sistemas de numeración, permitiendo hacer pequeñas modificaciones para intercambiar sumadores del sistema binario o BCD y con la ayuda de decodificadores y display adecuados obtener la respuesta buscada.



Se debe tomar en cuenta el tipo de implementación del circuito, ya que puede ser necesario el uso del Carry serial o paralelo anticipado dependiendo de las necesidades y la complejidad del circuito.



Además podemos concluir y recomendar que para una óptima aplicación de estos CI debemos conocer de antemano su distribución de pines, su tabla de funcionamiento y demás características del elemento para evitarnos mayores contratiempos en la práctica.

Por: Roberto Arroba 

Existen una gran variedad de circuitos integrados que realizan diversas operaciones, como los restadores, sumadores, comparadores, decodificadores y una serie de funciones más, y todos estos parten de las compuertas lógicas and, or y not.



Los PLA nos permiten programar las funciones que deseamos ejecutar, con sus respectivas limitaciones, lo que nos facilita la implementación de diversos diseños, en lo que respecta a espacio, costos y facilidad en la conexión.



Cuando se configura un circuito combinacional con PLA, se debe hacer una investigación cuidadosa para poder reducir el número total de términos producto ya que un PLA podría tener un número finito de términos AND.



Podemos concluir que los CI MSI son de gran aplicación por cuanto permite minimizar espacio, costos e inclusive nos permiten mejorar la calidad de los diseños a implementarse.



Se recomienda conocer el funcionamiento así como también la distribución de pines de los circuitos integrados a utilizar en la práctica.

BIBLIOGRAFÍA Apuntes de clases con el Ing. Ramiro Morejón en Sistemas Digitales.

Libro de Sistemas Digitales, Ing. Carlos Novillo M. (Pg. 135-150). http://www.uhu.es/adoracion.hermoso/sist_digit/documentos/Hoja_caract_CI.pdf http://pdf.datasheetcatalog.net/datasheets/320/500814_DS.pdf

http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/040101.htm