CATÁLOGO TÉCNICO
Gessica Abreu. SAIA B
PLD (Programmable Logic Device, Dispositivo lógico programable) Un PLD (Programmable Logic Device, Dispositivo lógico programable) es un componente electrónico empleado para la fabricación de circuitos digitales. A diferencia de las puertas lógicas un PLD tiene una función indefinida. Antes de que un PLD pueda ser usado en un circuito este puede ser programado. Es cualquier dispositivo lógico cuya función está especificada por el usuario, después de fabricado el dispositivo. Se usan para reemplazar lógica SSI y MSI, ahorrando así en costo y tiempo en el diseño. Un PLD está formado por una matriz de compuertas AND y puertas OR, que se pueden programar para conseguir funciones lógicas específicas. Arquitectura general de un PLD
Entre los dispositivos PLD encontramos:
PROM (Programmable Read Only Memory). Memoria programable de sólo lectura. Dispositivo el cual es programado por el usuario y no borrable o reprogramable. Es una memoria digital donde el valor de cada bit depende del estado de un fusible (o antifusible), que puede ser quemado una sola vez. Por esto la memoria puede ser programada (pueden ser escritos los datos) una sola vez a través de un dispositivo especial, un programador PROM. Estas memorias son utilizadas para grabar datos permanentes en cantidades menores a las ROM, o cuando los datos deben cambiar en muchos o todos los casos. Entre los principales fabricantes de memorias PROM se encuentran: o o o o
National Instrument Motorola Philips Rohm
PLA (Programmable Logic Array). Matriz lógica programable. Este tipo de dispositivos resuelve el problema de las PROM; debido a que, tiene tanto la matriz AND como la matriz OR programables. De forma que solo se seleccionan los productos de términos necesarios para las diferentes aplicaciones. Normalmente se utilizan para implementar lógica combinacional, pero algunos PLA pueden usarse para implementar diseños lógicos secuenciales. El PLA es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas.
PAL (Programmable Array Logic). Como su nombre lo indica son arreglos matriciales de fusibles y diodos que mediante una cierta lógica pueden llegar a desempeñar cualquier función booleana. Matriz lógica programable. La arquitectura de éste PLD está compuesta por AND programable y el OR fijo. Este dispositivo es el intermedio entre una PROM y un PLA. Sus principales fabricantes fueron: o o o
Monolithic Memories, Inc., (MMI) National Semiconductor Texas Instruments y AMD.
GAL (Generic Array Logic). Matriz lógica generica. Todos los PLD están formados por matrices programables. Esencialmente, una matriz programable es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. Las matrices pueden ser fijas o programables. Este dispositivo tiene las mismas propiedades lógicas que el PAL, pero puede ser borrado y reprogramado. La GAL es muy útil en la fase de prototipado de un diseño, cuando un fallo en la lógica puede ser corregido por reprogramación. Las GAL se programan y reprograman utilizando un programador PAL, o utilizando la técnica de programación circuital en chips secundarios.
Matriz OR: Esta formada por una serie de puertas OR conectadas a una matriz programable con fusibles en cada punto de intersección de una columna y una fila. La matriz se programa fundiendo los fusibles para eliminar las variables seleccionadas de las funciones de salida para un caso específico. Para cada una de las entradas de una puerta OR sólo queda intacto un fusible que conecta la variable deseada en la entrada de la puerta. Una vez que el fusible esta fundido, no se puede volver a conectar.
Matriz AND. Este tipo de matriz está formado por puertas AND conectadas a una matriz programable con fusibles en cada punto de intersección. Al igual que la matriz OR la matriz AND se programa fundiendo los fusibles para eliminar las variables de la función salida. Para cada entrada de una puerta AND sólo queda intacto un fusible que conecta la variable deseada a la entrada de la puerta. Como para la matriz OR la matriz AND con fusibles se puede programar una única vez.
El trabajo con PLDs proporciona: Facilidad de diseño: Las herramientas de soporte al diseño con PLDs facilitan enormemente este proceso. Estas nuevas herramientas permiten expresar la lógica de los circuitos utilizando formas variadas de entrada tales como; ecuaciones, tablas de verdad, procedimientos para máquinas de estados, esquemas, etc. La simulación digital posibilita la depuración de los diseños antes de la programación de los dispositivos. Todo el equipo de diseño se reduce a un software de bajo coste que corre en un PC, y a un programador. Prestaciones: Los PLDs TTL que hay en el mercado tienen tiempos de conmutación tan rápidos como los circuitos integrados de función fija más veloces. Los PLDs ECL son todavía más rápidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, está provocando el abandono de la tecnología bipolar por parte de los fabricantes. En cuanto al consumo de potencia, los PLDs generalmente consumen menos que el conjunto de chips a los que reemplazan. Fiabilidad: Cuanto más complejo es un circuito, más probabilidades hay de que alguna de sus partes falle. Puesto que los PLDs reducen el número de chips en los sistemas, la probabilidad de un fallo disminuye. Los circuitos impresos con menor densidad de CI son más fáciles de construir y más fiables. Las fuentes de ruido también se reducen. Economía: En este apartado, hay aspectos que resultan difíciles de cuantificar. Por ejemplo, los costes de pérdida de mercado por una introducción tardía de un producto. Otros son más claros, por ejemplo, la reducción del área de las placas de circuito impreso obtenida gracias a que cada PLD sustituye a varios circuitos integrados de función fija. Muchas veces se consigue reducir el número de placas de circuito impreso economizándose en conectores. La reducción de artículos en almacén también aporta ventajas económicas. Seguridad: Los PLDs tienen fusibles de seguridad que impiden la lectura de los dispositivos programados, protegiendo los diseños frente a copias. Además de los puntos mencionados, podemos añadir que los PLDs facilitan el ruteado de las placas de círculo impreso debido a la libertad de asignación de patillas que proporcionan. Permiten realizar modificaciones posteriores del diseño y en ocasiones hacen posible la reutilización de circuitos impresos con algunos fallos, mediante una reasignación de los PLDs. La flexibilidad y programabilidad de los PLDs hacen que su diseño con ellos sea mucho más rápido que diseñar con lógica discreta. Esto es, se puede utilizar el PLD para implementar la mayoría de las funciones hechas con los cientos de dispositivos de la familia lógica "7400". También cabe recalcar que toman menos espacio sobre el circuito impreso que con los dispositivos discretos. Una vez tomada la decisión de cambiar de lógica discreta a los PLDs. Hay que escoger PLDs que sean compatibles con los otros dispositivos que se estén utilizando. Hay que tomar en consideración
la potencia que se requiere, ya que varia la potencia necesaria de un PLD a otro y otro factor importante es su estabilidad. Entre los principales fabricantes de los PLDs encontramos:
Actel Altera Corp. Atmel Corp. Chip Express Cypress Sem. Lattice Sem Philips Texas Instruments Quicklogic Corp. Xilinx Inc.
Ejemplo: PLD con 4 entradas y 3 salidas.
Bus I2C El bus I2C, un estándar que facilita la comunicación entre microcontroladores, memorias y otros dispositivos con cierto nivel de "inteligencia", sólo requiere de dos líneas de señal y un común o masa. Fue diseñado a este efecto por Philips y permite el intercambio de información entre muchos dispositivos a una velocidad aceptable, de unos 100 Kbits por segundo, aunque hay casos especiales en los que el reloj llega hasta los 3,4 MHz La metodología de comunicación de datos del bus I2C es en serie y sincrónica. Una de las señales del bus marca el tiempo (pulsos de reloj) y la otra se utiliza para intercambiar datos. Se utiliza principalmente internamente para la comunicación entre diferentes partes de un circuito, por ejemplo, entre un controlador y circuitos periféricos integrados.
Descripción de las señales: o
SCL (System Clock) es la línea de los pulsos de reloj que sincronizan el sistema.
o
SDA (System Data) es la línea por la que se mueven los datos entre los dispositivos.
o
GND (Masa) común de la interconexión entre todos los dispositivos "enganchados" al bus.
Las líneas SDA y SCL son del tipo drenaje abierto, es decir, un estado similar al de colector abierto, pero asociadas a un transistor de efecto de campo (o FET). Se deben polarizar en estado alto (conectando a la alimentación por medio de resistores "pull-up") lo que define una estructura de bus que permite conectar en paralelo múltiples entradas y salidas.
Las características más salientes del bus I2C son:
Se necesitan solamente dos líneas, la de datos (SDA) y la de reloj (SCL).
Cada dispositivo conectado al bus tiene un código de dirección seleccionable mediante software. Habiendo permanentemente una relación Master/ Slave entre el micro y los dispositivos conectados
El bus permite la conexión de varios Masters, ya que incluye un detector de colisiones.
El protocolo de transferencia de datos y direcciones posibilita diseñar sistemas completamente definidos por software.
Los datos y direcciones se transmiten con palabras de 8 bits.
Funcionamiento del bus I2C Cabe destacar que las líneas SDA y SCL transportan información entre los dispositivos conectados al bus. Cada dispositivo es reconocido por su código (dirección) y puede operar como transmisor o receptor de datos. Además, cada dispositivo puede ser considerado como Master o Slave. El Master es el dispositivo que inicia la transferencia en el bus y genera la señal de Clock. El Slave (esclavo) es el dispositivo direccionado. Las líneas SDA (serial Data) y SCL (serial Clock) son bidireccionales, conectadas al positivo de la alimentación a través de las resistencias de pull-up. Cuando el bus está libre, ambas líneas están en nivel alto. La transmisión bidireccional serie (8-bits) de datos puede realizarse a 100Kbits/s en el modo standard o 400 Kbits/s en el modo rápido. La cantidad de dispositivos que se pueden conectar al bus está limitada, solamente, por la máxima capacidad permitida: 400 pF.
Condiciones de START y STOP: Antes de que se establezca un intercambio de datos entre el circuito Master y los Esclavos, el Master debe informar el comienzo de la comunicación (condición de Start): la línea SDA cae a cero mientras SCL permanece en nivel alto. A partir de este momento comienza la transferencia de datos. Una vez finalizada la comunicación se debe informar de esta situación (condición de Stop). La línea SDA pasa a nivel alto mientras SCL permanece en estado alto. Transferencia de datos: El Maestro genera la condición de Start. Cada palabra puesta en el bus SDA debe tener 8 bits, la primera palabra transferida contiene la dirección del Esclavo seleccionado. Luego el Master lee el estado de la línea SDA, si vale 0 (impuesto por el esclavo), el proceso de transferencia continúa. Si vale 1, indica que el circuito direccionado no valida la comunicación, entonces, el Maestro genera un bit de stop para liberar el bus I2C. Este acuse de recibo se denomina ACK (acknowledge) y es una parte importante del protocolo I2C. Al final de la transmisión, el Maestro genera la condición de Stop y libera el bus I2C, las líneas SDA y SCL pasan a estado alto. Fallas en el bus: Ante un falla en el funcionamiento de alguno de los integrados conectados al bus y antes de probar cambiando CIs, tenemos que hacer algunas verificaciones. Como primera medida comprobamos el estado de las resistencias de pull up. Luego con una punta lógica verificamos que cuando el bus está inactivo, las dos líneas se encuentren en estado alto. A continuación, chequeamos que el Máster direccione alguno de los integrados, esta verificación también podemos
hacerla con la punta lógica, pero tengamos en cuenta dos cosas: con la punta lógica solamente estamos detectando actividad en el bus, pero no podemos saber si se lleva a cabo satisfactoriamente. En segundo lugar, si hay más de un integrado conectado al bus, no podremos determinar cuál de ellos está siendo solicitado. Para analizar más a fondo las comunicaciones y avanzar en el diagnóstico, tendremos que contar con un osciloscopio digital o construir un sencillo probador con unos pocos componentes. Un caso especial son las memorias 24Cxx que trabajan con el protocolo I2C y son utilizadas en televisores, monitores, reproductores de DVD, etc. Será muy útil hacer un back up de cada una de las memorias que llegan a nuestro taller, en muchos casos nos puede interesar copiarlas. Si utiliza una PC, puede construir el Programador de EEPROM (24Cxx y 24LCxx). En algunos casos nos encontraremos con microcontroladores que tengan más de un bus I2C, aplicaremos la misma lógica de análisis indicada anteriormente pero teniendo en cuenta que en este caso puede haber comunicación en tiempo compartido. Usos Una de las propiedades del I²C es el hecho de que un microcontrolador puede controlar toda una red de circuitos integrados con sólo dos I/O-Pins (Input/Output) y un software muy simple. Los buses de este tipo fueron realizados ya que una proporción significativa del precio de un circuito integrado y la placa de circuito depende del tamaño de la carcasa y del número de pines. Una carcasa grande tiene más pines, necesita más espacio en la placa de circuito y tiene más conexiones que podrían fallar. Todo esto aumenta los costes de desarrollo, producción y pruebas. Aunque es más lento que los sistemas de bus más nuevos, I²C es beneficioso (debido al bajo coste) para los sistemas periféricos que no necesitan ser rápidos. A menudo es usado para la transmisión de datos de control y configuración, por ejemplo para control de volumen, conversor de señal analógica-digital o digital-analógica con baja tasa de frecuencia de muestreo, relojes a tiempo real, pequeños espacios de memoria o conmutadores bidireccionales y multiplexores. Incluso los sensores electrónicos integran con frecuencia un convertidor analógico-digital con un I²C. Es posible añadir o retirar microcontroladores al bus durante su funcionamiento (Hot-Plugging). También es utilizado como base para ACCESS.bus y monitores de interfaz VESA (DCC, Display Data Channel). El SMBus (del fabricante Intel) para la comunicación de componentes de la placa base, se parece mucho al bus I²C. La mayoría de los circuitos integrados soportan ambos buses. El protocolo I²C tuvo gran importancia en el pasado en el área de las tarjetas chip. La tarjeta sanitaria utilizada en Alemania hasta finales del 2014 era una tarjeta I²C, es decir, debajo de la superficie dorada del chip, se encontraba una simple I²C-EEPROM, que podía ser leída y escrita por el lector de tarjetas a través de un protocolo de bus I²C. Ejemplo:
ASIC Un Aplication Specific Integrate Circuit o circuito integrado de aplicación específica, mejor conocido como ASIC por sus siglas en ingles, es un circuito integrado configurable que ha sido diseñado para un propósito u aplicación específica para un producto electrónico específico. Con los últimos avances en las tecnologías de miniaturización y las herramientas de diseño, la complejidad máxima, y por ende la funcionalidad, en un ASIC ha crecido desde 5.000 puertas lógicas a más de 100 millones. Los ASIC modernos a menudo incluyen otros elementos prediseñados tales como:
Procesadores de 32-bit.
Bloques de memoria RAM, ROM, EEPROM y memoria flash.
DSP.
Amplificadores analógicos.
Otros tipos de módulos caracterizados por el consumidor tales como interfaces o codificadores.
Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC por sus siglas en inglés. Los diseñadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales como Verilog o VHDL, para describir la funcionalidad de estos dispositivos [1]. Los niveles de configuración de un ASIC pueden estar en el campo de lo físico (construcción del hardware) o a nivel lógico (configuración por software). Ello depende del subconjunto o tipo de ASIC que se emplee en la figura 1 podemos observar algunas vistas de un ASIC.
Tipos y construcción de los ASIC´s Estos IC's están hechos sobre una oblea de silicio de algunos micrones de grosor, cada oblea mantiene unos cientos de IC's llamados muertos. Los transistores y el cableado están hechos de muchas capas cuyo número está entre unas 10 y 15 todas distintas entre sí, dispuestas una sobre la otra e interconectadas según los requerimientos. Cada capa tiene un patrón que es definido utilizando una máscara similar a una diapositiva de fotografía. La primera mitad de las capas definen a los transistores y la segunda mitad a las interconexiones entre ellos.
Algunos de los tipos más destacados de ASIC´s son:
Los ASICs Completamente Configurable
Un ASIC completamente configurable tiene probablemente todos los elementos lógicos configurables y adicionalmente todas sus capas son configurables. Un microprocesador es un ejemplo de un de un circuito integrado completamente configurable, en él los diseñadores invierten muchas horas de trabajo para configurar completamente una sección de no más de una micra cuadrada. En este tipo de ASICs se pueden diseñar una o todas las celdas lógicas, la circuitería o layout específicamente para un ASIC. Esto posibilidad permite al diseñador dejar de lado la facilidad de usar celdas probadas y precaracterizadas para todo o parte del diseño. Esto es de provecho solo en caso de que las celdas lógicas existentes en las librerías no tengan propiedades deseables tales como velocidad de cálculo o si la celda es muy grande y consume mucha energía, puede darse el caso de que simplemente ninguno de los diseños disponibles de las celdas de los archivos o librerías sirvan para el propósito deseado. Cada vez menos IC's completamente configurables son diseñados puesto que existen problemas con ciertas partes especiales del ASIC que son muy difíciles de manejar. Históricamente la tecnología bipolar ha sido utilizada para la precisión en funciones analógicas. La razón fundamental de ello es que en todos los circuitos integrados el apareamiento de las características entre los componentes de distintos IC's es mala pero entre los componentes de un mismo IC's es excelente. Para mejorar la diferencia entre ellos se procesan obleas de silicio por lotes donde se producen varios miles de IC's al mismo tiempo con mínimas diferencias de apareamiento entre sí. El apareamiento entre los transistores es crucial para la operación de un circuito. Para el diseño de IC's se deben localizar pares de transistores uno junto al otro. La física del dispositivo dicta que un par de transistores bipolares podría siempre aparearse mucho más que los transistores de tecnología CMOS del mismo tamaño. La tecnología bipolar es empleada para el diseño de los ASICs completamente configurables analógicos porque proporciona mejor precisión. Aunque la realidad es otra, a pesar de las malas propiedades del uso de la tecnología CMOS para la electrónica analógica su empleo se ha incrementado, dos razones de ello son:
Es la tecnología más disponible en el mercado para fabricar IC's, muchos ASICs están construidos en esta tecnología.
Permite mucho mayor nivel de integración ya que se requieren funciones analógicas y digitales dentro de un mismo IC.
Por este motivo lo diseñadores de ASIC's han encontrado maneras de implementar funciones analógicas utilizando tecnología CMOS con técnicas que aprovechan la exactitud de los diseños analógicos bipolares, la tecnología se denomina BiCMOS.
Los ASICs Semiconfigurables
Para el caso de los ASIC más utilizados tenemos a los semiconfigurables. En estos las celdas lógicas ya han sido preconfiguradas y solo pueden alterarse las configuraciones de todas las máscaras de interconexión. Al utilizar este método, el trabajo del diseñador se hace mucho más fácil. Aun para esta clase de ASICs existen dos subcategorias las cuales son:
ASIC's basados en celdas estándar.
ASIC's basados en arreglos de compuertas.
ASIC's basados en celdas estándar (Standard-Cell-Based ASICs). En Japón es un término conocido coloquialmente como CBIC pronunciado como "sea-bick". Utiliza celdas lógicas prediseñadas tales como compuestas AND, compuertas OR, multiplexores y flip-flop's, se les conoce como celdas estándar.
Ejemplo esquema interno de un CBIC.
Vista de un CBIC hecho con un programa de diseño. Las áreas de las CBIC conocidas como bloques flexibles están compuestos por columnas de celdas estándar como una pared de ladrillos. Las áreas de las celdas estándar pueden ser utilizadas en combinación con celdas mucho más grandes o quizás con microcontroladores o microprocesadores conocidos como megaceldas. Las megaceldas también son llamadas megafunciones, bloques completamente configurables, macros de nivel de sistemas (SLM's), bloques fijos, núcleos, o bloques de funcionalidad estándar (FSB's). Los diseñadores de estos ASIC's solo definen el lugar de las celdas estándar y la interconectividad dentro de un CBIC. Sin embargo, la celda estándar puede ser ubicada en cualquier lugar de la pastilla de silicio; esto permite que todas las mascaras de un CBIC puedan ser configurables para un consumidor en particular. La ventaja de CIBIC es que los diseñadores ahorran tiempo y reducen el
riesgo al utilizar librerías de celdas precaracterizadas y probadas, diseñadas utilizando las técnicas de una celda completamente configurable. Adicionalmente cada celda estándar puede ser optimizada individualmente. Durante el diseño de cada celda de la librería, cada transistor ha sido elegido para maximizar la velocidad y el área que ocupa en el IC. La desventaja es el tiempo o costo de diseño o la compra de la librería de celdas estandarizadas y el tiempo que requiere fabricar todas las capas del ASIC para el nuevo diseño. El diseño de celdas estándar permite la automatización del proceso de ensamble de un ASIC. Grupos de estas celdas pueden acomodarse en forma de columnas, las columnas forman pilas verticales para formar a su vez bloques flexibles rectangulares. Puede interconectarse a otro bloque de celdas estándar de otro bloque o con otros bloques completamente configurables. Por ejemplo, puede desearse incluir una interfaz específica o un microcontrolador junto con algo de memoria. El bloque del microcontrolador puede ser una megacelda fija, a partir de los bloques puede generarse memoria utilizando un compilador de memoria y un controlador de memoria personalizado que puede construirse dentro de un bloque de celdas estándar. ASICs basados en arreglos de compuertas (Gate Array). En un ASIC's basado en arreglo de compuertas los transistores están predefinidos en una oblea de silicio. Los patrones de definición de los transistores de un arreglo de compuertas y el elementos más pequeño es replicado para hacer la base del arreglo, así como los dibujos de la porcelana en el piso, a este diseño primario se le llama la celda primitiva. Solo la capa superior tiene definida las interconexiones entre los transistores. Para distinguir este tipo de arreglo de compuertas de otros tipos de arreglos de compuertas este frecuentemente es llamado mascara de arreglo de compuertas o MGA por sus siglas en ingles. El diseñador elige de una librería de arreglo de compuertas celdas precaracterizadas o prediseñadas. Las celdas lógicas de la librería de arreglo de compuertas frecuentemente son llamadas macros. La razón de esto es que, el diseño layout de la celda base es el mismo para todas y la interconexión entre ellas es lo que puede configurarse libremente, el diseño de un ASIC con arreglo de compuertas se hecho en un programa de diseño.
Vista del diseño de un ASIC con arreglo de compuertas. Puede hacerse la difusión entre varias obleas de silicio de varios consumidores según sea necesario. Utilizando las obleas de silicio prefabricadas se reducen los tiempos de metalización requeridos para hacer un MGA. Algunos de los diferentes tipos de ASIC's basados en arreglo de compuertas existentes son:
Arreglo de compuertas acanalados.
Arreglo de compuertas sin acanalado.
Arreglo de compuertas estructurado.
Estos términos son dados a los ASICs de acuerdo a su modalidad de construcción, por ejemplo, cuando los transistores están acomodados en un MGA dejando un espacio entre las columnas de transistores para cablear se refiere al primer término, en caso de no existir dicho canal entonces se utilizan las columnas de transistores no utilizados para el enrutamiento conexiones lo cual corresponde al segundo tipo. En un modelo estructurado de diseño se pueden observar ambos modos de construcción juntos dentro de un bloque configurable. Se puede notar un arreglo de compuertas acanalado donde solo las interconexiones pueden ser configuradas, la interconexión utiliza espacios predefinidos entre las columnas de las celdas base y el tiempo de construcción puede tomarse entre dos días y dos semanas.
Esquema de un arreglo de compuertas acanalado. Acá puede observarse la distribución de un arreglo de compuertas sin canales, aquí solo algunas de las mascaras de interconexión pueden configurarse. La densidad lógica es mucho más alta para este tipo de construcción.
Esquema de un arreglo de compuertas no acanalado. En esta figura se puede observar un arreglo de compuertas estructurado, también es conocido como "masterimage", combina algunas de las características de los CBICs y los MGAs. Una de las desventajas de los MGAs es el diseño fijo de la celda base del arreglo de compuertas, esto hace que la implementación de memoria sea de gran dificultad e ineficiente. En un arreglo estructurado de compuertas puede destinarse un área dedicada a una función específica lo cual resulta más cómodo para el diseño de celdas de memoria. En este tipo de arreglos solo las interconexiones son configurables y los bloques configurables pueden ser integrados al diseño.
Arreglo de compuertas estructurado.
En este último tipo de arreglos puede incrementarse el desempeño de un CBIC pero a un menor costo comparado con un MGA. Una desventaja de un arreglo de compuertas empotrado o embebido es que la función del elemento embebido es fija, por ejemplo, en un arreglo de compuertas empotrado que contiene 32 Kb de memoria, pero solo son necesarios 16 Kb de memoria entonces se desperdicia la mitad de la memoria. En la figura 8 puede observarse un diseño de un ASIC con arreglo de compuertas optimizado hecho en un programa de diseño.
Diseño de un ASIC con arreglo de compuertas optimizado. Los ASICs basados en arreglo de compuertas y los basados en celdas utilizan celdas predefinidas, pero la diferencia es que en una celda estándar puede cambiarse el tamaño de los transistores para optimizar el desempeño y la velocidad, pero el tamaño de los componentes en un arreglo de compuertas es fijo. Esto puede resultar en una disyuntiva entre el área de un arreglo de compuertas en el silicio. Ruteos y Capas de Interconexión En los ASICs modernos se utilizan dos, tres o más niveles de capas de metal para interconexión, esto permite que los cables crucen diferentes capas en la misma forma en que utilizamos el cobre en diferentes capas de un circuito impreso. En un CMOS de dos niveles las conexiones a las entradas de una celda estándar y las salidas pueden hacerse utilizando el segundo nivel de metal de interconexión. En la tecnología de tres niveles las conexiones pueden ser para la misma celda lógica. De esta manera se puede hacer un enrutamiento mucho más sofisticado tomando la capa extra de metal de la capa, en la figura 9 se muestra un ejemplo de la distribución de capas de un ASIC de esta categoría.
Vista del perfil de un ASIC
Una conexión que requiere atravesar una columna de celdas estándar emplea una pieza de metal que es utilizada para pasar una señal a través de una celda o un espacio vacío de una celda, a esto se le llama "feedthrough" su ubicación puede observarse en la figura 10.
Ruteo de un CBIC a través de una celda. Los buses VDD y GND dentro de la celda estándar normalmente usan el nivel mas bajo de interconexión. El ancho de cada columna de celdas estándar, pueden ajustarse para que puedan alinearse utilizando espaciadores. Los buses de energía son interconectados a rieles verticales de energía adicionales que se encuentran en la segunda capa. Usualmente el diseñador puede controlar el número y el ancho de los rieles verticales de energía conectados a las celdas estándar durante el diseño físico del dispositivo
Distribución de pistas para una celda. Todas las mascaras de un CBIC pueden ser configuradas, estas pueden albergar megaceldas tales como SRAM, SCSI, decodificadores MPEG y ser ubicadas en el mismo IC junto con celdas estándar. Las megaceldas pueden ser suministradas mediante librerías de la compañía que fabrica el ASIC junto con modelos completos que son mucho más avanzados y que están en prueba. Las librerías de ASIC también suministran compiladores para generar DRAM flexible SRAM o bloques de ROM. Para lógica que opera sobre múltiples señales a través de un bus de datos el uso de celdas estándar puede no ser el estilo de diseño de ASIC más eficiente. Algunas librerías de ASIC's proveen compiladores de rutas de datos que automáticamente generan lógicas de rutas de datos. Una librería de ruta de datos típicamente contiene celdas tales como sumadores, substractores, multiplicadores y ALUs.
Las librerías de celdas estándar o arreglo de compuertas pueden contener cientos de celdas lógicas diferentes, incluyendo funciones combinacionales con múltiples entradas, así como latches y flipflops con diferentes combinaciones de reset, preset y opciones de reloj. Las librerías de las compañías de ASIC's, proveen a los diseñadores un libro de datos en formato electrónico con todas las descripciones funcionales junto con los diagramas de tiempo para cada elemento contenido en sus librerías.
Dispositivos Lógicos Programables PLDs
Son IC's estándar de la familia de ASICs que están disponibles en configuraciones estándar desde catálogos de partes y se venden en grandes volúmenes a muchos consumidores. Sin embargo, los PLDs pueden configurarse o programarse para crear partes configurables para una aplicación específica, los PLDs utilizan diferentes tecnologías para permitir la programación del dispositivo. Entre las principales características de los PLDs se puede destacar:
No poseen mascaras o capas ni celdas lógicas configurables.
Rápido diseño.
Un solo gran bloque de interconexiones programables.
Poseen una matriz de macroceldas lógicas que usualmente consiste de un arreglo programable lógico seguido por un flip-flop o latch.
Field Programable Gate Arrays FPGA
Cuando la complejidad del arreglo de compuertas programable se incrementa entonces se le denomina al ASIC como FPGA, y esta es la única diferencia entre los PLDs y el FPGA, de hecho algunas de las compañías que fabrican ASIC´s FPGA denominan a sus productos PLDs complejos. El FPGA es uno de los más nuevos miembros de la familia de los ASICs, su importancia creció rápidamente reemplazando al uso de la familia TTL en los sistemas de microelectrónica. Algunas de las características de este tipo de ASICs son:
Ninguna de las máscaras son configurables por el consumidor.
Se emplea un método para programar las interconexiones y las celdas lógicas básicas.
El núcleo es un arreglo regular de celdas lógicas básicas que puede implementarse como una lógica secuencial a base de flip-flops.
Una matriz de interconexiones programables rodea a las celdas lógicas.
Celdas programables rodean al núcleo del dispositivo.
El diseño solo tarda algunas horas.
ASIC es un circuito integrado (IC) personalizado para un uso en particular, en lugar de la intención de uso general uso. Por ejemplo, un chip diseñado para ejecutarse en una grabadora de voz digital es un ASIC. Campo de arreglos de compuertas programables (FPGA) son hoy en día la tecnología para la construcción de un tablero o un prototipo de piezas estándar; programable de la lógica de los bloques y de interconexiones programables permiten la misma FPGA para ser utilizado en muchas aplicaciones diferentes. Para los más pequeños los diseños y los menores volúmenes de producción, los FPGAs pueden ser más costo-efectivo de un diseño ASIC incluso en la producción. Los principales fabricantes son:
Xilinx
Altera
Lattice Semiconductor
Actel (actualmente Microsemi)
QuickLogic
Atmel
Achronix Semiconductor
MathStar Inc.
Tabula
DSP (digital signal processing ó PDS) El procesamiento digital de señales (PDS, digital signal processing o DSP) es el tratamiento, análisis y manipulación de la información contenida en una o más señales que a su vez pueden ser representadas en funciones matemáticas específicas, con la finalidad de mejorar o modificar las mismas. En este sentido la señal está caracterizada por manejar la amplitud de forma discreta y por estar en función del dominio del tiempo discreto, las cuales son condiciones necesarias para que la señal pueda ser procesada por un microprocesador o un procesador DSP especializado. Procesamiento Digital de Señales” (DSP) se concentra en el análisis y en el procesamiento de señales representadas en forma digital, es decir, discretizadas en el tiempo y en la amplitud Es importe resaltar que el PDS “requiere de 2 componentes esenciales: un algoritmo y una máquina calculadora” . De esta manera se aprecia que el PDS requiere en su sistema de un filtro antialiasing, de un convertidor A/D (muestreo, cuantificación y codificación de la señal), un procesador DSP, un convertidor D/A y un filtro analógico para suavizar la salida, tal y como lo muestra la siguiente ilustración.
Ventajas del Procesamiento Digital de Señales.
Ofrecen mayores facilidades, en comparación con las analógicas, para ser recuperadas. El pulso digital binario ideal se propaga a través de una línea de transmisión, el cual demuestra como la distorsión puede afectar una señal analógica, generando una forma de onda inaceptable y de cómo puede ser recuperada si se digitaliza. Variaciones en su forma Con circuitos analógicos, una gran distorsión puede dar una reproducción de la onda con una distorsión inaceptable. Una vez que la señal analógica esta distorsionada, la distorsión no puede ser removida por los amplificadores. Además la inserción de ruido en sistemas analógicos es irrecuperable, y esta no puede ser perfectamente regenerada. Con las técnicas digitales, se produce una taza de error extremadamente baja, produciendo una señal de alta fidelidad con posibilidad de detección de error y corrección por un proceso similar que no es compatible con los analógicos Hay otras importantes ventajas para las comunicaciones digitales son más seguras y pueden ser producidas a un costo más bajo que los circuitos analógicos.
También, el hardware digital presenta una mayor flexibilidad para su implementación que el hardware analógico. La combinación de señales digitales usando multiplexión por división de tiempo (TDM) la cual es más simple que la combinación de señales analógicas usando multiplexión por división de frecuencia (FDM). Diferentes tipos de señales digitales pueden ser tratadas con señales similares y ser transmitidas y switcheadas bit a bit. También por un switch conveniente, los mensajes digitados pueden ser transmitidos en grupos autónomos denominados paquetes. La técnica digital presenta condiciones naturales para el procesamiento de la señal que protegen de interferencia y jaming o para proveer encriptación y privacidad. También, aplica en comunicaciones entre computadoras y entre un instrumento digital o un terminal para computación. El tiempo de los componentes y las derivas térmicas no afectan el resultado del proceso. Todos los dispositivos fabricados se comportan de forma idéntica, debido a que la tolerancia de los componentes no influye en el procesamiento. La tolerancia de los componentes en un sistema análogo hacen que esto sea una dificultad para el diseñador al controlar la exactitud de la señal de salida análoga. Por otro lado, la exactitud de la señal de salida para un sistema digital es predecible y controlable por el tipo de aritmética usada y el número de bits usado en los cálculos. Se puede reconfigurar un dispositivo modificando los valores de algunos coeficientes; no es necesario ajustar potenciómetros o reemplazar componentes. El procesamiento análogo de señales de muy baja frecuencia se dificulta debido al requerimiento de capacitores de gran capacidad y muy baja corriente de fuga. En el caso del procesamiento digital no existen limitaciones; se puede procesar señales con periodos de horas (tales como las mareas) e incluso de años (manchas solares). El tamaño de los componentes es constante. El procesamiento digital es capaz de realizar tareas muy complejas. La Tecnología VLSI (Very Large Scale Integration) da la posibilidad de diseñar sistemas con la capacidad para ejecutar procesamiento en tiempo real de muchas de las señales de interés para aplicaciones en comunicaciones, control, procesamiento de imagen, multimedia, entre otros. Los sistemas digitales ofrecen una mayor flexibilidad que los correspondientes sistemas análogos. Mayor precisión y mayor exactitud pueden ser obtenidos con sistemas digitales, comparado con los correspondientes sistemas análogos.
Desventajas:
La conversión de una señal analógica en digital, obtenida muestreando la señal y cuantificando las muestras, produce una distorsión que impide la exacta reconstrucción de la señal analógica original a partir de muestras cuantificadas. Los sistemas digitales necesitan alcanzar un alto grado de sincronización, en donde en los sistemas analógicos esto es mucho más fácil. Mayor limitación en frecuencias altas, debido a que normalmente se requieren convertidores A/D capaces de tomar muestras a una tasa varias veces mayor que la de la frecuencia de la
señal análoga y procesadores capaces de efectuar muchas operaciones por cada muestra recibida El diseño generalmente es más complejo, debido a que incluye aspectos de hardware y software. El rango dinámico de la amplitud (razón más grande y la más pequeña recibida que pueden ser procesadas) es más limitado, debido a la discretización en la amplitud El rango dinámico en la frecuencia también es más limitado. Una desventaja de los sistemas digitales es la utilización de grandes anchos de banda Existen efectos debidos a la precisión finita que deben ser considerados en el procesado digital de las muestras cuantificadas. Para muchas señales de gran ancho de banda, se requiere procesado en tiempo real
El procesamiento digital de Señales es un conjunto de técnicas y herramientas empleadas para el tratamiento de las señales en el dominio discreto del tiempo digital. La era digital, el aumento y abaratamiento de costes de los circuitos integrados ha permitido una significativa evolución de Las tecnologías de Procesamiento digital de Señales, trayendo consigo favorables ventajas sobre procesamiento analógico de señales en cuanto a fiabilidad, flexibilidad y economía, y diversas aplicaciones en la ciencia e ingeniería donde sistemas analógicos hubiesen sido imposible implementar. Los FPGAs reprogramables son un ejemplo de dispositivos electrónicos usados en el procesamiento de señales, con amplio campo de uso en el procesamiento de imágenes. Podemos definir el procesado digital de Señales (PDS) como el conjunto de técnicas y herramientas para el tratamiento de señales en el dominio discreto digital. Para tratar señales analógicas por medios digitales es necesario poder convertir entre representaciones analógicas y digitales. Conceptualmente en la conversión de una señal analógica a una representación digital intervienen tres pasos (figura 1): 1. Muestreo; es la conversión de una señal de variable continua a otra de variable discreta que es el resultado de tomar muestras de la señal de variable continua en ciertos instantes. 2. Cuantificación; es la conversión de la señal de variable discreta y valores continuos a otra señal de variable discreta pero con valores discretos. El valor de cada muestra es aproximado entonces con un valor de un conjunto finito de posibles valores. A la diferencia entre el valor continuo y su aproximación se le denomina error de cuantificación. 3. Codificación; consiste en la asignación de una representación usualmente binaria para los valores cuantificados.
Aplicaciones de los DPS Las aplicaciones del procesamiento digital de señal son hoy en día incontables. Las más conocidas, pero no las únicas, se resumen a continuación:
Radar: medición de la distancia y de la velocidad de los contactos. Compresión del pulso, lo que permite incrementar la longitud de los pulsos para aumentar el alcance, manteniendo la resolución en distancia. Sonar: formación de haces, para orientar electrónicamente el arreglo de transductores; en modo activo, medición de la distancia, la demarcación y la velocidad de los contactos; en modo pasivo, clasificación de los contactos en base al ruido emitido por ellos. Medicina: reducción de ruido y diagnóstico automático de electrocardiogramas y electroencefalogramas; formación de imágenes en tomografía axial computarizada (scanner), resonancia magnética nuclear y ecografía (ultrasonido). Análisis de vibraciones en máquinas, para detectar tempranamente el desgaste de rodamientos o engranajes, comparando el análisis espectral de las vibraciones con un espectro de referencia obtenido cuando la máquina no tiene defectos. Aplicaciones automotrices. Control del motor, sistemas antibloqueo (ABS), sistemas de navegación, análisis de vibración, etc. Electrónica de consumo. Radio y televisión digital, sistemas de video (DVD, Blue-Ray, etc.), juguetes educativos, instrumentos musicales, sistemas de impresión y despliegue, como monitores de plasma, LED, LCD, etc. Instrumentación. Generación de funciones, emparejamiento de patrones, procesamiento sísmico, análisis espectral, análisis de transcientes. Telecomunicaciones. Módems, ecualizadores de señal, codificadores y decodificadores, telefonía celular, multiplexación, cancelación de eco, repetidores de señal, compensación de canal, modulaciones de espectro ensanchado, video-conferencia, cifrado de datos. Voz/Habla. Verificación de locutor, mejoramiento de señal, reconocimiento de habla, síntesis de habla. El tratamiento de señales acústicas es utilizado entre otros en el almacenamiento y transmisión eficiente de sonido digital. El procesamiento de imágenes bidimensionales permite analizar las señales obtenidas por medio de cámaras industriales, hoy en día frecuentemente encontradas en las líneas de producción; además, el procesamiento de imágenes tomadas por satélite permite identificar entre otras cosas el tipo de uso del suelo, facilitan la construcción de mapas actualizados, etc.
El procesamiento digital de las señales, gracia a los adelantos tecnológicos, ha desarrollado una diversidad de aplicaciones en la ingeniería, y de una manera particular, en el ámbito de las telecomunicaciones, ésta se ha evidenciado de manera palpable. Hoy día, casi todos los sistemas de telecomunicaciones son digitalizados, por supuesto, esto hace imprescindible el procesamiento Digital de las Señales en tales sistemas. La Digitalización de la voz, la imagen, el video y demás variables de naturaleza analógica, permite un tratamiento más robusto, confiables y flexible sobre estos sistemas digitales. El procesamiento Digital, permite además, manipular la señal y tratarla de acuerdo a las necesidades e intereses del desarrollador. El Estudio del PDS se hace indispensable en la ingeniería Telecomunicaciones, ya que las comunicaciones hoy día se fundamentan sobre sistemas digitalizados, brindando las características de velocidad, fidelidad y seguridad que se busca empleando estas herramientas y sistemas.