Emisor Comun con Autoelevación by Edison

ESCUELA POLITÉCNICA NACIONAL CIRCUITOS ELECTRÓNICOS Nombre: Edison Saico Paralelo: GR- 2

Fecha: 02/12/2014 Profesor: Ing. Jorge Rivadeneira

Diseño Emisor Común Con Autoelevación Criterios de Diseño:

DISEÑO •CARACTERÍSTICAS: •Alta impedancia de entrada. •Zin no depende directamente de las impedancias de la base. •El voltaje del Emisor no influye en Zin. •Mantiene un Vcc bajo. • El voltaje en R (VR) debe ser muy pequeño para que no se altere el VE. •Presenta un desfase de 180°.

Análisis en DC Vcc

RB1

NPN RE1 RB2

Para el análisis en DC los capacitores funcionan como circuito abierto, de esta forma se obtiene la figura mostrada. Del cual se puede notar claramente que se obtiene un circuito ya conocido en análisis DC para circuito Emisor Común.

VCE  Vin  Vop  VCE min VCE  Vin  Vop  2V

RE2

VCC  VE  VCE  VRc

VCE min  2V

Vop  I C RL' Vop VRc  RL' RC  VRc 

RC Vop RL'

VE min  Vin  1V Página 1

Análisis en AC Z inT NPN

Vin

ZinT     1 re  RE1 || RB1 || RB 2 

RE1

RB2

RB1

RBB  RB1 || RB 2

ZinT     1 re  RE1 || RBB 

RBB  RB1 || RB 2

ZinT

Zin  Z inT ||  R  RE1 || RB1 || RB 2 

RE1

RB2

RB1

Zin  Z inT ||  R  RE1 || RBB  Z inT     1 re  RE1 || RBB 

I C  RC || RL  V AV  out  Vin I E  re  RE1 || RBB 

Z in  Z inT

IC  I E

Z in     1 re  RE1 || RBB 

AV 

RC || RL re  RE1 || RBB

 re  RE1 || RBB  

RC || RL AV

RC || RL AV AV RC || RL  Z    1 in

Z in     1

EJEMPLO DE DISEÑO:……….. Vcc +V

RB1

Cc +

Vin

R + +

N P N

RB2

RE2

RL  3.3k  Z in  8k 

RE1 1kHz

DATOS AV  18 Vin  150mV

f  1kHz   100

Página 2

1. RL'  RC || RL 

AV Z    1 in

RL' 

18 8k    1.43k  100  1

RC 

RL  RL' 3.3k  1.43k   2.52k   2.7k  RL  RL' 3.3k  1.43k

Recalculo RL'  2.7k || 3.3k  1.5k  RC 2.7k  Vout 1.1   0.15  181.1  5.49V  5.5V ' RL 1.5k

2. VRc  3. I C 

VRc 5.5V   1.96mA RC 2.7k 

4. re 

26mV 26mV   13.24 IC 1.96mA RC || RL re  RE1 || RBB

5. AV 

RC || RL 1.5k    84.153 AV 18   re  RE1 || RBB   re  84.153  13.24  70.91

 re  RE1 || RBB   6. RE1 || RBB

7. Asumo: VE  Vin  1V  0.15V  1V  1.15V 8. RE 

VE 1.15V   645.408 I E  I C 1.96mA

9. VCE  Vin  Vop  2V  0.15   0.15  18  2V  4.85V 10. VCC  VE  VCE  VRc  1.15  4.85  5.5  11.57V  12V Análisis en la entrada del circuito I 1.96mA 11. I B  C   0.0196mA  100 I 1.96mA I1  11 C  11  215.6uA  100 I 1.96mA I 2  10 C  10  196uA  100 12. Analisis en R VR VBE para que VE sea constante VR 

VBE 100

 VR  0.007V

Página 3

33 VR 0.007V   35.71  I B 0.0196mA 39 Se escoge la menor para que VR sea mas pequeño.

13. R 

Recalculamos VR  R  I B  33  0.0196mA  0.65mV

14. VB  VE  0.7 V  VR  1.15  0.7  0.65mV  1.85V 15. RB1  RB 2 

 39k  VCC  VB 12  1.85   47k    I1 215.6uA  47k 

 9.1k  VB 1.85   9.44k    I 2 196uA  10k 

Se escoge la menor para conseguir AV  16. RBB  RB1 || RB 2  39k  || 9.1k   7.38k  RE1 || RBB  70.91 RE1 

 68 7.38k  70.91  71.59   7.38k  70.91 86

 560 17. RE 2  RE  RE1  645.408  68  577.408   680 18. Z inT  10113.24  68 || 7.38k   8.14k  Z in  Z inT

en Autoelevación

Z in  8.14k  19. Calculo de capacitores 10 10 CB    0.2uF  1uF 2 f  Z in  2 f 8.14k  CC 

10 10   1.05uF  2.2uF ' 2 f  RL  2 f 1.5k 

CE 

10 10   19.55uF  22uF 2 f  re  RE1  2 f 13.24  68

CR 

10 10   0.216uF  0.22uF 2 f  RB1 || RB 2  2 f  7.38k 

Página 4

Realizar la simulación respectiva del circuito diseñado en dos simuladores diferentes y presentar una tabla de valores AC y DC en cada uno. Simulación en Circuit-Maker Circuito Diseñado

Gráfica de Análisis de posibles cortes VCC

V1 12V +V

R1 2.7k C3 10uF + B

C1 1uF A V2 -150m/150mV

R3 33

+ +

0.22uF 1kHz

R9 9.1k

Q1 NPN

VC R6 3.3k

R4 56

R5 560

VB VE +

R2 39k

C5 22uF

Voltajes AC de entrada y salida

Vout

Vin

Página 5

Tabla de Valores: Magnitud

Valor

VCC[V]

VRc[V]

5.725

VC[V]

6.274

VCE[V]

4.955

VE[V]

1.319

VB[V]

2.114

VR[uV]

699.8

IC[mA]

2.121

Vout[V]

2.69

17.93

Simulación en Oregano desde Linux Circuito Diseñado

Gráfica de Análisis de posibles cortes

VCC

VB VE

Página 6

Voltajes AC de entrada y salida

Vout

Vin

Tabla de Valores: Magnitud

Valor

VCC[V]

VRc[V]

5.66

VC[V]

6.36

VCE[V]

5.06

VE[V]

1.3

VB[V]

2.12

VR[uV]

670

IC[mA]

2.09

Vout[V]

2.71

18.07

Pรกgina 7

CALCULO DE ERRORES:

Calculo de errores para el circuito simulado con Circuit-Maker. Simulado

Teórico

Error

VCC[V]

VRc[V]

5.725

5.5

3.93%

VC[V]

6.274

4.36%

VCE[V]

4.955

4.85

2.11%

VE[V]

1.319

1.15

12.8%

VB[V]

2.114

1.85

12.3%

VR[uV]

699.8

700

0.03%

IC[mA]

2.121

1.96

7.6%

Vout[V]

2.69

2.7

0.37%

17.93

0.4%

Calculo de errores para el circuito simulado con Oregano. Simulado

Teórico

Error

VCC[V]

VRc[V]

5.66

5.5

2.82%

VC[V]

6.36

5.66%

VCE[V]

5.06

4.85

4.15%

VE[V]

1.3

1.15

11.53%

VB[V]

2.12

1.85

12.73%

VR[uV]

670

700

4.28%

IC[mA]

2.09

1.96

6.22%

Vout[V]

2.71

2.7

0.37%

18.07

0.38%

B IBLIOGRAFÍA : https://es.scribd.com/doc/64494485/Calderon-Circuitos-Electronicos Apuntes de clases con el Ing. Jorge Rivadeneira.

Página 8