ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
LABORATORIO DE CIRCUITOS ELECTRÓNICOS
PREPARATORIO CIRCUITOS ELECTRÓNICOS Practica #: 5 Fecha de realización:
Tema: Amplificadores multietapa (2da Etapa) 2014 / 11 / 19 / año mes día
Realizado por: Alumno(s) : Edison Saico
Grupo:
Gr6- 01
( Espacio Reservado ) Fecha de entrega: _2014_ / _11_ / _26_ __________________________ año mes día Sanción:
f. Recibido por:
_____________________________________________________
Periodo: 2014-B
Preparatorio N°4 Tema: Amplificadores multietapa (2da Parte). Objetivo: DiseĂąar e implementar amplificador multietapa con acoplamiento directo y con impedancia de entrada. 1. DiseĂąar un amplificador multietapa de acoplamiento directo con configuraciĂłn de cada etapa de acuerdo a su criterio (ejem. EC-EC), para que cumpla con las siguientes condiciones. đ??´đ?‘‰đ?‘‡ = 21; đ?‘…đ??ż = 2.2đ?‘˜ÎŠ; đ?‘‰đ?‘–đ?‘› = 150đ?‘šđ?‘‰; đ?‘“ = 1đ?‘˜đ??ťđ?‘§; đ?‘?đ?‘–đ?‘› ≼ 3.5đ?‘˜ÎŠ. đ?‘¨đ?‘˝đ?&#x;? = −đ?&#x;‘; đ?‘¨đ?‘˝đ?&#x;? = −đ?&#x;• V1 15V +V
R1 47k
R3 4.7k
R9 1.2k
Q2 NPN
C1 1uF
Q1 NPN
+
R5 1k R11 820
ETAPA 2 1. Asumo RC 2  RL RC 2  1.2k ď — RL' 2  RC 2 || RL  776.47ď — RC 2 Vop 2 1.1  5.36 ď ›V ď ? RL' 2
VRC 2 RC 2
2. re2 
 4.463mA
3. RE12 RE12  4. Z in 2
+
R2 12k
1kHz
IC 2 
R4 2.2k
R10 100
V2 -150m/150mV
VRC 2 
C4 2.2uF +
C5 22uF
RL' 2  ď€ re2 AV2 776.47 ď€ 5.83  105.1ď — ďƒž 100ď — 7   ď ˘  1 re2  RE12 
Z in 2  101 5.83  1000  10.69k ď — VCE 2  Vinp 2  Vop 2  2V  5.6V
26mV 26mV   5.83ď — ......ContinuarĂĄ IC 2 4.463mA
ETAPA 1 5. VRC1 VRC 2 VCE 2 0.7V VRC1 5.36V 5.6V 0.7V 10.26V Asumo RC1 para que I C1 2mA RC1 4.7k RL' 1 RC1 || Zin 2 3.265k 6. I C1 re1
VRC1 10.26V 2.183mA RC1 4.7k
26mV 26mV 11.91 I C1 2.183mA
RL' 1 RE1 re1 1.076k 1k AV1 7. VCE1 Vin1 Vop1 2V VCE1 0.15 0.15 3 2 2.6V VCC VRC 2 VE 2 VCE 2 15.043V 15V VB1 VE1 0.7V 2.183 0.7 2.883V
I C1
2.183mA 240.13uA 100 I 2.183mA I 2 10 C1 10 218.31uA 100 V 3.883V 9. RB 2 B1 13.21k 12k I 2 218.3uA
8. I1 11
RB1
11
VCC VB1 15V 2.883V 50.46k 47k I1 240.13uA
........Continúa ETAPA 2 10. VB 2 VCE1 VE1 2.6 2.183 4.783V VE 2 VB 2 0.7V 4.783V 0.7V 4.083V 11. RE 2
VE 2 4.083V 914.86 I C1 4.463mA
RE 22 RE 2 RE 21 814.86 820
12. Z in1 RB1 || RB 2 || 1 re1 RE11 Z in1 47k ||12k || 10111.91 1k 8741.69
13.
Calculo de Capacitores 10 10 C B1 0.182uF 1uF 2 f Z in1 2 f 8741.69 CE 2
10 10 15.04uF 22uF 2 f re2 RE12 2 f 5.83 100
CC 2
10 10 2.05uF 2.2uF ' 2 f RL 2 2 f 1650
2. Realizar la simulación del circuito diseñado en un software computacional y presentar las formas de onda de entrada y salida para cada etapa del amplificador. Circuito diseñado V1 15V +V
R1 47k
B
C1 1uF
C
Q2 NPN
Q1 NPN
+
R4 2.2k
R10 100
V2 -150m/150mV
1kHz
C4 2.2uF +
R2 12k
R5 1k R11 820
+
A
R9 1.2k
R3 4.7k
C5 22uF
Formas de Onda de entrada y salida de cada etapa Vout1 Vin 2
Vout 2 Vin1
Bibliografía: Apuntes de clases con el Ing. Jorge Rivadeneira en Circuitos Electrónicos.