Preparatorio n7 digitales

ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO SISTEMAS DIGITALES

Práctica #: 07

Tema: Diseño de circuitos digitales utilizando circuitos combinacionales MSI.

Fecha de realización:

2015 / 06 / 11 / año mes día

Realizado por: Alumno(s) : Edison Saico

Grupo:

Gr7- 02

( Espacio Reservado ) Fecha de entrega: 2015 / 06 / 18 año mes día Sanción:

f. __________________________ Recibido por:

_____________________________________________________

Periodo:

2015-A

Preparatorio N°7 Tema: Diseño de circuitos digitales utilizando circuitos combinacionales MSI. Objetivos: 

Familiarizar al estudiante con funcionamiento de circuitos combinacionales MSI comerciales como: multiplexores, demultiplexores, decodificadores BCD a 7 segmentos, displays.

1. Consulte el funcionamiento de los circuitos integrado: 74154, 7443, 75138,74155 y 74156.

Presente un resumen del funcionamiento general de estos circuitos integrados.

74154 (Decodificadorl Demultiplexer 4-16) Circuito integrado que decodifica 1 de 16 entradas dependiendo de las condiciones de cuatro entradas de selección (D, C, B, A) y de dos entradas de habilitación (G1, G2)

7443 (Decodificador de exceso 3 a decimal) Circuito integrado que transforma de un código de exceso 3 a un código decimal, a través de cuatro entradas se ingresa el número en código de exceso 3 para mostrarlo en una de las 10 salidas dependiendo de la combinación de entrada.

74138 (Decodificador/Demultiplexer 3-8) Diseñado para aplicaciones de alta velocidad como: decodificadores de dirección de memorias o en aplicaciones que requieren enrutamiento de datos. Este circuito integrado puede decodificar de 1 de 8 líneas de entrada dependiendo de las condiciones de tres entradas de selección (O, B, A) y de tres entradas de habilitación (G), dos de ellas con nivel activo bajo y la otra con nivel activo alto, esto reduce la necesidad de compuertas o inversores externos cuando se desea expandir.

74155(Decodificador/Demultiplexer Dual 1-4) Estos circuitos TTL cuentan con doble demultiplexores 1 línea a 4 líneas con luces estroboscópicas individuales e insumos binario de direcciones comunes en un solo paquete de 16 pines. Cuando ambas secciones son habilitado por el flash, la dirección común introduce secuencialmente seleccionar y ruta asociada datos de entrada a la apropiada de salida de cada sección. Los flashes individuales permiten activando o inhibiendo cada una de las secciones de 4 bits como se desee. Datos aplicados a C1 de entrada se invierte en sus salidas y de datos aplicada en C2 es cierto a través de sus salidas.

El inversor tras los datos C1 permisos de entrada usan como un decodificador de 3 a 8 líneas, o 1 - a - 8 - line demultiplexer, sin gating externo.

74156 (Decodificador/Demultiplexer Dual 1-4) Circuito integrado que presenta dos decodificadores de una entrada a cuatro salidas en un solo encapsulado. Posee además cuatro entradas de habilitación, dos para cada decodificador/demultiplexer que permiten el funcionamiento normal del circuito cuando están en 1 lógico. El CI 74156 es una variante de estos integrados que presenta las salidas en la configuración de colector abierto.

En general estos circuitos integrados, son circuitos combi nacionales que tienen la funci贸n inversa de los multiplexores ya que dependiendo de la posici贸n de los selectores y los datos de entrada este, mostrara una de las 2 a la n salidas.

2. Consulte el funcionamiento de los circuitos integrados: 7446, 7447, 7448, 7449. Indique diferencias entre estos circuitos integrados.

7446

74LS47 (BCD-to-7-Segment Decoder/driver) Estos circuitos integrados cuentan con salidas activas bajas diseñadas para circular LED de ánodo común o incandescente indicadores directamente. Todos los circuitos tienen plena ondulación de supresión entrada / controles de salida y una entrada de prueba de lámparas.

Segmento pantallas de identificación y resultantes se muestran en una siguiente página.

Mostrar los patrones de entrada BCD recuentos por encima de nueve Son símbolos únicos para autenticar las condiciones de entrada. Todos los circuitos incorporan líder automática y / o borde de salida, cero control de supresión (RBI y RBO). Prueba de lámparas (LT) de estos dispositivos se puede realizar en cualquier momento cuando el nodo BI / RBO está en un nivel lógico alto. Todos los tipos contienen una imperiosa de supresión de entrada (BI), que puede ser utilizado para controlar la intensidad de la lámpara (por impulsos) o para inhibir las salidas.

74LS48 (BCD-to-7-segment Decoder) Este dispositivo convierte los datos de entrada BCD en señales de control para displays de 7 segmentos. El código BCD se alimenta a las entradas A a la D. y después de la decodificación en el CI, ofrece pantalla de 7 segmentos (a - f) datos de control de segmento. Las salidas son de colector abierto, pero con una 2KU resistencia pull-up interna. Las salidas del decodificador son - activo alto y tienen una corriente máxima de salida de disipador de bajo nivel de 6 mA. Si se requieren corrientes más altas, especialmente para la operación multiplex, se requieren transistores externos adicionales.

No hay pestillo interno.

No se muestra el segmento horizontal superior (a) del número 6 y el segmento horizontal inferior ( d ) del número 9 . Para el funcionamiento normal , los pasadores de LT ( chequeo de pilotos , el pin 3 ) y BI / RBO ( salida ondulación supresión , pin 4 ) se tiran alta (RBI = ondulación de entrada de borrado , puede ser cualquiera de los niveles ) .

74LS49 (BCD-to-7-segment Decoders) El HD74LS49 cuenta con activos de alto salidas para conducir búfer lámpara. Este circuito incorpora una entrada de supresión directa. Identificación del segmento y muestra resultantes se muestran a continuación. Mostrar los patrones para los recuentos de entrada BCD superiores a 9 son símbolos únicos para autenticar las condiciones de entrada. Contiene una imperiosa de supresión de entrada (Bl) que se puede utilizar para controlar la intensidad de la lámpara mediante un pulso o para inhibir la salida. Las entradas y salidas son totalmente compatibles para su uso con TTL o DTL.

En general el 7447 es usado para displays de ánodo común ya que se activa en BAJO para indicar que se debe encender un led del display; a diferencia de 7448 el cual se usa para displays de cátodo común que se activa en ALTO para encender los diferentes segmentos del display.

El 7449 cumple la misma función pero tiene un menor número de pines en relación a los demás circuitos integrados; por otro lado en los demás integrados los pines que van al display se encuentran en ambos lados del circuito; a diferencia del 7447 o 7448 que se encuentran al lado derecho del integrado.

3. Consulte el funcionamiento, distribución de pines y la tabla de función de los circuitos integrados 7485 y 74C85. Presente un resumen del funcionamiento general de estos circuitos integrados.

54LS85/DM54LS85/DM74LS85(4-Bit Magnitude Comparators)

CI 7485 Estos comparadores de magnitud de 4 bits realizan comparaci贸n de c贸digos binarios o BCD. Tres decisiones totalmente decodificados -cerca de dos, palabras de 4 bits (A, B ) se hacen y son externamente disponible en tres salidas . Estos dispositivos son totalmente ampliables a cualquier n煤mero de bits sin puertas externas. Palabras de mayor longitud puede ser

comparado por los comparadores de conexión en cascada. El A l B, A k B, y A e salidas B de un el manejo de bits menos significativos etapa están conectados a la correspondiente entradas de la siguiente etapa de manipulación más significativa Bits. La manipulación de los bits menos significativos etapa debe tener una tensión de alto nivel aplicada a la entrada A e B. el camino en cascada se implementa con sólo un nivel de dos puertas demora a reducir los tiempos de comparación global de las palabras largas.

CI 74C85 El 74C85 es un comparador de magnitud de cuatro bits que llevará a cabo la comparación de códigos binarios o BCD rectas. El circuito consta de ocho entradas comparar ( A0 , A1 , A2, A3 , B0 , B1 , B2 , B3 ) , tres entradas en cascada ( A> B, A < B y A = B ) , y tres salidas ( A> B , A < B y A = B ) . Este dispositivo compara dos palabras de cuatro bits (A y B) y determina si son " mayor que ", "menor que " o " Igual a" uno al otro por un alto nivel en la salida apropiada. Para las palabras de más de cuatro trozos, las unidades pueden conectarse en cascada mediante la conexión de las salidas (A> B, A < B, y A = B) de la etapa de menos significativo a las entradas en cascada (A> B, A <B y A = B) de la siguiente etapa significativa. Además, el menos significativa etapa debe tener un voltaje alto nivel (VIN (1)) aplicada a la entrada A = B y el voltaje de bajo nivel (VIN (0)) aplicada a A> B y A < B entradas.

4. Consulte el funcionamiento, distribución de pines y la tabla de función de los circuitos integrados: 74157, 74158. Presente un resumen del funcionamiento general de estos circuitos integrados.

74157 Distribución de pines:

INPUTS STROBE

OUTPUT Y SELECT

G

A/ B

H L L L L

X L L H H

A

B

X L H X X

X X X L H

L L H L H

Estos selectores de datos / multiplexores contienen inversores y conductores para suministrar la selección completa de datos en el chip a la salida de cuatro puertas. Se proporciona una entrada de impulsos separados. Un comando de 4 bits se selecciona de entre una de las dos fuentes, y se encamina a las cuatro salidas.

74158 Distribución de pines

ENTRADAS

SALIDA

E

S

I0

I1

Z

H

X

X

X

H

L

L

L

X

H

L

L

H

X

L

L

H

X

L

H

L

H

X

H

L

El NTE74158 de 1 línea a línea 4 selector de datos / multiplexor en un 16 - Lead tipo DIP plástico paquete que contiene los inversores y controladores para abastecer la selección completa de datos en el chip a la salida de cuatro puertas. Se proporciona una entrada de impulsos separados. Una palabra de 4 bits se selecciona de entre una de las dos fuentes y es encaminado a las cuatro salidas. El NTE74158 presenta invertida salidas de datos para reducir al mínimo la propagación el tiempo de retardo.

5. Consulte el funcionamiento y distribución de pines de los displays de 7 segmentos (tanto ánodo común como cátodo común) y de los displays hexadecimales TIL 311. Compare estos dos tipos de displays y presente ventajas, desventajas, etc.

Una forma sencilla de mostrar información numérica utiliza un arreglo de 7 segmentos con este arreglo se puede formar los dígitos del o al 9; para esto se emplea normalmente un led para cada segmento. Para formar los respectivos dígitos, algunos led se encienden, mientras que otros permanecen apagados. Para comandar el encendido y apagado de los LED se utilizan decodificadores BCD – 7 segmentos: 1) Los ánodos de los 7 leds que forman el arreglo están

conectados en un mismo punto [displays de 7 segmentos de ánodo común] y 2) Los cátodos de los 7 LEDs que forman el arreglo están conectados en un mismo punto [displays de 7 segmentos de cátodo común]. Cada de estos arreglos requiere un decodificador especial.

Display de 7 segmentos (Ánodo Común)

Display de 7 segmentos (Cátodo Común)

TIL311

El dispositivo TIL-311 cuenta con la ventaja de que en su interior ya tiene incluida tola la circuitería necesaria para su funcionamiento, mientras que para utilizar un display de 7 segmentos hay que hacerlo en conjunto con otros elementos como resistencias y decodificadores.

Con los TIL-311 podemos expresar cualquier carácter hexadecimal, mientras que en los displays debido al decodificador utilizado para su funcionamiento solo se nos permite representar número del 0 al 9 y a partir de este en el display aparecen signos que no tienen mucho sentido o interpretación.

#Pin Pin 1 Pin2 Pin3 Pin4 Pin5 Pin6 Pin7 Pin 8 Pin9 Pin10 Pin11 Pin12 Pin13 Pin 14

Característica Fuente de polarización de los LEDs Retenedor para la entrada de datos B Retenedor para la entrada de datos A Led para el punto decimal Retenedor para habilitar la entrada Omitido Tierra común Entrada para blanqueo Omitido Led para el punto decimal Omitido Retenedor para la entrada de datos D Retenedor para la entrada de datos C Fuente de polarización para la lógica MSI-TTL

6. Diseñar un circuito que realice la resta del número A de 8 bits con el menor de dos números B y C (también de 8 bits). Todos los números están codificados en el sistema binario natural. El número A, el número menor entre B y C así como el resultado deben ser mostrados en displays. Si los números B y C son iguales encender un led y el resultado ha de ser igual al número A, utilizar los circuitos integrados que sean necesarios.

ANEXO

Bibliografía: Apuntes de clases con el Ing. Ramiro Morejón en Sistemas Digitales.

Libro de Sistemas Digitales, Ing. Carlos Novillo M. (Pg. 133-146). http://pdf.datasheetcatalog.net/datasheets/120/236595_DS.pdf http://pdf.datasheetcatalog.com/datasheets/480/501786_DS.pdf http://pdf.datasheetcatalog.com/datasheet/nationalsemiconductor/DS006549.PDF http://www.geocities.com/jorge_f379/MultiplexersYDemultiplexers.pdf http://www3.fi.mdp.edu.ar/digitales/tydii/Trabajo/Tp205TYDDII.doc

ANEXO

1 1 1 1

A

0 0 0 1

10 12 13 15 9 11 14 1 2 3 4 74LS85

QA<B QA=B QA>B

R1

12 4Y

330

7 6 5

7 2Y

A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B

9 3Y

74LS157 A/B E 1 15

4 1Y

1A 1B 2A 2B 3A 3B 4A 4B 2 3 5 6 11 10 14 13

B C

1 0 0 0

1

1

1

1

7 1 2 6 4 5 3

7 1 2 6 4 5 3

74LS04

QA QB QC QD QE QF QG

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

13 12 11 10 9 15 14

74LS86

74LS86

74LS86

74LS86

3

3

3

3

2 3 5 6 11 10 14 13 1 15

U7 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157

1Y 2Y 3Y 4Y

4 7 9 12

10 8 3 1 11 7 4 16 13

A1 A2 A3 A4 B1 B2 B3 B4 C0 74LS83

S1 S2 S3 S4

C4

9 6 2 15

14

RESULTADO BINARIO

C4 S4 S3 S2 S1

7 1 2 6 4 5 3

330R

1

A B C D BI/RBO RBI LT 74LS48

A B C D BI/RBO RBI LT 74LS48

2

1 2 1 2 1 2 1 2

20 19 18 17 16 15 14 13 12 11

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

LED-BARGRAPH-RED

74LS48

A B C D BI/RBO RBI LT

1 2 3 4 5 6 7 8 9 10