Preparatorio n8 electronicos

ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

LABORATORIO DE CIRCUITOS ELECTRÓNICOS

PREPARATORIO CIRCUITOS ELECTRÓNICOS Practica #: 8 Fecha de realización:

Tema: Amplificadores operacionales (2da Parte) 2015 / 01 / 07 / año mes día

Realizado por: Alumno(s) : Edison Saico

Grupo:

Gr6- 01

( Espacio Reservado ) Fecha de entrega: 2015 / 01 / 14 año mes día Sanción:

f. __________________________ Recibido por:

_____________________________________________________

Periodo: 2014-B

Preparatorio N°8 Tema: Amplificadores operacionales (2da Parte).

Objetivo General: Diseñar e implementar amplificadores restadores, derivadores e integradores utilizando el amplificador operacional LM741.

1. Esquematice las diferentes configuraciones utilizando el circuito LM741 (restadores, derivadores e integradores), deducir el voltaje de salida analíticamente, en el caso del restador utilizar dos configuraciones distintas.

Circuitos Restadores Circuito Restador 1

I f  I1  I 2

I 4  I3 V2  V3 V3  V01  R4 R3

V5  V0 V01  V5 V1  V5   Rf R1 R2

V4  0

V5  V6  0

V3  V4  tierra virtual  V2 V01  R4 R3

V01  V2 

Si R3  R4

 tierra virtual 

V0 V01 V1   Rf R1 R2

Si R1  R2  Rf

V0  V01  V1

pero V01  V2

V0  V2  V1

Circuito Restador 2

I1  I 3

I2  I4

V1  V3 V3  V0  R1 Rf V3 

V2  V4 V4  R3 R4

RV 1 0  Rf V1 R1  Rf

V4  V3  V4

R4V2 R3  R4

 tierra virtual 

R1V0  Rf V1 RV  4 2 R1  Rf R3  R4

R1V0  R3  R4   Rf V1  R3  R4   R4V2  R1  Rf  V0 

R4V2  R1  Rf   Rf V1  R3  R4  R1  R3  R4 

V0 

R4V2  R1  Rf  Rf V1  R3  R4   R1  R3  R4  R1  R3  R4 

Si R1  Rf  R3  R4 V0  V2  V1

Circuito Derivador

Vc  Vin  V2

if 

V2  V0 Rf

if 

V0 Rf

V2  0  tierra virtual  Vc  Vin ic  if C

ic  C

dVc dt

dVin V0  dt Rf

V0  CRf

dVin dt

Circuito Integrador

Vc  V2  V0

i1 

Vin  V2 R1

V2  0  tierra virtual 

Vin R1

Vc  V0

i1 

i1  ic

ic  C

dVc dt

Vin dV  C 0 R1 dt 

1 Vin dt   dV0 CR1 

V0  

1 Vin dt CR1 

2. Diseñar un circuito que permita derivar una señal TTL.

C  1uF  Asumo R1  1 M  , para obtener solo la derivada  V0  C.R1 V0  

dVin dV   1106 1106  in dt dt

dVin dt R1 1M A

U1(V-)

C1

6 1uF

3

U1(V+)

B C

2

7 1

C1(1)

4 5

U1

LM741

D

dVin dt

3. Diseñar un circuito que permita integrar una señal TTL.

C  1uF  Asumo R1  1 M  , para obtener solo la integral   Vin dt V0  

1 1 Vin dt   V dt  6 C.R1 110 1106   in

V0    Vin dt R1 1M V3 -2.5/2.5V

C1 1uF

-10V LM741/NS B

A 2kHz

+ +10V

4. Diseñar un circuito que permita la integración de una señal senoidal de 1Vp.

Vin  sin  wt  C  1uF R1  1000k  1 Vo   Vin dt R1 C  1 Vo   sin  wt  dt 1000k 1u  1 Vo     cos  wt   1 Vo  cos  wt 

C1 1uF V3 -1/1V

R1 A 1000k

-10V LM741/NS B

1kHz

+ +10V

0.000ms

0.500ms

1.000ms

1.500ms

2.000ms

2.500ms

3.000ms

3.500ms

A: v3_1

B: u1_6

5. Diseñar un circuito en el cual permita la resta de dos señales, la primera señal es una senoidal de 1kHz de frecuencia y amplitud 2Vp, la segunda señal de reloj (1kHz) la cual se obtendrá usando el circuito integrado 555, dentro del preparatorio es necesario esquematizar el circuito que genera la señal de reloj.

4.000ms

Circuito integrado 555

Diseño de la señal de reloj

Datos Formulas f  1kHz T  1mS 1 T  t1  t 2 f  T Asumo valor de C  0.22uF t1  0.693  R1  R 2  C1 Vcc  5V t 2  0.693R 2C1 T  0.5mS 2 t 2  0.693R 2C1 0.5m R2   3279.55  3.3k  0.693  0.22 106 Recalculamos t 2

t2 

t 2  0.693  3.3k   0.22  106   0.503118mS t1  T  t 2  1mS  0.503118mS  0.496882mS t1  0.693  R1  R 2  C1 R1  R1 

t1  0.693R 2C1 0.693 0.496882m  0.693  3.3k   0.22  106  0.693

R1  47.68, Para teneruna mejor aproximacion de la frecuencia R1  180 De esta manera se obtiene la señal de reloj Vpp=5V y f=1kHz.

Diseño del circuito restador R5 10k U2(V-) R3(1)

R3 4 5

U2

10k 2

R4

6 3

10k

U2(V+)

7 1

R4(1)

LM741

Para el diseño de un restador de señales debe cumplir que: R3  R 4  R5  R, para este caso R=10k VCC  10V Vout  Vin  seno   Vin  reloj 

6. Simular cada uno de los circuitos, incluyendo el circuito del reloj.

Circuito del reloj: U1(R)

U1

8

R

VCC

4

Q DC

5

3

B C

R2

CV

3.3k GND

TR

1

2

TH

A

180

7

C2 10uF

R1

6

NE555

C1 0.22uF

D

Circuito Restador

U1(R)

R5

R

Q DC

5

3

U2(V-)

R3 R2

CV

3.3k

TR

GND

2

10k

180

7

C2 10uF

R1

TH

U2

10k R4(1)

6

R4 10k

A

4 5

4

VCC

8

U1

B

2 6 3

C

C1

7 1

1

D U2(V+)

NE555

LM741

0.22uF

BibliografĂ­a: http://fisica.udea.edu.co/~lab-gicm/Laboratorio%20de%20electronica/Propiedades%20AO.pdf http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL http://linuxdroids.com/2009/02/08/37/ http://www.ohmslawcalculator.com/555_astable.php Apuntes de clases con el Ing. Jorge Rivadeneira