Preparatorio n8 digitales

ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO SISTEMAS DIGITALES

Práctica #: 08 Fecha de realización:

Tema: Diseño Flip-Flops.

2015 / 06 / 18 / año mes día

Realizado por: Alumno(s) : Edison Saico

Grupo:

Gr7- 02

( Espacio Reservado ) Fecha de entrega: 2015 / 06 / 25 año mes día Sanción:

f. __________________________ Recibido por:

_____________________________________________________

Periodo:

2015-A

Preparatorio N°8 Tema: Diseño Flip-Flops.

Objetivos: 

Entender el diseño y funcionamiento de multivibradores biestables, más conocidos como Flip – Flops, así como su utilidad práctica.

1. Consultar la distribución de pines y la tabla de funcionamiento de los circuitos integrados 7476, 74107, 74109 y 74112. Esta información servirá para elaborar el circuito para esta práctica.

CI 7476: Este tipo de integrado consta de 2 Flip-Flops J-K Master-Slave con PRESET y CLEAR

INPUTS PRE

CLR

CLK

0 1 0 1 1 1 1

1 0 0 1 1 1 1

X X X

OUTPUTS J X X X 0 1 0 1

K X X X 0 0 1 1

Q

Q

H

0

0 1

H Q0

H Q0

1 0 0 1 TOGGLE

CI 74107: El integrado consta con 2 Flip-flops J-K Master-Slave con CLEAR

INPUTS

OUTPUTS

J X

K X

Q

0

1

1

0

0

Q0

Q0

1 1

1 0

0 1

1 0

0 1

1

1

1

TOGGLE

CLR

CLK

0

X

Q

CI 74109: Consta de 2 Flip-flops J-K activos en alto con PRESET y CLEAR el diseño J-K permite operaciones como Flip Flop tipo D simplemente conectando los pines J y K juntos INPUTS PRE

CLR

CLK

0 1 0 1 1 1 1 1

1 0 0 1 1 1 1 1

X X X

OUTPUTS J X X X 0 1 0 1 X

   

0

K X X X 0 0 1 1 X

Q

Q

1 0

0 1

H

H

0 1 TOGGLE Q0

Q0

1

0

Q0

Q0

CI 74112: Consta de 2 Flip-flops J-K disparados por transición negativa con PRESET y CLEAR INPUTS PRE

CLR

CLK

0 1 0 1 1 1 1 1

1 0 0 1 1 1 1 1

X X X   



0

OUTPUTS J X X X 0 1 0 1 X

K X X X 0 0 1 1 X

Q

Q

1 0

0 1

H

H

0 1 TOGGLE Q0

Q0

1

0

Q0

Q0

2. Diseñar, utilizando solamente compuertas NOR, un flip flop S – R asincrónico.

3. Diseñar, utilizando solamente compuertas NAND, un flip - flop S – R sincrónico activado con señal de reloj CLK en estado alto y que tenga PRESET y CLEAR.

4. Con el circuito integrado 7476, o algún equivalente, diseñar un flip–flop tipo D y tipo T. FLIP – FLOP TIPO ¨D¨

FLIP – FLOP TIPO ¨T¨

5. Con el circuito integrado 7476, o algún equivalente, en configuración flip – flop tipo JK diseñar un contador asincrónico módulo 109 ascendente. Incluya el circuito de borrado manual.

ANEXO

Bibliografía: Apuntes de clases con el Ing. Ramiro Morejón en Sistemas Digitales.

Libro de Sistemas Digitales, Ing. Carlos Novillo M. (Pg. 195-222). http://perso.wanadoo.es/luis_ju/edigital/ed12.html

4 1 16

J CLK K

Q

Q

U1:A 15

14

7476

9 6 12

J CLK K

Q

Q

U1:B 11

10

7476

4 1 16

J CLK K

Q

Q

1

U2:A 15

14

7476

9 6 12

1

J CLK K

Q

Q

0

U2:B 11

10

7476

1

4 1 16

J CLK K

1

Q

Q

U9

AND_3

U3:A 15

14

7476

0

9 6 12

1

J CLK K

Q

Q

U7

NOT

U3:B 11

10

7476

4 1 16

J CLK K

2 S R 3

7 S R 8

2 S R 3

7 S R 8

2 S R 3

7 S R 8

2 S R 3

U6

U8

NOT

14

15

U4:A

AND_3

Q

Q

7476

U11

AND

U10

AND_3

R1

10k

U5

NOT