Preparatorio n9 digitales

ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO SISTEMAS DIGITALES

Práctica #: 09 Fecha de realización:

Tema: Contadores.

2015 / 06 / 25 / año mes día

Realizado por: Alumno(s) : Edison Saico

Grupo:

Gr7- 02

( Espacio Reservado ) Fecha de entrega: 2015 / 07 / 02 año mes día Sanción:

f. __________________________ Recibido por:

_____________________________________________________

Periodo:

2015-A

Preparatorio N°9 Tema: Contadores.

Objetivos: 

Familiarizar al estudiante con el diseño de circuitos contadores.

1. Utilizando flip – flops J-K, diseñe un contador asincrónico descendente módulo 37.

Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento.

2. Utilizando flip – flops J-K, diseñe un contador asincrónico ascendente módulo 187.

Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento.

U9 7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

R16 R17 330 R18 330 R19 330 R20 330 R21 330 R22

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

330 330

7447

U8 7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

R2 R3 330 R4 330 R5 330 R6 330 R7 330 R8

13 12 11 10 9 15 14

330 330

7447

U7 7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

R9 R10 330 R11 330 R12 330 R13 330 R14 330 R15

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

330 330

7447

0

1

1

0

0

1

0

1 U5:B 3 4 5

U5:A

U6

1 2 13

NOT

Q

14

12

1

CLK K

Q

10

16

J

15

K

9 6

CLK Q

14

12

J

Q

11

K

4 1

CLK Q

10

16

J

Q

15

K

9 6

CLK Q

14

12

J

Q

11

K

4 1

CLK Q

10

U10:A

2

U4:B

7

U4:A

2

U3:B

7

U3:A Q

S

4

S

11

S

Q

S

J

2

U2:B

7

6

CLK K

9

S

S

15

16

J

S

16

Q

Q

R

10

J

R

Q

U2:A

2

1

CLK K

4

R

12

11

R

14

U1:B Q

R

Q

J

R

6

CLK K

9

S

15

R

S

Q

7

U1:A

2

16

J

R

1

R

74LS10

4

6

74LS10

12

Q

15

CLK K

14

7476

3

7476

8

7476

3

7476

8

7476

3

7476

8

7476

3

8

3

U11 7476

7476

R1 AND

3. Diseñar un contador asincrónico ascendente módulo 264, utilizando los contadores 7490 y 7493. Incluya el circuito de visualización en displays en ánodo común y el circuito de borrado manual que permita empezar en cero en cualquier momento.

4. Utilizando flip – flops J-K, diseñe un contador sincrónico descendente módulo 20.

Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento, en este ítem se debe presentar el siguiente análisis:

10k

a. Diagrama de estados

b. Tabla de estados.

An 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 00000

An-1 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100

c. Asignaci贸n de estados.

cambios

J

K

0-->0

0

x

0-->1

1

x

1-->1

x

0

1-->0

x

1

A2

A1

A0

J

K

J

K

J

K

0

x

0

x

1

x

0 0

x x

1 x

x 0

x 1

1 x

1

x

x

1

x

1

x

0

0

x

1

x

x

0

1

x

x

1

x x

0 1

x x

0 1

1 x

x 1

0

x

0

x

1

x

0

x

1

x

x

1

0

x

x

0

1

x

1 x

x 0

x 0

1 x

x 1

1 x

x

0

1

x

x

1

x

0

x

0

1

x

x

1

x

1

x

1

0 0

x x

0 1

x x

1 x

x 1

0

x

x

0

1

x

1

x

x

1

x

1

x

0

0

x

1

x

d. Tabla de comportamiento de la red secuencias sincr贸nica (utilizando FF-JK) Control Actual J3(t) 0 0 0 1 X X X X 1 0 0 0 X X X X

K3(t) X X X X 1 X X X X X X X 1 X X X

Ent actual

J2(t) 0 0 0 1 X X X X 1 0 0 0 X X X X

K2(t) X X X X 1 X X X X X X X 1 X X X

J1(t) 0 1 X X 0 X X X 0 0 X X 1 X X X

Estado actual

K1(t) X X 0 1 X X X X X X 1 0 X X X X

J0(t) 1 X 1 X 0 X X X 0 X 1 X 1 X X X

Estado proximo

X(t)

Q3(t)

Q2(t)

Q1(t)

Q0(t)

Q3(t-1)

Q2(t-1)

Q1(t-1)

Q0(t-1)

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

0

1

0

0

1

0

1

1

0

0

1

0

1

1

0

1

0

0

0

1

1

0

1

0

0

1

0

0

1

1

1

1

0

0

0

1

1

0

0

0

0

1

1

1

1

1

0

0

1

0

1

1

0

1

1

0

1

0

0

1

0

1

K0(t) X 1 X 1 X X X X X 1 X 1 X X X X

1

1

0

1

1

0

1

0

0

1

1

1

0

0

0

0

1

1

1

1

1

0

1

0

0

1

0

1

1

1

1

0

0

0

0

1

1

1

1

1

1

0

0

0

0

Bibliografía: Apuntes de clases con el Ing. Ramiro Morejón en Sistemas Digitales.

Libro de Sistemas Digitales, Ing. Carlos Novillo M. (capítulos 2 y 3).