Si、pi协同的emi分析—打印版 by len Ai

与SI和PI协同的EMI分析（附华为案例）

与SI和PI协同的EMI分析与SI和PI协同的EMI分析方法包括：

• 在设计早期深入洞察器件的EMI性能 • 使用同时考虑SI和PI的仿真工具进行EMI分析 • 直接使用SI和PI的分析结果，最小化额外时间和资源 • 流程自动化

Maximum Field 1m

GabeBoardv2_ff

30.00 Curve Inf o

db(MaxEtotal*1e6) Far Field Sim 1 Phi='0deg' Theta='0deg'

20.00

10.00

0.00

-10.00 m4

dB (uV)

-20.00 m2

-30.00

-40.00

-50.00

-60.00 Name

m1 m2 m3 m4

-70.00

-80.00 0.00

200.00

400.00

600.00

800.00

100.0000 -9.7223 200.0000 -25.1913 300.0000 -2.4398 400.0000 -14.3371 1000.00

Freq [MHz]

EMI – 干扰源明确源来至明确的信号和辐射结构，例如天线

未知源 (90%以上的EMI问题) 来至未明确信号的辐射，包括: 共模噪声串扰耦合到I/O路径（如跨板系统走线、电缆等）电源层、板上其他结构（如过孔Stub）

EMI – 辐射基础理论

走线上的环路或回路电流会成为有效电磁干扰源，

Is Is

EMI与差模&共模电流 A PC Board

EMI和天线理论环形天线差模电流

偶极子天线共模电流

4 107 ( f Il ) sin  E r l = current length r = distance I = total current f = frequency 6

远场云图环形天线差模电流

.055 V/m

偶极子天线共模电流

Identical scale

.47 V/m

与SI和PI协同的EMI分析与SI和PI协同的EMI分析是让工程师在设计早期洞察其产品是否会有EMI问题的设计方法。这种方法是基于使用同一款工具分析信号完整性和电源完整性，确保在SI和PI分析的同时得到EMI相关信息。如何进行SI和PI协同的EMI分析？ Name

-62.50240.0000 m1

Far Field Sim 1 Far Field Plot 1

MethodeDeserializer_Wizardv3fixed_ff

-67.0077

Curve Inf o db(MaxETotal) Far Field Sim 1 Phi='0deg' Theta='0deg'

-75.00

db(MaxETotal)

-87.50

-100.00

-112.50

-125.00 0.00

50.00

100.00

150.00

200.00 Freq [MHz]

250.00

300.00

350.00

400.00

信号完整性分析

现代高速电路依靠高速率的数据传输。确保被传输的数据被正确的接收和识别是信号完整性工程师最关心的问题。如何使得信号满足SI要求同时降低潜在的EMI问题？

如图所示PCB上有多条高速

数据通道。这些通道在设计过程中为达到最佳SI性能而被优化

SI分析原理图

被分析信号的时域波形

RGB, Vsync, Hsync, RCLK signals

RIN+, RINSignals

被分析信号的频谱

被分析信号的1米远EMI辐射

驱动器端的典型信号前几页PPT中显示了设计中几个输出信号在特定谐波频率上有

较大的EMI值下图显示其中之一的输出信号和相应频谱频域响应

时域响应 Name

XY Plot 5

Circuit1

m30.00 240.0000 -28.0828

Curve Info dB(V(RCLK:15:U6_tx)) Transient1

-10.00

-20.00

Original Signal

dB(V(RCLK:15:U6_tx))

-30.00

-40.00

-50.00

-60.00

-70.00

-80.00 0.00

50.00

100.00

150.00

200.00 Spectrum [MHz]

250.00

300.00

350.00

400.00

添加滤波电路减小有问题的高次谐波在驱动器输出端添加PI型滤波电路进行抑制

在电路工具中优化电路器件值

改善信号完整性下图为驱动器输出端引入滤波电路后的信号响应信号波形变“干净”，频谱峰值也降低了12dB左右 Name

XY Plot 5

Circuit1

m30.00 240.0000 -40.1060

Curve Info dB(V(RCLK:15:U6_tx)) Transient1

-10.00

-20.00

- 12 dB difference

Filtered Signal

dB(V(RCLK:15:U6_tx))

-30.00

-40.00

-50.00

-60.00

-70.00

-80.00 0.00

50.00

100.00

150.00

200.00 Spectrum [MHz]

250.00

300.00

350.00

400.00

EMI对比下图为驱动器输出端不带滤波和带滤波的两块PCB设计的3米辐射场值

修改后设计

原始设计 Name

Far Field Sim 1 Far Field Plot 2

MethodeDeserializer_Wizardv3fixed_ff

-60.00240.0000 -77.6587 m1

Curve Info db(MaxETotal) Far Field Sim 1 Phi='0deg' Theta='0deg'

-70.00

db(MaxETotal)

-80.00

-90.00

-100.00

-110.00

-120.00 0.00

50.00

100.00

150.00

200.00 Freq [MHz]

250.00

300.00

350.00

400.00

最大辐射电场在240 MHz处改善了大约12dB

SI and EMI: 小结如前所述，信号完整性优化不仅能信号传输质量更高，而且通过减少高次谐波改善EMI问题。优化过孔和其他突变结构对信号完整的改善虽然没在本PPT中呈现，加上保持差模到共模转化最小化，这些都会有助于减小EMI 问题。工程师使用的信号完整性分析工具，同时也能得到EMI辐射结果

这使得工程师对其设计在最终测试时是否会有EMI问题有所认知

考虑信号完整性的电源完整性分析

|Z(f)| (Ohms)

有源器件要求提供干净的电源来确保正确操作。电源分布系统设计必须确保所有用电芯片得到的电源电压在特定限制范围内，噪声纹波足够低现代设计中多个独立电源域、大电流和低电压器件使得电源完整性分析变得复杂

设计版图导入 Location of VRM

Measuring impedance at the six VCC pins on U41

电源分布网络设计流程

Start

Finish Yes

关键器件供电路径阻抗提取

确定超标频率

时域仿真检查电源纹波

优化电容或改变电源外形改善超标情况

根据分析结果改变原理图/版图设计

频域电源分布网络设计目标 ZTarget 

Power _ Supply _ Voltage  Allowed _ Ripple  Current

Mag. of Z

Z target |Z|

1 GHz 1KHz

Switching Power Supply

1MHz

Electrolytic Bulk Capacitors

100MHz High Frequency Ceramic Capacitors

Power/Ground Planes Buried Capacitance

目标阻抗定义

VRM

为了定义目标阻抗需考虑如下两因素： − 峰值电流

Package Model

• 确定最大目标阻抗

− 功率谱 • 确定截止频率（cutoff frequency）

Driver

峰值电流

峰值驱动电流37.87 mA

Driver Current

Ansoft Corporation

Driver

40.00

例如:

Curve Info

max

mag(Ipositive(vrm)) Transient

37.8706

35.00

− 6路并行驱动器和0.18 V最大电压波动：

0.18 V  800 m 637.87 mA 

mag(Ipositive(vrm)) [mA]

30.00

25.00

20.00

15.00

10.00

5.00

0.00 0.00

5.00

10.00

15.00

20.00

25.00 Time [ns]

30.00

35.00

40.00

45.00

50.00

驱动电流频谱的累积分布函数（CDF） 667 MHz 选择适合的截止频率，确保绝大部分信号能量位于此频段范围内。

CDF

667 MHz = 97% of Spectrum

电源完整性分析

添加2个VRM制造商指定的47uF钽电容

裸板 vs. Bulk电容

Resonance @ 50 MHz 目标阻抗: 800 mOhm to 667 MHz

Bare Board Board w/ Bulk Caps

计算电源分布网络的噪声 Nexxim_PCB_MARELLI_SIwave_link_DDR_Write DDR Data BUS DQ[0...15]

Ansoft Corporation Curve Info

1.80 V(DDR_U28_1V8) Transient1

1.75 V(U28_DQ0_A8) Transient1

1.25 0.25 1.25

V(U28_DQ10_D3) Transient1

0.25 1.25

V(U28_DQ11_C2) Transient1

0.25 1.25

V(U28_DQ12_C3) Transient1

0.25 1.25

V(U28_DQ13_B2) Transient1

0.25 1.25

V(U28_DQ14_B3) Transient1

0.25 1.25

V(U28_DQ15_A2) Transient1

0.25 50.00

100.00

150.00

200.00

250.00 300.00 Time [ns]

350.00

400.00

450.00

500.00

Drivers

Receivers

电源开关噪声板上噪声

辐射发射

选择更好的去耦电容

为了减小谐振效应，选择一个在谐振频率附近低阻的电容

22 nF Capacitor

Bulk vs. HF电容1

Board w/ Bulk Caps Board w/ HF Caps 1 目标阻抗: 800 mOhm to 667 MHz

No Resonance @ 50 MHz

电源开关噪声 Board Noise

Radiated Emissions

使用更多电容降低阻抗在板上添加10个1.2 nF电容，减小高频段阻抗

选择1.2nF电容是由于其在 200MHz处具有低阻 4个这种电容放在器件U41附近

最终设计优化U41的去耦电容，并且在板上使用了埋容…

Target impedance specification met

目标阻抗: 800 mOhm to 667 MHz

阻抗超越800 mOhm @ >667 MHz

电源开关噪声板上噪声

满足要求!

辐射发射

PI and EMI: 小结如前所述，优化电源分布网络不光能更高效的为芯片器件提

供电源，还能有助于消除辐射干扰。工程师使用的优化电源分布网络的工具，也能同时得到EMI辐射结果。这再次使得工程师对其设计在最终测试时是否会有EMI问题有所认知。

SI、PI协同的EMI分析流程

SI、PI协同的EMI分析方法的基础是基于SI、PI和EMI三者的密切相关性。 ANSYS用来分析SI和PI的工具同时也可以用来对设计中可能会存在的任一潜在EMI问题得到更好的理解

SI、PI协同的EMI分析流程 SI、PI协同的EMI分析流程包括： •基于SI要求优化高速并行、串行总线，以及时钟信号 •利用SI设计的结果分析EMI辐射 •考虑信号完整性的电源完整性分析和优化 •利用电源分布网络设计结果分析EMI辐射

SI、PI协同的EMI分析流程

信号提取

基于SI的辐射分析

阻抗分析确保信号提取具有足够的带宽基于考虑SI的PI的辐射分析

确保关键信号具有良好的传输和回流路径

SI、PI协同的EMI分析流程

信号提取

基于SI的辐射分析

阻抗分析

基于考虑SI的PI的辐射分析 SI和EMI兼顾

SI、PI协同的EMI分析流程

信号提取

Planes为芯片提供电源，为信号提供回流路径确保阻抗平滑，并且在宽频段范围内为低阻

基于SI的辐射分析

阻抗分析

基于考虑SI的PI的辐射分析 Courtesy of Xilinx Inc. and Dr. Howard Johnson “VirtexTM -4 Power System Performance”

SI、PI协同的EMI分析流程

信号提取

基于SI的辐射分析

阻抗分析

基于考虑SI的PI的辐射分析

非理想电源和高密度走线会导致意外的耦合信号确保没有意外辐射发射结构

总结  SI 、PI和EMI都是基于相同的电磁基础，不能被分开考虑  去耦电容位置、容值和电源层阻抗都影响着电源质量，也影响EMI。改善电源分布网络设计可以减小EMI问题  串扰、模式转换、不连续和结构突变都是SI关心的主要问题。这些问题也会影响EMI。适当的SI设计会有助于减小不同SI引起的EMI问题。  与SI和PI协同的EMI分析方法可以帮助工程师在设计早期发现潜在的EMI问题，减小产品发生EMI问题几率  与SI和PI协同的EMI分析方法要求使用同一工具、同一时间分析SI、PI和 EMI问题。

CPS EMI Analysis 华为案例

Chip/Package/System协同设计 Trend: Cost / Performance targets drive the integration of IC’s, SoCs, and SiPs onto low cost printed circuit boards.

EMC/EMI Far Field - CPM2 - 1.27v Baseline 60.00 50.00

dBuV/m__

40.00

Chip/Package/Board Co-design is required

30.00 20.00 10.00 0.00 -10.00 -20.00 0.00

0.50

1.00 GHz

1.50

2.00

SIGNAL INTEGRITY

POWER INTEGRITY

ANSYS CPS EMI Solution Die Layout

Package Layout

Dynamic Link

CPM RedHawk

PCB Layout

DesignerSI

Push Excitation

Siwave Resonance Analysis Impedance Analysis Near field plots Far field plots

ÂŠ 2015 ANSYS, Inc.

仿真工具简介 RedHawk（半导体芯片设计部门使用）

– SOC Static/Dynamic IR analysis – Chip Power Model generation

SIwave − Board and Package Model − Near / Far Field Simulations Designer − Schematic Entry − Drives Circuit Simulation and Results

项目简介 Chip

– Chip Size??? – Instance ???

Package − Package type: Flip-chip BGA − Package size/layer:??? 4 layer PCB − PCB size/layer:

RedHawk生成芯片电源模型（CPM） TraditionalDie DieModel Model Traditional

Die Parasitics

Switching Current

CPM

CPM includes all die parasitics

Power-grid RLC Intrinsic De-cap Intentional De-cap Instance Load Capacitance Well Capacitance

Estimated Cdie Missing Rdie, Ldie

CPM电流波形

VDD_A53_1

VDD_A53_0

Siwave中集成PCB和封装设计

Probe Point

Siwave进行S/Z参数提取 Die+PKG Z Parameter Simulation/Measurement profile VDD_A53_0

Siwave进行S/Z参数提取 Die+PKG Z Parameter Simulation/Measurement profile VDD_A53_1

Siwave进行S/Z参数提取 PCB S Parameter Simulation/Measurement profile S11:

S21:

Designer中仿真电路原理图

PKG

PCB

CPM

Probe Point

CPS EMI仿真结果—瞬态分析

CPS EMI仿真结果—VDD_A53_0 Spectrum

1.5GHz 3.0GHz

4.0GHz

I-f 60 I-f

Simulation

1.51GHz 底噪

3.02GHz 4. 04GHz 底噪

底噪

Measurement A

-10

-20

-30 1

1.5

2.5

3.5 frequency (GHz)

4.5

5.5

CPS EMI仿真结果—VDD_A53_1 Spectrum

2.0GHz

4.0GHz

Simulation

I-f 60

4. 04GHz

I-f

2.02GHz

底噪

Measurement 10

-10

-20

-30 1

1.5

2.5

3.5 frequency (GHz)

4.5

5.5

CPS EMI仿真VS测试对比两次测试对象为不同的PCB板，仿真结果与测试结果吻合度非常高

总结 ANSYS提供了完整解决方案进行芯片-封装-系统全路径Chip-PackageEMI分析在生产加工和测试环节之前通过对仿真环境中搭建的虚拟原型分析，深度洞察设计更改和优化对EMI的影响

Thank you